CN108461471B - 引线框架 - Google Patents

引线框架 Download PDF

Info

Publication number
CN108461471B
CN108461471B CN201810135575.2A CN201810135575A CN108461471B CN 108461471 B CN108461471 B CN 108461471B CN 201810135575 A CN201810135575 A CN 201810135575A CN 108461471 B CN108461471 B CN 108461471B
Authority
CN
China
Prior art keywords
recess
frame
outer frame
recesses
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810135575.2A
Other languages
English (en)
Other versions
CN108461471A (zh
Inventor
金子健太郎
古畑吉雄
佐藤光春
增田俊男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN108461471A publication Critical patent/CN108461471A/zh
Application granted granted Critical
Publication of CN108461471B publication Critical patent/CN108461471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67363—Closed carriers specially adapted for containing substrates other than wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种引线框架和制造引线框架的方法，所述引线框架包括外框架。所述外框架包括：上表面；下表面，其与所述上表面相对；侧表面，其在所述上表面与所述下表面之间；第一凹部，其形成为从所述上表面延伸到所述侧表面；第二凹部，其形成为从所述下表面延伸到所述侧表面；以及弯曲表面，其位于所述侧表面与所述第一凹部的侧壁之间或所述侧表面与所述第二凹部的侧壁之间。

Description

引线框架
技术领域
本发明涉及引线框架。
背景技术
在背景技术中，存在有用于在其上安装诸如半导体芯片等电子元件的引线框架。在这种引线框架中，已被安装在芯片焊盘上的半导体芯片通过引线与周围的引线连接，并且使用密封树脂对半导体芯片和引线进行密封(例如，参见JP-A-2004-319816和JP-A-2013-58693)。
如将在下述初步技术中描述的，当将具有成形为长边(长侧)的外框架的引线框架储存在框架贮存器中时，存在这样的问题：外框架的长侧表面的直角部分可能与框架贮存器的内壁接触并摩擦从而导致毛刺的产生。
发明内容
本发明的目的是提供一种具有新颖结构的引线框架，所述引线框架可以防止在引线框架的外框架的侧表面处产生毛刺，以及所述引线框架的制造方法。
根据本发明的一个或多个方面，提供一种引线框架。所述引线框架包括外框架。
所述外框架包括：上表面；下表面，其与所述上表面相对；侧表面，其在所述上表面与所述下表面之间；第一凹部，其形成为从所述上表面延伸到所述侧表面；第二凹部，其形成为从所述下表面延伸到所述侧表面；以及弯曲表面，其位于所述侧表面与所述第一凹部的侧壁之间或所述侧表面与所述第二凹部的侧壁之间。
根据本发明的一个或多个方面，提供一种制造引线框架的方法。
所述方法包括：a)制备其内限定至少一个框架区域的金属板；
b)在所述框架区域中的所述金属板的相对的两个表面上分别形成抗蚀层的图案；c)使用所述抗蚀层作为掩模从相对的两个表面侧对所述金属板进行湿法刻蚀，从而在所述框架区域中形成框架部件；
d)去除所述抗蚀层；以及e)使所述框架部件从所述框架区域分离，从而获得所述引线框架。所述框架部件包括外框架。
所述外框架包括：上表面；下表面，其与所述上表面相对；侧表面，其在所述上表面与所述下表面之间；第一凹部，其形成为从所述上表面延伸到所述侧表面；第二凹部，其形成为从所述下表面延伸到所述侧表面；以及弯曲表面，其位于所述侧表面与所述第一凹部的侧壁之间或所述第二凹部的侧壁与所述侧表面之间。
附图说明
图1A和图1B是用于解释根据初步技术所描述的引线框架的平面图和透视图；
图2是根据实施例的引线框架的平面图；
图3是示出图2中的引线框架的外框架的长侧表面的局部放大透视图；
图4A和图4B是示出图2中的引线框架的外框架的长侧表面的局部平面图；
图5是示出图4A中的第一凹部的变型例的局部平面图；
图6A是沿图3所示的线I-I截取的截面图；
图6B是沿图3所示的线II-II截取的截面图；
图6C是沿图3所示的线III-III截取的截面图；
图7A是示出将图2中的引线框架储存在框架贮存器中的状态的截面图；
图7B是示出将图2中的引线框架储存在框架贮存器中的状态的局部透视图；
图8是示出根据实施例的引线框架的制造方法的平面图(第1部分)；
图9A和图9B是示出根据实施例的引线框架的制造方法的平面图(第2部分)；
图9C示出了图9A中的引线框架的变型例；
图10A和图10B是示出根据实施例的引线框架的制造方法的截面图(第3部分)；
图11A和图11B是示出根据实施例的引线框架的制造方法的平面图(第4部分)；
图12是示出根据实施例的引线框架的制造方法的平面图(第5部分)；
图13是示出根据实施例的电子元件装置的截面图；
图14是示出根据实施例的变型例的引线框架的平面图；
图15是示出根据实施例的变型例的电子元件装置的截面图；以及
图16A至图16C是示出根据实施例的引线框架内部的多个产品区域的不同布局的平面图。
具体实施方式
下面将参考附图对实施例进行描述。
在描述实施例之前将对作为实施例基础的初步技术进行描述。
图1A和图1B是用于解释根据初步技术所描述的引线框架的视图。初步技术的描述有关于本发明人的个人研究的细节，该个人研究的细节包括不属于已知技术的技术。
如图1A所示，根据初步技术所描述的引线框架设置有外框架100。外框架100具有长方形外形。外框架100内部限定有多个产品区域R。每个产品区域R中布置有与外框架100接合的芯片焊盘和引线(未示出)等。
在构建半导体装置的制造过程中或在运输期间，引线框架储存在框架贮存器(未示出)中。框架贮存器由金属制成。
在框架贮存器的两个相对侧板的各自内壁上沿上/下方向并排设置有多个导轨。外框架100在引线框架的长边方向(长侧方向)上的相对的两个边缘部分被布置在框架贮存器的相对两侧的导轨上。因此，可以将多个引线框架储存在框架贮存器中。
当将引线框架放入框架贮存器或从框架贮存器取出时，引线框架的外框架100的长侧表面(长边表面)与框架贮存器的侧板的内壁接触并摩擦。
因此，在引线框架的外框架100的侧表面和框架贮存器的侧板的内壁处易于产生毛刺。当产生毛刺并因此毛刺离开引线框架时，毛刺易于散布在引线框架的已布置有芯片焊盘或引线的区域上。
当毛刺的长度长于芯片焊盘与引线之间的距离，或长于引线与相邻的另一引线之间的距离时，则芯片焊盘和引线之间或相邻的引线之间通过毛刺彼此连接。结果，产生电短路。
作为处理该问题的措施，提供如下方法：如图1B的局部透视图所示，在图1A中的引线框架的外框架100的每个外边缘部分的上表面和下表面中形成延伸至外框架100的外边缘部分厚度的中间处的第一凹部C1和第二凹部C2。
从而，使引线框架的外框架100的每个侧表面的直角部分的长度缩短。因此，即使当产生毛刺时，毛刺的长度也更短。结果，可以减小芯片焊盘和引线之间或彼此相邻引线之间可能通过毛刺而彼此连接的风险。
然而，第一凹部C1的内壁或第二凹部C2的内壁与外框架100的侧表面邻接的每个部分(图1B中的部分A)形成为尖锐的直角。因此，在该部分处易于产生毛刺。为了解决该问题，令人期望的是，形成与图1B中的引线框架的外框架100的外边缘部分的侧表面的结构相比可以更好地抑制毛刺产生的结构。
利用根据将在后文中描述的实施例的引线框架可以解决前述问题。
(实施例)
图2至图7B是用于解释根据实施例的引线框架的视图。图8至图12是用于解释根据实施例的引线框架的制造方法的视图。
如图2所示，根据实施例的引线框架1具有由外框架10和内框架12形成的框架结构。外框架10具有长方形(矩形)外形。内框架12与外框架10相接合。在外框架10的长方形形状中，沿水平方向延伸的一对框架部分比沿竖直方向延伸的一对框架部分的长度长。
由外框架10和内框架12限定的每个方形区域用作一个产品区域R。在产品区域R的中央部分中布置有方形芯片焊盘20。另外，芯片焊盘20的四个角部分别连接有支撑杆22。支撑杆22与外框架10和内框架12相接合。
以这种方式，利用四个支撑杆22将芯片焊盘20支撑在外框架10和内框架12中。
此外，在产品区域R的每一侧上设置有四个引线24。与产品区域R的芯片焊盘20的四个侧边相对的外框架10和内框架12与引线24相接合。在产品区域R中，引线24从外框架10和内框架12的内壁朝向设置在产品区域R内侧的芯片焊盘20延伸。
在图2的引线框架1的实例中，设置有2×4个产品区域R。然而，可以根据需要对设置在一个引线框架1中的产品区域R的数量或布局进行设定。
通过从金属板的相对的两个表面侧对金属板进行湿法刻蚀和图案化，可以制造根据实施例的引线框架1。引线框架1通过由铜、铜合金、铁镍合金等制成的金属板形成。优选地，通过电镀从底部到顶部以指定的顺序将镍(Ni)层/钯(Pd)层/金(Au)层形成在引线框架1的包括上表面、下表面和侧表面的全部表面上。
作为选择，可以从底部到顶部以指定的顺序将镍(Ni)层/钯(Pd)层/金(Au)层仅形成在要进行引线接合的引线24的上表面上。
另外，可以通过电镀形成单个银(Ag)层以替代镍(Ni)层/钯(Pd)层/金(Au)层。
图3是示出图2中的引线框架1的外框架10的外边缘部分10a的放大的侧表面(由B指定的部分)的局部放大透视图。
如图3所示，引线框架1的外框架10的外边缘部分10a设置有上表面S1、下表面S2、以及侧表面S3。多个第一凹部C1形成为从引线框架1的外框架10的外边缘部分10a的上表面S1延伸到侧表面S3。第一凹部C1形成为从外框架10的外边缘部分10a的上表面S1延伸到外边缘部分10a的厚度的中间处。第一凹部C1的水平开口端从外框架10的侧表面S3露出。
以类似方式或相同方式，多个第二凹部C2形成为从引线框架1的外框架10的外边缘部分10a的下表面S2延伸到侧表面S3。第二凹部C2形成为从外框架10的外边缘部分10a的下表面S2延伸到外边缘部分10a的厚度的中间处。第二凹部C2的水平开口端从外框架10的侧表面S3露出。
第一凹部C1和第二凹部C2沿外框架10的外边缘部分10a的侧表面S3分别以预定间隔并排布置。在平面图中，第一凹部C1中的每个凹部布置在第二凹部C2中的相邻凹部之间。以这种方式，第一凹部C1和第二凹部C2交替地设置为在平面图中各自的位置彼此不同。
图4A是当从顶部观看时的图3的局部平面图。图4B是当从底部观看时的图3的局部平面图。如图4A和图4B所示，第一凹部C1和第二凹部C2中的每个凹部形成为平面图中的弯曲凹部。在平面图中，第一凹部C1、第二凹部C2被示出为例如半圆形凹部。
除图3外，还参考图4A。每个第一凹部C1的侧壁与外框架10的外边缘部分10a的侧表面S3邻接的部分被倒圆并形成为圆角面(round surface)Cs。因此，第一凹部C1的侧壁与外框架10的外边缘部分10a的侧表面S3邻接的部分形成为弯曲形状。
除图3外，还参考图4B。以类似方式或相同方式，每个第二凹部C2的侧壁与外框架10的外边缘部分10a的侧表面S3邻接的部分被倒圆并形成为圆角面Cs。因此，第二凹部C2的侧壁与外框架10的外边缘部分10a的侧表面S3邻接的部分形成为弯曲形状。
因此，第一凹部C1和第二凹部C2各自的水平开口端的侧壁部分分别被倒圆并形成为圆角面Cs。
在图4A和图4B中，省略了第一凹部C1和第二凹部C2的底部的线，以便简化示意图。
第一凹部C1和第二凹部C2的圆角面Cs中的每个圆角面的圆(圆度)被设定在R0.01mm到R 0.1mm的范围内。R 0.01mm与半径为0.01mm的圆的弧形形状相对应。R 0.1mm与半径为0.1mm的圆的弧形形状相对应。
另外，如图4A所示，在外框架10的侧表面S3的上端中，第一凹部C1中的相邻凹部之间的部分形成为平面图中直线平坦部分Ex。平坦部分Ex的宽度W1的尺寸为例如0.01mm至0.1mm。外框架10的侧表面S3的上端的部分是侧表面S3与上表面S1彼此邻接的部分。
以类似方式或相同方式，如图4B所示，在外框架10的侧表面S3的下端中，第二凹部C2中的相邻凹部之间的部分形成为平面图中直线平坦部分Ex。平坦部分Ex的宽度W3的尺寸为例如0.01mm至0.1mm。外框架10的侧表面S3的下端的部分是侧表面S3与下表面S2彼此邻接的部分。
第一凹部C1的宽度W2和第二凹部C2的宽度W4被设定为例如在0.1mm至0.2mm的范围内。另外，第一凹部C1的深度L1和第二凹部C2的深度L2被设定为例如在0.1mm至0.2mm的范围内。
这里，如下文所述，将对与该实施例不同的情况进行描述。即，在外框架10的侧表面S3的上端和下端中，第一凹部C1中的相邻凹部之间的部分以及第二凹部C2中的相邻凹部之间的部分分别形成为平面图中的与圆角面Cs相连接的半圆形形状。在这种情况下，当对金属板进行湿法刻蚀以获得这种引线框架时，引线框架的外框架10的侧表面的前端的位置向里缩进从而容易导致变化。不能够稳定地获得根据设计规范的引线框架的宽度。
此外，当通过图像识别来测量引线框架的宽度时，可能不能清楚地识别外框架10的外边缘线，从而不能精确地测量宽度。
在实施例中，在外框架10的侧表面S3的上端中，相邻的第一凹部C1之间的部分形成为平面图中直线平坦部分Ex。另外，在外框架10的侧表面S3的下端中，相邻的第二凹部C2之间的部分形成为平面图中直线的平坦部分Ex。因此，当对金属板进行湿法刻蚀以获得引线框架1时，在平面图中引线框架1的外框架10的相对的两个侧表面S3具有更多的直线部分。因此，可以获得具有稳定宽度的引线框架。
另外，可以清楚地对引线框架1的外框架10的外边缘线进行图像识别。因此，可以可靠地测量宽度。
图5是示出图4A中的第一凹部C1的变型例的局部平面图。如图5所示，第一凹部C1形成为平面图中的弯曲凹部，并且使第一凹部C1的宽度W2长于第一凹部C1的深度L1。因此，圆角面Cs容易形成为平缓弯曲形状。因此，从抑制毛刺产生的角度考虑，形成为如此的结构是更加优选的。这同样适用于外框架10的下表面侧上的第二凹部C2。
图6A是沿图3的经过第一凹部C1和第二凹部C2中的每个凹部的深度的中间位置的线I-I截取的截面图。如图6A所示，形成在外框架10的侧表面的上部中的第一凹部C1和形成在外框架10的侧表面的下部中的第二凹部C2在水平方向上交替地布置，使得第一凹部C1中的每个凹部布置在第二凹部C2中的相邻凹部之间的区域中。
第一凹部C1和第二凹部C2形成为延伸至外框架10的厚度的中间处。第一凹部C1和第二凹部C2独立地形成从而彼此不连通。
图6B是沿图3的线II-II截取的截面图。图6C是沿图3的线III-III截取的截面图。如将在后文中描述的，从用于形成多个引线框架的大尺寸金属板的相对的两个表面侧对该金属板进行湿法刻蚀，从而可以获得多个引线框架。
因此，如图6B所示，第一凹部C1的内壁以及在第一凹部C1下方的外框架10的侧表面形成为凹陷弯曲表面。
以类似方式或相同方式，如图6C所示，第二凹部C2的内壁以及在第二凹部C2上方的外框架10的侧表面形成为凹陷弯曲表面。
在图2中的引线框架1的上侧的外框架10的侧表面中，也形成有类似或相同的第一凹部C1以及类似或相同的第二凹部C2。因此，第一凹部C1和第二凹部C2形成在分别位于外框架10的相对的两个长边(长侧)的一对外边缘部分10a中。
图7A和图7B示出了其内储存有根据实施例的引线框架1的框架贮存器30。框架贮存器30设置有由底板32、顶板34和侧板36构建的箱体38。箱体38的前表面是敞开的。箱体38的相对的两个侧板36的各自的内壁上设置有多个导轨36a。
框架贮存器30的箱体38和导轨36a由诸如不锈钢等金属制成。
在框架贮存器30中储存图2中的引线框架1。每个引线框架1的长边上的外框架10的相对的两个外边缘部分10a布置在框架贮存器30的相对两侧上的导轨36a上。
如图7B中的局部透视图所示，当将引线框架1放入框架贮存器30或从框架贮存器30取出时，引线框架1的外框架10的外边缘部分10a的侧表面与框架贮存器30的侧板36的内壁接触并摩擦。
在该情况下，如上文所述，在根据本实施例的引线框架1中，第一凹部C1形成在引线框架1的外框架10的每个外边缘部分10a的上表面侧，并且第二凹部C2形成在每个外边缘部分10a的下表面侧。此外，第一凹部C1和第二凹部C2的内壁中的每一个与外框架10的对应侧表面邻接的部分被倒圆并形成为圆角面Cs。
因此，可以防止在第一凹部C1和第二凹部C2各自的水平开口端的侧壁部分处产生毛刺。
另外，由于具有形成在引线框架1的外框架10的每个外边缘部分10a的上表面侧和下表面侧的第一凹部C1和第二凹部C2的缘故，可以减小引线框架1的外框架10的侧表面的上端和下端中的每一端中的直角部分的数量。
因此，可以减小引线框架1中产生的毛刺的量。另外，即使当在引线框架1中产生毛刺时，毛刺也仅在外框架10的侧表面的上端或下端处布置在第一凹部C1或第二凹部C2中的相邻凹部之间的任何直角部分处产生。当减小相邻的第一凹部C1之间的距离和相邻的第二凹部C2之间的距离中的每一距离时，可以减小毛刺的长度。
优选地，图4A和图4B中的平坦部分Ex的宽度W1和宽度W3被设定为短于图2中的引线框架1的芯片焊盘20与引线24之间的距离，或短于彼此相邻的引线24之间的距离。
因此，即使当在引线框架1的平坦部分Ex中的一个平坦部分处产生毛刺并且随后毛刺散布在引线框架1的内部上时，毛刺的长度也短于芯片焊盘20与引线24之间的距离或相邻引线24之间的距离。因此，可以防止在芯片焊盘20与引线24之间产生电短路或在相邻的引线24之间产生电短路。
另外，如图3所示，在根据实施例的引线框架1中，在平面图中引线框架1的外框架10的外边缘部分10a的上表面侧的每个第一凹部C1布置在引线框架1的外框架10的外边缘部分10a的下表面侧的第二凹部C2中的相邻凹部之间，并且第一凹部C1和第二凹部C2交替地布置从而各自的位置彼此不同。
如下文所述，将对与该实施例不同的情况进行描述。即，第一凹部C1和第二凹部C2布置在彼此分别对应的位置。在这种情况下，外框架10的侧表面在从侧表面的上端到侧表面的下端的范围内的任何部分都布置在第一凹部C1与第二凹部C2之间。
另一方面，当第一凹部C1和第二凹部C2布置为如在实施例中那样使得各自的位置彼此不同时，外框架10的侧表面的上部布置在第一凹部C1中的相邻凹部之间，并且外框架10的侧表面的下部布置在第二凹部C2中的相邻凹部之间。
因此，外框架10的侧表面的上部和下部布置为位置彼此不同。因此，外框架10的与框架贮存器30的每个侧板36的内壁相接触的接触表面实质上被分为多个表面，从而可以增加接触位置的数量。因此，施加于外框架10的侧表面的机械应力被分散到多个接触位置，从而可以减小施加于一个接触位置的机械应力。于是，可以抑制毛刺的产生。
另外，减小了引线框架1的外框架10的每个侧表面中的直角部分的数量。因此，还可以抑制在框架贮存器30的侧板36的内壁处产生毛刺。
当将图2中的引线框架1储存在框架贮存器30中时，引线框架1的外框架10的一对短侧表面(短边表面)不与框架贮存器的侧板36的内壁相摩擦。因此，不需要在引线框架1的外框架10的一对短侧表面中形成第一凹部C1和第二凹部C2。
如将在后文所描述的，用于各种制造装置的传送机构在对使用引线框架1的电子元件装置进行组装的步骤中可能与外框架10的长侧表面和短侧表面都接触。在该情况下，引线框架1的外框架10的短侧表面中可能产生毛刺。
因此，如果有必要的话，可以在外框架10的短侧表面中形成第一凹部C1和第二凹部C2。因此，可以抑制在引线框架1的短侧表面中产生毛刺。
接下来，将对图2中的前述引线框架1的制造方法进行描述。
如图8所示，首先，制备用于形成多个引线框架1的大尺寸金属板5。金属板5由铜、铜合金、铁镍合金等制成为0.1mm至0.25mm厚。
在金属板5中限定有多个框架区域F。可以从每个框架区域F获得图2中的前述引线框架1。
基于光刻将用于获得图2中的前述引线框架(框架部件)的抗蚀层的图案(未示出)形成在金属板5的每个框架区域F的相对的两个表面侧上。
图9A和图9B是示出图8中两个在竖直方向上相邻的框架区域F之间的边界区域(由C指定的部分)中的抗蚀层的外框架图案的外边缘部分的状态的局部放大平面图。
图9A是示出金属板5的上表面侧上的第一抗蚀层15的局部放大平面图。图9B是示出金属板5的下表面侧上的第二抗蚀层17的局部放大平面图。
如图9A所示，分别将用于获得图2中的引线框架1的图案的第一抗蚀层15图案化在金属板5的上表面侧上的框架区域F中。
第一抗蚀层15中的每一个包括具有长方形外形的外框架图案、以及布置在外框架图案的开口部分15a的侧表面中的多个半圆形凹口部分N。多个凹口部分N在长边方向上以预定间隔并排布置。
在第一抗蚀层15的每个开口部分15a的侧表面中，凹口部分N中的相邻凹口部分之间的部分形成为平坦部分Ey。尽管未示出，但第一抗蚀层15的整个外框架图案形成为与图2中的前述引线框架1的外框架对应的形状。
以类似方式或相同方式，如图9B所示，分别将用于获得图2中的引线框架1的图案的第二抗蚀层17图案化在金属板5的下表面侧上的框架区域F中。
以与第一抗蚀层15类似方式或相同方式，第二抗蚀层17中的每一个包括具有长方形外形的外框架图案、以及布置在外框架图案的开口部分17a的侧表面中的多个半圆形凹口部分Nx。多个凹口部分Nx在长边方向上以预定间隔并排布置。以类似方式或相同方式,在第二抗蚀层17的每个开口部分17a的侧表面中，凹口部分Nx中的相邻凹口部分之间的部分形成为平坦部分Ez。
布置第一抗蚀层15和第二抗蚀层17的凹口部分N和凹口部分Nx，以便形成前述引线框架1的外框架10中的第一凹部C1和第二凹部C2。因此，金属板5的上表面侧的第一抗蚀层15的凹口部分N和金属板5的下表面侧的第二抗蚀层17的凹口部分Nx交替地布置为在平面图中各自的位置彼此不同。
这里，如图9A所示，第一抗蚀层15的每个凹口部分N的侧壁与对应的开口部分15a的侧表面邻接所成的角度θ被设定为大于90°且不大于135°，以便将第一凹部C1的每个开口端的侧壁部分形成为如前述图4A所示的充分圆角面Cs。
形成在金属板5的下表面上的第二抗蚀层17也被图案化为与第一抗蚀层15类似或相同的形状。
作为选择，如示出了图9A的变型例的图9C所示，可以将第一抗蚀层15图案化，使得第一抗蚀层15的每个凹口部分N的侧壁与对应的开口部分15a的侧表面邻接的部分可以形成为圆角弯曲表面Cx。这同样适于下表面侧的第二抗蚀层17。
尽管未具体地示出，但将第一抗蚀层15和第二抗蚀层17图案化在金属板5的相对的两个表面侧上，使得图8中的金属板5的每个框架区域F中可以获得前述引线框架1的外框架10、内框架12、芯片焊盘20、支撑杆22、以及引线24。
接下来，在使用金属板5的相对两个表面侧上的第一抗蚀层15和第二抗蚀层17作为掩模的情况下，从金属板5的相对两侧通过开口部分15a和17a对金属板5进行湿法刻蚀。
当使用铜板作为金属板5时，可以将氯化铁溶液、氯化铜溶液、氯化铜铵溶液等用作刻蚀剂。可以优选地使用喷雾刻蚀装置作为刻蚀装置。
在该情况下，如图10A所示，在金属板5中形成孔，使得从金属板5的上表面侧上的第一抗蚀层15的凹口部分N(图9A)起的刻蚀面与从金属板5的下表面侧上的第二抗蚀层17的开口部分17a的侧表面的平坦部分Ez(图9B)起的刻蚀面可以彼此连通。图10A示出了图9A中的第一抗蚀层15的每个凹口部分N内侧的区域中的金属板5的刻蚀截面。
同时地，如图10B所示，在金属板5中形成孔，使得从金属板5的上表面侧上的第一抗蚀层15的侧表面的平坦部分Ey(图9A)起的刻蚀面与从金属板5的下表面侧上的第二抗蚀层17的凹口部分Nx(图9B)起的刻蚀面可以彼此连通。
图10B示出了图9A中的第一抗蚀层15的每个平坦部分Ey内侧的区域中的金属板5的刻蚀截面。
从而，形成类似矩形形状的外框架10。同时，第一凹部C1形成为从外框架10的外边缘部分10a的上表面延伸到外边缘部分10a的侧表面，并且第二凹部C2形成为从外边缘部分10a的下表面延伸到外边缘部分10a的侧表面。
图11A和图11B示出了这样的状态：金属板5已被从相对两侧湿法刻蚀至形成孔，并且第一抗蚀层15和第二抗蚀层17已被去除。
以这种方式，从待图案化的相对的两个表面侧在金属板5中形成孔，从而在框架区域F中可以分别地获得包括外框架10的框架部件1x。图11A是示出框架部件1x的外框架10的外边缘部分10a的上表面侧的局部放大平面图。图11B是示出框架部件1x的外框架10的外边缘部分10a的下表面侧的局部放大平面图。
上表面侧的第一抗蚀层15的开口部分15a的每个凹口部分N以及下表面侧的第二抗蚀层17的开口部分17a的每个凹口部分Nx布置在彼此不重叠的区域中，使得凹口部分N和凹口部分Nx在平面图中位置彼此不同。由于设置有凹口部分N和凹口部分Nx的缘故，如图3所示，第一凹部C1形成在金属板5的上表面侧上并延伸至金属板5的厚度的中间处，并且第二凹部C2形成在金属板5的下表面侧上并延伸至金属板5的厚度的中间处。
有关这种情况参见前述图9A。第一抗蚀层15的每个凹口部分N的侧壁与第一抗蚀层15的开口部分15a的侧表面邻接所成的角度θ被设定为大于90°。从图9A中的第一抗蚀层15的凹口部分N的开口端的下端对金属板5进行各向同性刻蚀。
因此，如图11A所示，对第一凹部C1的水平开口端的侧壁部分进行刻蚀从而进行倒角，使得第一凹部C1的每个水平开口端的侧壁部分被倒圆并形成圆角面Cs。
当将图9A中的第一抗蚀层15的每个凹口部分N的开口端的角度θ设定为不大于90°时，则不容易对第一凹部C1的水平开口端的侧壁部分进行倒角，从而使得第一凹部C1的水平开口端的侧壁部分形成为具有小圆的圆角面。因此，角度θ优选地设定为超过90°以便获得具有足够大的圆的圆角面。
作为选择，当使用根据前述图9A的变型例的第一抗蚀层15的图案时，第一凹部C1的开口端的侧壁部分形成为与第一抗蚀层15的凹口部分N的开口端的弯曲表面Cx对应的具有足够大的圆的圆角面Cs。在这种情况下，下表面侧的第二抗蚀层17也以与图9A的变型例中类似或相同的方式被图案化，从而可以获得均具有类似形状或相同形状的第二凹部C2。
从金属板5的相对的两个表面侧对金属板5进行各向同性湿法刻蚀以便形成孔，使得从上表面侧起的弯曲刻蚀面和从下表面侧起的弯曲刻蚀面可以彼此连通。结果，如前述的图6B和图10A所示，第一凹部C1的内表面以及在第一凹部C1下方的外框架10的侧表面分别形成为凹陷弯曲表面。
形成在金属板5的下表面侧上的第二抗蚀层17形成有与第一抗蚀层15类似的图案或相同的图案。由于设置有第二抗蚀层17的缘故，如图11B所示，形成在框架部件1x的外框架10的下表面侧的每个第二凹部C2的开口端的侧壁部分以与第一凹部C1类似方式或相同方式形成为具有足够大的圆的圆角面Cs。
以类似方式或相同方式，如前述的图6C和图10B所示，第二凹部C2的内表面以及在第二凹部C2上方的外框架10的侧表面分别形成为凹陷弯曲表面。
如图11A所示，与第一抗蚀层15的侧表面的平坦部分Ey对应地，在每个外框架10的侧表面的上端中，第一凹部C1中的相邻凹部之间的部分形成为平面图中的直线平坦部分Ex。此外，如图11B所示，以类似方式或相同方式，与第二抗蚀层17的侧表面的平坦部分Ez对应地，在每个外框架10的侧表面的下端中，第二凹部C2中的相邻凹部之间的部分形成为平面图中的直线平坦部分Ex。因此，如上所述，可以稳定地形成具有期望宽度的引线框架。
另外，从第一抗蚀层15和第二抗蚀层17的凹口部分N和凹口部分Nx到达金属板5的厚度的中间处对金属板5进行各向同性刻蚀，使得第一凹部C1和第二凹部C2形成在外框架10的侧表面中。
因此，第一凹部C1和第二凹部C2中的每个凹部的深度形成为在开口端侧(外框架10的侧表面侧)的深度比第一凹部C1、第二凹部C2的深侧(外框架10的内部侧)的深度更深(参见图10A和图10B)。
尽管未具体地示出，但是通过使用相对的两个表面侧上的第一抗蚀层15和第二抗蚀层17的图案作为掩模，从相对的两个表面侧对金属板5进行湿法刻蚀以便在图8中的金属板5的各个框架区域F的内部中形成孔。
因此，在金属板5的每个框架区域F的内部，内框架12、芯片焊盘20、支撑杆22以及引线24形成为与外框架10相接合。
以这种方式，如图12所示，均具有与图2中的引线框架1相同结构的框架部件1x分别形成在图8中的金属板5的框架区域F中。此时，在多个框架部件1x通过接合部分14而彼此相连接的状态下，分别布置在框架区域F中的框架部件1x与外周框架11相接合。
在图12中的每个框架部件1x中，省略了外框架10、内框架12、芯片焊盘20、支撑杆22以及引线24各自的图案。
然后，切割图12中的金属板5的接合部分14以使布置在框架区域F中的框架部件1x彼此分开。结果，分别地获得各引线框架1。
以前述方式，制造出如图2所示的根据实施例的前述引线框架1。
接下来，将对使用图2中的前述引线框架来构建电子元件装置的方法进行描述。如图13所示，制备前表面上设置有连接端子42的半导体芯片40。利用粘合剂44使半导体芯片40的背面与图2中的引线框架1的每个产品区域R的芯片焊盘20结合。
接下来，通过引线接合法将半导体芯片40的连接端子42经由金属线46与引线24分别彼此连接。金属线46由金、铜等制成。
此外，将用于对产品区域R中的芯片焊盘20、半导体芯片40、金属线46、引线24等进行密封(封装)的密封树脂(封装树脂)50形成在整个引线框架1上。密封树脂50形成为覆盖引线框架1的上表面侧而使引线框架1的下表面侧露出。
然后，切割密封树脂50和引线框架1，使外框架10和内框架12与支撑杆22和引线24分离，使得可以分别地获得各个产品区域R。
从而，获得根据实施例的电子元件装置2。可以使用例如存储器、电源控制器或LSI芯片(诸如CPU等)作为各个半导体芯片40。然而，作为选择，可以安装各种电子元件。
图14示出了根据实施例的变型例的引线框架1a。正如在根据变型例的引线框架1a中，可以将芯片焊盘20和支撑杆22从图2的引线框架1去除。引线框架1a的其余结构与图2所示的前述引线框架1的结构相同。
图15示出了根据该变型例的电子元件装置2a，该电子元件装置2a使用根据图14所示的变型例的引线框架1a。在根据变型例的电子元件装置2a中，如图15所示，将芯片焊盘20从图13中的电子元件装置2去除，并且使半导体芯片40的背面从密封树脂50的下表面露出。半导体芯片40的背面上可以设置有绝缘片材。
图16A至图16C是示出引线框架1内部的产品区域R的不同布局的平面图。
在图16A的实例中，产品区域R分散地布置在引线框架1内部。位于产品区域R间的内框架12被设定为较宽。当由图16A中的引线框架1构建图13中的电子元件装置2时，使用密封树脂50分别地对各个产品区域R进行密封。此外，切割并冲压从密封树脂50露出的内框架12。结果，分别地获得各电子元件装置。
在图16B中，布置有多个区块，在每个区块中，多个产品区域R构建为彼此相邻。在图16B的实例中，三个区块A、B和C布置在引线框架1内部。内框架12在区块A、B和C中的每一个区块的内部被设定为较窄，而内框架12在区块A、B和C中的相邻区块之间被设定为较宽。
当由图16B中的引线框架1构建图13中的电子元件装置2时，使用密封树脂50对区块A、B和C中的每个区块共同地进行密封。此外，在区块A、B、C中，沿产品区域R间的边界对密封树脂50和引线框架1进行切割。结果，分别地获得各电子元件装置。
另外，在图16C中，全部产品区域R彼此相邻地布置在引线框架1内部。当由图16C中的引线框架1构建图13中的电子元件装置2时，使用密封树脂50对全部产品区域R共同地进行密封。此外，沿产品区域R间的边界对密封树脂50和引线框架1进行切割。结果，分别地获得各电子元件装置。
从图16B中的引线框架1内部或图16C中的引线框架1内部的每个产品区域R获得具有图13的前述结构的电子元件装置2。
在前述实施例中，可以将引线框架1、1a和电子元件装置2、2a应用于QFN(方形扁平无引脚封装)结构。
除此之外，本发明还可以应用于用于QFP(方形扁平式封装)、SOP(小外形封装)等的各种引线框架的外框架。
如上文所述，对示例性实施例和变型例进行了详细描述。然而，本发明不限于上述实施例和变型例，在不背离权利要求的范围的情况下，可将各种修改和替换应用于上述实施例和变型例。
本申请要求2017年2月17日提交的日本专利申请No.2017-028222的优先权，该专利申请的全部内容以引用的方式并入本文。

Claims (11)

1.一种引线框架，其包括外框架，其中，所述外框架包括：
上表面；
下表面，其与所述上表面相对；
侧表面，其在所述上表面与所述下表面之间；
第一凹部，其形成为从所述上表面延伸到所述侧表面；
第二凹部，其形成为从所述下表面延伸到所述侧表面；以及
弯曲表面，其位于所述侧表面与所述第一凹部的侧壁之间或所述侧表面与所述第二凹部的侧壁之间，
所述第一凹部包括多个第一凹部，
所述第二凹部包括多个第二凹部，
所述侧表面的上端的位于所述多个第一凹部中的相邻凹部之间的部分形成为平面图中的直线平坦部分，
所述侧表面的下端的位于所述多个第二凹部中的相邻凹部之间的部分形成为平面图中的直线平坦部分，并且
所述第一凹部的侧壁与所述侧表面邻接的部分或所述第二凹部的侧壁与所述侧表面邻接的部分被倒圆并形成为圆角面。
2.根据权利要求1所述的引线框架，其中，所述弯曲表面包括：
第一弯曲表面，其位于所述第一凹部的侧壁与所述侧表面之间；以及
第二弯曲表面，其位于所述第二凹部的侧壁与所述侧表面之间，
所述第一凹部形成为在平面图中的弯曲凹部，并且使所述第一凹部的宽度长于所述第一凹部的深度。
3.根据权利要求1所述的引线框架，其中，
所述多个第一凹部和所述多个第二凹部分别以预定间隔并排布置；并且
在平面图中，所述多个第一凹部中的每个凹部布置在所述多个第二凹部中的相邻凹部之间。
4.根据权利要求1至3中任一项所述的引线框架，其中，
所述第一凹部和所述第二凹部形成在与所述外框架的长边方向平行的所述侧表面中。
5.根据权利要求1至3中任一项所述的引线框架，其中，
所述第一凹部的内表面和所述第二凹部的内表面分别形成为凹陷弯曲表面。
6.一种制造引线框架的方法，所述方法包括：
a)制备其内限定至少一个框架区域的金属板；
b)在所述框架区域中的所述金属板的相对的两个表面上分别形成抗蚀层的图案；
c)使用所述抗蚀层作为掩模从所述相对的两个表面侧对所述金属板进行湿法刻蚀，从而在所述框架区域中形成框架部件；
d)去除所述抗蚀层；以及
e)使所述框架部件从所述框架区域分离，从而获得所述引线框架，
其中，所述框架部件包括外框架，并且
所述外框架包括：
上表面；
下表面，其与所述上表面相对；
侧表面，其在所述上表面与所述下表面之间；
第一凹部，其形成为从所述上表面延伸到所述侧表面；
第二凹部，其形成为从所述下表面延伸到所述侧表面；以及
弯曲表面，其位于所述侧表面与所述第一凹部的侧壁之间或所述第二凹部的侧壁与所述侧表面之间，
所述第一凹部包括多个第一凹部，
所述第二凹部包括多个第二凹部，
所述侧表面的上端的位于所述多个第一凹部中的相邻凹部之间的部分形成为平面图中的直线平坦部分，
所述侧表面的下端的位于所述多个第二凹部中的相邻凹部之间的部分形成为平面图中的直线平坦部分，并且
所述第一凹部的侧壁与所述侧表面邻接的部分或所述第二凹部的侧壁与所述侧表面邻接的部分被倒圆并形成为圆角面。
7.根据权利要求6所述的方法，其中，所述弯曲表面包括：
第一弯曲表面，其位于所述第一凹部的侧壁与所述侧表面之间；以及
第二弯曲表面，其位于所述第二凹部的侧壁与所述侧表面之间，
所述第一凹部形成为在平面图中的弯曲凹部，并且所述第一凹部的宽度长于所述第一凹部的深度。
8.根据权利要求7所述的方法，其中，在步骤b)中，
所述抗蚀层中的形成在所述金属板的上表面上的一个抗蚀层包括第一外框架图案、以及形成在所述第一外框架图案的侧表面中的第一凹口部分，
形成在所述金属板的下表面上的另一抗蚀层包括第二外框架图案、以及形成在所述第二外框架图案的侧表面中的第二凹口部分，
所述第一凹部形成为与所述第一凹口部分对应，
所述第二凹部形成为与所述第二凹口部分对应，并且
在平面图中，第一角度和第二角度大于90°且不大于135°，所述第一角度由所述第一凹口部分的侧壁与所述第一外框架图案的侧表面形成，并且所述第二角度由所述第二凹口部分的侧壁与所述第二外框架图案的侧表面形成。
9.根据权利要求6至8中任一项所述的方法，其中，在步骤c)中，
所述多个第一凹部和所述多个第二凹部分别以预定间隔并排布置；并且
在平面图中，所述多个第一凹部中的每个凹部布置在所述多个第二凹部中的相邻凹部之间。
10.根据权利要求9所述的方法，其中，在步骤c)中，
所述侧表面的上端的位于所述多个第一凹部中的相邻凹部之间的部分形成直线形状，并且
所述侧表面的下端的位于所述多个第二凹部中的相邻凹部之间的部分形成直线形状。
11.根据权利要求6至8中任一项所述的方法，其中，在步骤c)中，
所述第一凹部和所述第二凹部形成在与所述外框架的长边方向平行的所述侧表面中。
CN201810135575.2A 2017-02-17 2018-02-09 引线框架 Active CN108461471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017028222A JP6757274B2 (ja) 2017-02-17 2017-02-17 リードフレーム及びその製造方法
JP2017-028222 2017-02-17

Publications (2)

Publication Number Publication Date
CN108461471A CN108461471A (zh) 2018-08-28
CN108461471B true CN108461471B (zh) 2022-07-05

Family

ID=63168002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810135575.2A Active CN108461471B (zh) 2017-02-17 2018-02-09 引线框架

Country Status (4)

Country Link
US (1) US10276478B2 (zh)
JP (1) JP6757274B2 (zh)
CN (1) CN108461471B (zh)
TW (1) TWI745539B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6733940B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP7404763B2 (ja) * 2019-10-18 2023-12-26 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148224A (zh) * 2010-02-08 2011-08-10 株式会社东芝 Led模块
JP2017005226A (ja) * 2015-06-16 2017-01-05 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
US6661083B2 (en) 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2004319816A (ja) 2003-04-17 2004-11-11 Fujitsu Ltd リードフレーム及びその製造方法
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP4764519B1 (ja) * 2010-01-29 2011-09-07 株式会社東芝 Ｌｅｄパッケージ
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
JP5804369B2 (ja) * 2011-09-09 2015-11-04 大日本印刷株式会社 半導体素子用リードフレーム、樹脂付半導体素子用リードフレームおよび半導体装置、並びに、半導体素子用リードフレームの製造方法、樹脂付半導体素子用リードフレームの製造方法および半導体装置の製造方法
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP6319644B2 (ja) * 2013-10-01 2018-05-09 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
JP6387787B2 (ja) * 2014-10-24 2018-09-12 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP6168096B2 (ja) * 2015-04-28 2017-07-26 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP2017103365A (ja) * 2015-12-02 2017-06-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148224A (zh) * 2010-02-08 2011-08-10 株式会社东芝 Led模块
JP2017005226A (ja) * 2015-06-16 2017-01-05 Ｓｈマテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法

Also Published As

Publication number Publication date
CN108461471A (zh) 2018-08-28
US20180240739A1 (en) 2018-08-23
US10276478B2 (en) 2019-04-30
TWI745539B (zh) 2021-11-11
JP6757274B2 (ja) 2020-09-16
TW201836105A (zh) 2018-10-01
JP2018133533A (ja) 2018-08-23

Similar Documents

Publication Publication Date Title
CN108461470B (zh) 引线框架
CN108461471B (zh) 引线框架
US9779966B2 (en) Lead frame and semiconductor device
KR20000028854A (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법
KR20080085902A (ko) 리드프레임 기반 플래시 메모리 카드
JP4002476B2 (ja) 半導体装置
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
CN112382576A (zh) 半导体装置及其制造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
JP5997964B2 (ja) リードフレーム
JP5264797B2 (ja) 半導体装置
JP5181537B2 (ja) モールドパッケージ
JP4476977B2 (ja) 半導体装置
JP6924411B2 (ja) リードフレームおよび半導体装置の製造方法
JP6941296B2 (ja) リードフレームおよび半導体装置
JP6705654B2 (ja) リードフレーム及びその製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP5574297B2 (ja) リードフレームの製造方法
JP5171803B2 (ja) 半導体装置
TW202201685A (zh) 引線框架及其製造方法以及引線框架封裝件的製造方法
CN117199042A (zh) 引线框和电子部件
JP2007294637A (ja) 半導体装置の製造方法
JP2004014545A (ja) 半導体装置及びその製造方法
JP2005150628A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant