KR20080085902A - 리드프레임 기반 플래시 메모리 카드 - Google Patents

리드프레임 기반 플래시 메모리 카드 Download PDF

Info

Publication number
KR20080085902A
KR20080085902A KR1020087018744A KR20087018744A KR20080085902A KR 20080085902 A KR20080085902 A KR 20080085902A KR 1020087018744 A KR1020087018744 A KR 1020087018744A KR 20087018744 A KR20087018744 A KR 20087018744A KR 20080085902 A KR20080085902 A KR 20080085902A
Authority
KR
South Korea
Prior art keywords
leadframe
semiconductor package
slot
reference line
slots
Prior art date
Application number
KR1020087018744A
Other languages
English (en)
Other versions
KR101015268B1 (ko
Inventor
헴 타키아
쉬리카 바가스
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20080085902A publication Critical patent/KR20080085902A/ko
Application granted granted Critical
Publication of KR101015268B1 publication Critical patent/KR101015268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 굴곡 형상을 가지는 리드프레임-기반의 반도체 패키지를 형성하기 위한 방법과 리드프레임 설계에 대하여 개시한다. 각 리드프레임은, 완성되어 개별화된 반도체 패키지 내의 굴곡형 가장자리에 대응하는 하나 이상의 굴곡형 슬롯을 포함할 수 있다. 봉입 후에, 리드프레임 패널로부터 집적 회로를 절단하여 다수의 개별 집적 회로 패키지로 함으로써, 패널 상의 집적 회로는 개별화될 수 있다. 리드프레임 내의 슬롯은, 직선형 절단부만을 형성하는 소 블레이드의 사용에 의하여 각 리드프레임이 개별화되는 것을 가능하게 하므로 바람직하다.

Description

리드프레임 기반 플래시 메모리 카드{LEADFRAME BASED FLASH MEMORY CARDS}
본 발명의 실시 형태는 비선형 또는 굴곡형 윤곽(curvilinear outline)을 가지는 리드프레임을 구비하는 집적 회로 패키지를 포함하는 플래시 메모리 카드에 관한 것이다.
전자 장치들의 크기가 계속 감소함에 따라, 이를 작동시키는 관련 반도체 패키지는 더욱 작은 형상 인자(form factor), 더욱 적은 전력 소모 및 보다 높은 기능을 갖추도록 설계되고 있다. 현재, 반도체 제조에 있어서 서브-마이크론 특징(sub-micron feature)은 리드 수의 증가, 리드 피치의 감소, 풋프린트(footprint) 면적 최소화 및 전체 용적의 상당한 감소를 포함하는 패키지 기술에 더욱 많은 요건을 제시하고 있다.
반도체 패키징의 하나의 분화된 공정은, 하나 이상의 반도체 다이가 장착되고 지지되는 금속 박층인 리드프레임의 사용을 수반한다. 리드 프레임은 하나 이상의 반도체로부터 프린트 회로 기판 또는 기타 외부 전기 장치로 전기 신호를 전달하기 위한 전기 단자를 포함한다. 도 1은 반도체 다이(22)의 부착 전의 리드프레임(20)을 나타낸다. 전형적인 리드프레임(20)은, 반도체 다이(22)에 부착하기 위한 제1 단부(24a)와, 인쇄 회로 기판 또는 기타 전기 부품에 고정하기 위한 제2 단부 (도시 생략)를 구비하는 다수의 리드(24)를 포함할 수 있다. 리드프레임(20)은, 리드프레임(20) 상에 반도체 다이(22)를 구조적으로 지지하기 위한 다이 부착 패드(26)를 또한 포함할 수 있다. 다이 부착 패드(22)는 접지 경로를 제공할 수 있기는 하나, 일반적으로 반도체 다이(22)에 또는 반도체 다이로부터 신호를 송수신하지는 않는다. 특정 리드프레임 구성에 있어서는, 다이 부착 패드(26)를 생략하고, 그 대신에 소위 칩-온-리드(chip on lead, COL) 구조에서 반도체 다이를 리드프레임 리드에 직접 부착하는 방식이 공지되어 있다.
반도체 리드(24)는 다이 부착 화합물(die attach compound)의 사용에 의하여 도 2에 도시된 바와 같이 다이 부착 패드(26)에 장착될 수 있다. 반도체 다이(22)는 일반적으로 상면의 적어도 제1 및 제2 대향 가장자리에 다수의 다이 본드 패드(28)를 구비하도록 형성된다. 반도체 다이가 리드프레임에 장착되면, 와이어 본드 공정이 실시되어, 본드 패드(28)는 미세 와이어(delicate wire)(30)에 의하여 각 전기 리드(24)에 전기적으로 연결된다. 특정 전기 리드(24)로의 본드 패드(28)의 지정은 산업 표준 규격(industrial standard specification)에 의해 정해진다. 도 2에는 명확히 나타나도록 리드(24)에 배선되어 있는 모든 본드 패드 중 일부만이 도시되어 있으나, 일반적인 설계에서 각 본드 패드는 각 전기 리드에 배선될 수 있다. 또한, 도 2에 도시되어 있는 바와 같이 모든 본드 패드의 일부만이 전기 리드에 배선되는 방식도 공지되어 있다.
전형적으로, 리드프레임(20)은 처음에 다수의 리드프레임을 포함하는 패널로부터 형성된다. 반도체 다이(22)는 패널 내의 각 리드프레임에 장착되고 전기적으 로 접속되며, 그에 따라 형성된 집적 회로는 성형 화합물 내에 봉입된다. 그 후，봉입된 각각의 집적 회로는 패널로부터 다수의 반도체 패키지로 절단, 즉 개별화된다.
종래의 기판-기반의(substrate-based) 패키지와 카드 중 일부는 굴곡형의 풋프린트를 가진다. 일례로, 캘리포니아 서니베일의 샌디스크 코포레이션(SanDisk Corporation)에 의해 도입된 산업 표준형 트랜스플래시(Transflash) 플래시 메모리 카드가 도 3과 도 4 각각에 평면도와 저면도로 도시되어 있다. 도면에 도시된 바와 같이, 트랜스플래시 카드(30)는 둥근 모서리부(rounded corner)에 의해 연결된 가장자리(32 내지 38)를 구비하는 대략 사각 형상을 가진다. 카드의 가장자리(32)는, 노치(40)와, 가장자리(32)의 상측에 한정된 각진 리세스부(angled recessed section)(42)를 포함하므로, 카드(30)의 상부 가장자리(34)는 카드의 하부 가장자리(38)보다 폭이 좁다. 유사하게, 예를 들어 시큐어 디지털(secure digital, SD) 카드와 마이크로(Micro) SD 카드와 같은 다른 메모리 카드는 둥근 가장자리, 노치 및/또는 모따기부(chamfer)를 구비하는 굴곡 형상을 포함한다.
봉입된 집적 회로의 패널로부터 굴곡형 가장자리를 구비하는 반도체 패키지를 절단하는 여러 방법이 공지되어 있다. 공지된 절단 방법은, 예를 들면 워터 젯 절단, 레이저 절단, 워터 가이드식(water guided) 레이저 절단, 건식 미디어(dry media) 절단 및 다이아몬드 피복 와이어 절단을 포함한다. 그러한 절단 방법은 개별화된 집적 회로 패키지의 복잡한 직선 및/또는 굴곡 형상을 달성 가능하게 한다. 봉입된 집적 회로를 패널로부터 절단하는 방법에 대한 더욱 상세한 설명과 그에 따 라 달성되는 형상은, "분리 가능한 주변 카드를 효율적으로 제조하는 방법(Method for Efficiently Producing Removable Peripheral Card)"이라는 명칭으로 공개된 미국 특허출원 제2004/0259291호에 개시되어 있으며, 이 출원은 본 발명의 출원인에게 양도되었고, 이 출원의 내용 전체가 참조되어 본 명세서에 포함된다.
공지된 절단 방법들은 개별화된 반도체 패키지 내의 굴곡 형상을 달성하는 데 효과적이지만, 이 방법들은 정밀한 절단을 필요로 하고, 반도체 제조 공정에 복잡성과 비용을 부가한다.
본 발명은, 개략적으로 기술하자면, 굴곡 형상을 가지는 리드프레임-기반의 반도체 패키지를 형성하기 위한 리드프레임 설계와 방법에 관한 것이다. 다수의 리드프레임은, 예를 들면, 화학적 식각과 같은 공지의 제조 공정, 또는 순차 이송 금형(progressive die)을 사용하는 기계적 스탬핑 공정에서, 패널 상에서 배치 방식으로 처리될 수 있다. 각 리드프레임은, 완성되고 개별화된 패키지 내의 굴곡형 가장자리에 상응하는 하나 이상의 굴곡형 가장자리를 포함할 수 있다.
패키지 제조 공정 중에, 하나 이상의 반도체 다이는 리드프레임에 장착되고 전기적으로 접속되어 집적 회로를 형성한다. 그 후, 집적회로는 성형 화합물 내에 봉입된다. 봉입 후에, 리드프레임 패널로부터 다수의 개별 집적 회로 패키지로 절단되어, 집적 회로가 개별화될 수 있다. 리드프레임 내의 슬롯은, 직선형 절단부만을 형성시키는 소 블레이드(saw blade)의 사용에 의하여, 각 리드프레임이 개별화되는 것을 가능하게 한다. 소잉(sawing)은, 예를 들면 굴곡형 절단 형상의 달성을 위해 흔히 사용되는 워터 젯 절단, 레이저 절단과 같은 다른 절단 방법보다, 일반적으로 비용이 저렴하고 시간이 적게 소요되며 적은 설비를 필요로 한다.
굴곡형 슬롯은, 절단이 직선형 절단선만을 따라 이루어지더라도, 개별화된 패키지가 굴곡형 가장자리를 가지는 것을 가능하게 한다. 슬롯은, 완성된 패키지가 의도된 어떠한 굴곡 형상이라도 가질 수 있도록, 다양한 형태로 제공될 수 있다. 하나 이상의 직선형 절단선과 교차하는 적어도 두 점을 가지는 슬롯의 사용에 의하여, 어떠한 굴곡 형상이라도 달성될 수 있다.
다른 실시예에서, 소잉 대신에, 리드프레임 패널로부터 리드프레임이 펀칭(punching)될 수 있다. 그러한 실시예에서, 하나의 슬롯은 리드프레임과 봉입 반도체 패키지의 전체 둘레에 걸쳐 실질적으로 연장된다. 그러한 실시예에서, 리드프레임은 리드프레임의 둘레에 걸쳐 이격된 위치에서 다수의 타이 바(tie bar)에 의해 패널에 연결될 수 있다.
절단 또는 펀칭에 의해 리드프레임 패키지가 분리된 후에, 패키지의 가장자리는 거칠 수 있고 그리고/또는 리드프레임으로부터의 금속편(fragment of metal)이 부착되어 잔존할 수 있다. 따라서, 절단 또는 펀칭에 의해 패키지가 분리된 후에, 리드프레임의 개별화 후에 거친 가장자리 및/또는 잔존한 금속편을 매끄럽게 하기 위하여 버 제거(deburring) 공정이 실시될 수 있다.
도 1은 종래의 리드프레임과 반도체 다이의 분해 사시도이다.
도 2는 종래의 리드프레임에 와이어 본딩된 종래의 반도체 다이의 사시도이 다.
도 3은 종래의 트랜스플래시 메모리 카드의 평면도이다.
도 4는 종래의 트랜스플래시 메모리 카드의 저면도이다.
도 5는 본 발명의 실시예에 따른 다수의 리드프레임을 포함하는 패널을 나타낸다.
도 6은 도 5에 도시된 패널에서 본 발명의 실시예에 따른 하나의 리드프레임의 평면도이다.
도 7은 반도체 다이가 장착되어 있는 본 발명의 실시예에 따른 리드프레임의 평면도이다.
도 8은 성형 화합물 내에 봉입된 반도체 다이가 장착되어 있는 본 발명의 실시예에 따른 리드프레임의 평면도이다.
도 9는 도 8 내의 선 9-9를 따라 절단한 면의 단면도이다.
도 10은 직선형 가장자리 절단선을 나타내는 본 발명의 실시예에 따른 리드프레임 패널 일부의 평면도이며, 완성된 집적 회로가 절단선에서 절단되어 집적 회로패널로부터 집적 회로가 개별화된다.
도 11은 직선형 가장자리 절단선을 나타내는 도 10의 패널 중에서 하나의 리드프레임의 평면도이며, 완성된 집적 회로가 절단선에서 절단되어 집적 회로패널로부터 집적 회로가 개별화된다.
도 12는, 개별화된 반도체 패키지와, 제거될 리드프레임의 절제부(cutaway portion)를 나타낸다.
도 13은 본 발명의 대안적 실시예에 따른 리드프레임의 평면도이다.
도 14는 도 13의 집적 회로를 개별화하기 위한 직선형 가장자리 절단선을 나타내는 도 13의 리드프레임의 평면도이다.
도 15는 본 발명의 다른 대안적 실시예에 따른 리드프레임의 평면도이다.
굴곡형 가장자리를 구비하는 개별화된 반도체 다이 패키지를 형성하는 방법과 리드프레임 설계에 관한 도 4 내지 도 15를 참조하여, 본 발명의 실시예를 설명하기로 한다. 본 명세서에 사용된 바와 같이, 굴곡 형상은 만곡형 가장자리, 곡선형 가장자리, 비-직선형 가장자리 및 불연속 가장자리(즉, 경사진 각도로 만나는 2개의 가장자리)를 포함한다. 본 발명은 많은 다른 형태로 구현될 수 있고 본 명세서에 기재된 실시예에 한정되는 것으로 해석되어서는 아니 된다는 점을 이해하여야 한다. 오히려 이러한 실시예가 제공됨으로써, 본 발명의 개시 내용이 상세하고 완전해지고 당업자에게 본 발명의 실시예가 충분히 전달된다. 실제로, 본 발명은 특허청구범위에 의해 한정되는 본 발명의 범위와 사상 내에 포함되는 실시예의 대안 실시예, 변경 실시예 및 균등 실시예를 포괄하는 것으로 의도된다. 또한, 본 발명의 실시예에 관한 이하의 상세한 설명에는, 본 발명이 완전히 이해될 수 있도록 구체적인 많은 상세 내용이 기재되어 있다. 그러나, 본 발명은 그러한 구제적인 상세 내용 없이도 실시 가능하다는 점은 당업자에게는 명백할 것이다.
일반적으로, 본 발명에 따른 리드 프레임은, 예를 들면 도 5에 도시된 패널(90)과 같은 리드프레임의 패널로부터 배치 처리된다. 도 5에 도시된 실시예에 서, 패널(90)은 2행 6열 배열의 리드프레임(100)을 포함한다. 대안적 실시예에서, 패널(90)은 다양한 열과 행의 배열로 형성될 수 있다는 점을 이해하여야 한다. 이하에서 설명하는 바와 같이, 집적 회로는 패널(90) 내의 다수의 리드프레임(100) 상에 형성되고, 집적 회로는 보호성 성형 화합물(molding compound) 내에 봉입되고, 그 후 봉입된 집적 회로는 패널로부터 절단, 즉 개별화되어 다수의 반도체 패키지를 형성한다.
도 6을 참조하면, 패널(90)로부터 하나의 리드프레임(100)이 도시되어 있다. 리드프레임(100)은 하나 이상의 반도체 다이를 지지하기 위한 다이 패들(die paddle)(102)을 포함한다. 리드프레임(100)은, 하나 이상의 반도체 다이에 전기 신호를 전송하고 수신하기 위한 전기 리드(104)와, 하나 이상의 반도체 다이와 외부 전자 장치 사이에서 전기 신호를 전달하기 위한 접촉 패드(contact pad)(106)를 또한 포함한다. 리드프레임(100)은 이하에서 더욱 상세히 설명되는 바와 같은 굴곡형의 다수의 슬롯(110)을 포함할 수도 있다.
리드프레임(100)은 평탄하거나 실질적으로 평탄한 금속 부재, 예를 들면 구리 또는 구리 합금, 피복된 구리 또는 피복된 구리 합금, 알로이 42(Alloy 42)(42Fe/58Ni), 또는 구리 도금 강으로 형성될 수 있다. 리드프레임(100)은 리드프레임의 용도로 공지된 다른 금속 또는 재료로 형성될 수 있다. 여러 실시예에 있어서, 리드프레임(100)은, 은, 금, 니켈 팔라듐 또는 구리로 도금될 수도 있다.
슬롯(110)을 포함하는 리드프레임(100)은, 예를 들면 화학적 식각과 같은 공지의 제조 공정에 의해 형성될 수 있다. 화학적 식각에서는, 포토레지스트 필름이 리드프레임에 적용될 수 있다. 그 후, 다이 패들(102)의 윤곽, 전기 리드(104), 접촉 패드(106) 및 슬롯(110)을 포함하는 패턴 포토마스크(pattern photomask)가 포토레지스트 필름 상방에 배치될 수 있다. 그 후, 포토레지스트 필름은 노광 및 현상되어, 식각될 전도층 상의 영역으로부터 포토레지스트가 제거된다. 그 후, 노광 영역이 염화 제2철(ferric chloride) 등과 같은 식각제에 의해 식각되어 리드프레임(100) 내에 패턴이 형성된다. 그 후, 포토레지스트가 제거된다. 다른 화학적 식각 공정도 공지되어 있다.
다른 방법으로서, 리드프레임(100)은 순차 이송 금형을 사용하는 기계적 스탬핑 공정으로 형성될 수 있다. 공지된 바와 같이, 기계적 스탬핑은 여러 세트의 금형을 사용하여 연속적인 단계로 금속 스트립으로부터 금속을 기계적으로 제거한다.
도 7을 참조하면, 리드프레임 성형 후에, 하나 이상의 반도체 다이(120)가 리드프레임(100)의 다이 패들(102)에 장착되어 집적 회로를 형성할 수 있다. 트랜스플래시 플래시 메모리 카드 내에 리드프레임(100)이 사용되는 실시예에서, 반도체 다이(120)는 ASIC와 같은 제어 칩(controller chip)과 플래시 메모리 칩(NOR/NAND)을 포함할 수 있다. 그러나, 굴곡형 가장자리를 구비하는 다양한 반도체 패키지 내에 리드프레임(100)이 사용될 수 있고, 리드프레임(100)과 반도체 다이(120)로 형성된 반도체 패키지 내에 다양한 여러 반도체 칩과 부품이 포함될 수 있다는 점을 이해하여야 한다. 하나 이상의 반도체 다이(120)는 유전성 다이 부착 화합물, 필름 또는 테이프의 사용에 의해 공지된 방식으로 리드프레임(100)에 장착 될 수 있다. 다수의 다이를 포함하는 실시예에서, 다이는 공지의 와이어 본드 기술에 의하여 서로 와이어 본딩될 수 있다. 반도체 다이(120)가 리드프레임(100)에 고정되면, 다이는 공지의 와이어 본드 공정으로 와이어(122)(도 7과 도 9)의 사용에 의해 리드프레임 리드(104)에 와이어 본딩될 수 있다.
다수의 집적 회로가 패널(90) 상에 형성되면, 각각의 집적 회로는 도 8과 도 9에 도시된 바와 같이 성형 화합물(124)에 의해 봉입될 수 있다. 성형 화합물(124)은, 예를 들면 일본에 본사를 두고 있는 스미토모 코포레이션(Sumitomo Corp.)과 닛토 덴코 코포레이션(Nitto Denko Corp.)으로부터 입수 가능한 에폭시일 수 있다. 기타 제조업체의 다른 성형 화합물이 고려될 수도 있다. 성형 화합물은 이송 성형(transfer molding) 또는 사출 성형 기술을 포함하는 다양한 공정에 따라 도포되어, 모든 집적 회로를 둘러싸는 봉입체(encapsulation)를 패널(90)에 형성할 수 있다.
그와 같은 공정에서, 패널(90)은 상부와 하부 금형, 또는 금형 캡(mold cap)들을 구비하는 금형 내에 배치될 수 있다. 도 8에 도시된 바와 같이, 굴곡형 슬롯(110)을 에워싸는 리드 프레임의 일부(126)는 성형 화합물이 존재하지 않도록 남겨질 수 있다. 이러한 성형 화합물 패턴은 상부 몰드 캡 내에 거울상 패턴(mirror pattern)을 형성함으로써 달성될 수 있다. 즉, 상부 금형 캡은, 봉입 공정 중에 일부(126)에서 패널(90)과 접촉하는 영역을 구비하는 패턴으로 형성되어, 성형 화합물이 일부(126) 영역에 부착되는 것을 방지한다.
성형 단계 후에, 성형 화합물(124)에 표식(marking)이 부여될 수 있다. 표식 은 예를 들면 각 집적 회로에 대하여 성형 화합물의 표면에 인쇄된 로고 또는 기타 정보일 수 있다. 표식은 예를 들면 제조업체 및/또는 소자 형태를 나타낼 수 있다. 표식 단계는 본 발명에 필수적인 것은 아니며, 대안적 실시예에서는 생략될 수 있다.
도 9의 단면도에 도시된 바와 같이, 리드프레임(100) 2개의 평면에 형성될 수 있다. 접촉 패드(106)를 포함하는 리드프레임(100)의 제1 부분은 봉입된 패키지의 저부(bottom)의 면에 존재할 수 있다. 접촉 패드(106)는, 패키지와 외부 전기 장치 사이의 전기 접속이 가능하도록, 봉입된 패키지 주위의 외부 환경에 노출될 수 있다. 하나 이상의 반도체 소자(120)를 지지하는 리드프레임의 제2 부분은, 소자(120)에 대한 지지체로서 반도체 소자(120)의 하방에 성형 화합물을 제공하도록, 봉입된 패키지의 저부로부터 이격될 수 있다. 대안적 실시예에서, 리드프레임은 봉입된 패키지의 저부 근방에 단일 평면으로 존재할 수 있다는 점을 이해하여야 한다.
봉입과 표식 후에, 패널(90) 내의 집적 회로가 다수의 개별 집적 회로 패키지로 절단됨으로써, 패널(90) 내의 봉입된 집적 회로 각각은 개별화될 수 있다. 본 명세서에 사용된 바와 같이, 절단이라는 용어는, 집적 회로를 개별 집적 회로 패키지로 분리하기 위하여 사용되는 절단, 소잉(sawing), 펀칭 또는 기타 방법을 칭하기 위하여 사용된다. 슬롯(110)은, 직선형 절단부만을 형성하는 소 블레이드(saw blade)의 사용에 의해, 각 리드프레임(100)이 개별화되는 것을 가능하게 하므로 바람직하다. 소잉은, 굴곡형 절단 형상을 달성하기 위해 흔히 사용되는 워터 젯 절 단, 레이저 절단과 같은 다른 절단 방법에 비하여, 일반적으로 비용이 적게 들고 시간이 덜 소요되고 설비를 덜 필요로 한다.
그러나, 대안적 실시예에서, 예를 들면 워터 젯 절단, 레이저 절단, 워터 가이드식 레이저 절단, 건식 미디어 절단, 및 다이아몬드 피복 와이어와 같은 다양한 절단 방법에 의해 리드프레임(100)이 개별화될 수 있다는 점을 이해할 수 있다. 레이저 절단과 함께 물을 사용하여, 효과를 보충하거나 집중하는 데 도움이 되도록 할 수도 있다. 패널로부터의 집적 회로 절단에 관한 추가 설명과 그에 따라 달성되는 형상이, "분리 가능한 주변 카드를 효율적으로 제조하는 방법"이라는 명칭으로 공개된 미국 특허출원 제2004/0259291호에 개시되어 있는데, 이 출원은 본 발명의 출원인에게 양도되었고, 이 출원의 내용 전체가 참조되어 본 명세서에 포함된다. 대안적 실시예에서, 전술한 방법 이외의 공정에 의해 개별화된 집적 회로가 형성될 수 있다는 점을 이해하여야 한다.
본 발명에 따르면, 도 10과 도 11에 도시된 절단 기준선 또는 절단선(140)을 따라 형성된 절단부에 의해 각각의 집적 회로가 개별화될 수 있다. 도 12는 개별화된 집적 회로 패키지(142)의 평면도이며, 직선형 절단선(140)을 따라 절단된 후에 패키지(142)와 리드프레임 패널(90)로부터 분리된 리드프레임 단편(斷片)(144)이 함께 도시되어 있다. 도 12에 도시된 바와 같이, 절단부는 직선형 절단선(140)만에 의해 형성되었지만, 굴곡형 슬롯(110)은 완성된 패키지(142)가 굴곡형 가장자리를 구비하는 것을 가능하게 한다. 슬롯(110)은, 완성된 패키지가 의도된 어떠한 굴곡 형상이라도 구비할 수 있도록 하는 다양한 구성으로 제공될 수 있다. 특히, 하나 이상의 직선형 절단선(140)과 교차하는 적어도 두 점을 구비하는 슬롯을 사용하여, 어떠한 굴곡 형상이라도 달성할 수 있다.
도 10 내지 도 12의 실시예에서, 반도체 패키지(142)는 트랜스플래시 플래시 메모리 카드일 수 있다. 본 발명의 배경 기술에서 논의된 바와 같이, 트랜스플래시 메모리 카드는 둥근 모서리부, 노치(40, 종래 기술 도 3과 4) 및 리세스부(recessed section)(42)를 포함한다. 본 발명의 구성에 의하면, 완성된 반도체 패키지(142) 내의 모든 굴곡형 가장자리는 슬롯(110)에 의하여 리드프레임(100)과 패키지(142) 내에 한정될 수 있다. 따라서, 예를 들면, 완성된 패키지(142) 내의 노치(150)(도 12)는 슬롯(110a)(도 11; 도면부호 110a, 110b 및 110c의 슬롯은 도면부호 110의 슬롯의 구체적인 예)에 의하여 한정될 수 있다. 각진 리세스부(152)와 우측의 둥근 모서리부(154)는 슬롯(110b)에 의하여 리드프레임(100)과 패키지(142) 상에 한정된다. 그리고 나머지 둥근 모서리부(156)는 슬롯(110c)에 의하여 리드프레임과 패키지 내에 한정된다. 슬롯(110)에 의해 한정된 리드프레임(100)의 가장자리는, 절단선(140)을 따라 절단이 이루어졌을 때에, 리드프레임(100)과 패키지(142)의 외측 가장자리의 일부를 형성한다.
슬롯(110)은 식각이나 스탬핑(stamping) 방법으로 형성 가능한 소정의 폭을 구비할 수 있고, 예를 들면 폭이 50㎛ 이상일 수 있다. 슬롯(110)은 직선형 절단선(140) 상에 놓이지 않는 영역 내에서 리드프레임(100)의 둘레 주위로 연장될 수 있다. 그러나, 여러 실시예에서 하나 이상의 슬롯이 절단선(140)의 일부를 따라 존재할 수 있다. 또한, 전술한 실시예에서, 절단선(140)은 장방형 풋프린트를 구비하 고, 패키지(142) 내의 모든 굴곡형 가장자리는 슬롯(110)에 의해 형성된다. 그러나, 대안적 실시예에서, 패키지(142) 내의 굴곡형 가장자리의 일부는 슬롯(110)에 의해 형성될 수 있고, 패키지(142) 내의 굴곡형 가장자리의 다른 부분은 리드프레임(110)을 지나는 절단, 예를 들면 워터 젯 절단, 레이저 절단, 워터 가이드식 레이저 절단, 건식 미디어 절단 또는 굴곡형 절단부를 제조하기 위한 다른 방법의 절단에 의해 형성될 수 있다.
각 슬롯(110)은 2개의 대략 평행한 가장자리, 즉 내측 가장자리와 외측 가장자리에 의해 한정되는 것으로 설명되었다. 내측 가장자리는 완성된 패키지(142)의 외측 가장자리의 일부를 형성한다. 외측 가장자리는 완성된 패키지(142)의 외측 가장자리의 일부를 형성하지 않는다. 대안적 실시예에서 슬롯(110)의 내측 및 외측 가장자리는 서로 평행할 필요가 없다는 점을 이해하여야 한다. 예를 들면, 도 13과 도 14는 슬롯(110)이 단순히 절제부(cutout section)(146)인 실시예를 나타낸다. 절제부(146)의 내측 가장자리는 전술한 실시예의 경우와 동일하다(즉, 굴곡형 부분에서 단순히 패키지의 외측 둘레이다). 따라서, 도 14에 도시된 바와 같이 그리고 전술한 바와 같이, 절단선(140)을 따라 절단되면, 개별화된 반도체 패키지(142)의 완성된 형상은 전술한 바와 같다.
본 발명의 다른 실시예가 도 15에 도시되어 있다. 도 15에 도시된 바와 같이, 슬롯(110)은 실질적으로 리드 프레임(100)과 봉입된 반도체 패키지(142)의 전체 둘레를 따라 연장된다. 도 15의 실시예에서, 리드프레임(100)은 패키지의 둘레를 따라 이격된 위치에서 다수의 타이 바(tie bar)(160)에 의해 패널(90)에 연결된 다. 도 15에 도시된 리드프레임(100)은, 패널(90)로부터 리드프레임을 펀칭함으로써 리드프레임(100)이 개별화되는 실시예에 매우 적합하다. 즉, 패키지(140)는 타이 바(160)를 펀칭함으로써 개별화될 수 있다. 그러나, 다른 실시예에서, 도 15의 리드프레임은 전술한 소정의 절단 방법에 의해 패널(90)로부터 개별화될 수도 있다.
절단 또는 펀칭에 의해 패키지(142)가 개별화된 후에, 패키지의 가장자리는 거칠 수 있고 그리고/또는 리드프레임으로부터의 금속편(金屬片)이 부착된 채로 잔존할 수 있다. 예를 들면, 도 15의 리드프레임이 펀칭된 후에, 타이 바(160)의 금속편이 잔존할 수 있다. 따라서, 절단 또는 펀칭에 의해 패키지(142)가 분리된 후에, 리드프레임이 절단 또는 펀칭된 후에 남은 금속편 그리고/또는 거친 가장자리를 매끈하게 하기 위하여 버 제거 공정이 실시될 수 있다. 버 제거 공정은 레이저, 워터 젯 또는 완성된 패키지(142)의 가장자리를 매끈하게 하기 위한 기타 공지의 장치에 의해 실시될 수 있다.
트랜스플래시 메모리 카드와 관련하여 본 발명의 실시예가 설명되었으나, 본 발명은 하나 이상의 굴곡형 가장자리를 구비한 다양한 기타 반도체 소자, 예를 들면 SD 카드와 마이크로 SD 카드를 포함하는 반도체 소자에 대하여 사용될 수 있다는 점을 이해하여야 한다.
전술한 본 발명의 상세한 설명은 예시와 설명을 목적으로 제시되었다. 이러한 상세한 설명은 본 발명의 모든 형태를 기재하기 위한 것이 아니며, 개시된 내용과 동일한 형태로 본 발명을 제한하기 위한 것도 아니다. 전술한 개시 내용에 기초 하여 다양한 변경 실시예와 변형 실시예가 가능하다. 기재된 실시예는 본 발명의 원리와 실용적인 용도를 최적으로 설명하기 위하여 선택되었으며, 그에 따라 당업자가 본 발명의 다양한 실시예를 활용하고 특정 용도를 고려하여 그에 적합하도록 다양하게 변경하여 활용할 수 있도록 하기 위하여 선택되었다. 본 발명의 범위는 첨부된 청구범위에 의해 한정되어야 한다.

Claims (16)

  1. 다수의 리드프레임을 포함하는 리드프레임 패널로부터 형성되는 반도체 패키지용 리드프레임에 있어서,
    리드프레임 내에 형성된 하나 이상의 굴곡형 슬롯을 포함하며,
    상기 하나 이상의 굴곡형 슬롯의 하나의 굴곡형 슬롯은,
    리드프레임 패널로부터 개별화 시에 리드프레임이 절단될 직선형 가장자리에 대응하는 제1 기준선(reference line) 상에 위치하는 제1 단부와,
    리드프레임 패널로부터 개별화 시에 리드프레임이 절단될 직선형 가장자리에 대응하는 제2 기준선 상에 위치하는 제2 단부를 구비하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  2. 제1항에 있어서,
    제1 기준선과 제2 기준선은, 리드프레임 패널로부터 개별화 시에, 리드프레임이 절단될 동일한 직선형 가장자리에 대응하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  3. 제1항에 있어서,
    제1 기준선과 제2 기준선은, 리드프레임 패널로부터 개별화 시에, 리드프레임이 절단될 서로 다른 직선형 가장자리에 대응하는 것을 특징으로 하는 반도체 패 키지용 리드프레임.
  4. 제1항에 있어서,
    제1 기준선, 슬롯 및 제2 기준선은 함께 반도체 패키지의 인접한 가장자리들을 한정하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  5. 제1항에 있어서,
    슬롯은 반도체 패키지의 모서리부를 한정하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  6. 제1항에 있어서,
    제1 기준선은, 제1 기준선과 제2 기준선 사이의 반도체 패키지의 둥근 모서리부에 위치하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  7. 제1항에 있어서,
    슬롯은 반도체 패키지의 외측 가장자리 내에 노치를 한정하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  8. 제1항에 있어서,
    슬롯은 반도체 패키지의 외측 가장자리 내에 리세스부를 한정하는 것을 특징 으로 하는 반도체 패키지용 리드프레임.
  9. 제1항에 있어서,
    리드프레임은 트랜스플래시 플래시 메모리 소자 내에 사용 가능하고, 하나 이상의 슬롯은 상기 소자의 굴곡형 가장자리를 한정하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  10. 봉입된 반도체 패키지를 제조하는 방법에 있어서,
    (a) 반도체 패키지의 외측 가장자리 형상의 리드프레임의 구획부(portion) 주위에 연장된 슬롯을 구비하는 리드프레임을 형성하는 단계로서, 상기 구획부는 이산된 지점들(discrete points)에서 상기 구획부를 둘러싸는 리드프레임에 연결되도록 구성되는 단계,
    (b) 슬롯에 의해 한정된 리드프레임의 구획부에 반도체 다이를 부착하는 단계,
    (c) 슬롯에 의해 한정된 리드프레임의 구획부를 성형 화합물 내에 봉입하는 단계, 및
    (d) 리드프레임으로부터 반도체 패키지를 개별화하기 위하여, 이산된 지점들을 절단하는 단계를
    포함하는 것을 특징으로 하는 봉입된 반도체 패키지 제조 방법.
  11. 제10항에 있어서,
    리드프레임으로부터 반도체 패키지를 개별화하기 위하여, 이산된 지점들을 절단하는 상기 단계 (d)는 리드프레임으로부터 반도체 패키지를 펀칭하는 단계를 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
  12. 제10항에 있어서,
    리드프레임의 구획부 주위에 연장된 슬롯을 구비하는 리드프레임을 형성하는 상기 단계 (a)는 리드프레임 내에 슬롯을 식각하는 단계를 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
  13. 제10항에 있어서,
    리드프레임의 구획부 주위에 연장된 슬롯을 구비하는 리드프레임을 형성하는 상기 단계 (a)는 리드프레임 내에 슬롯을 스탬핑하는 단계를 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
  14. 제10항에 있어서,
    리드프레임의 구획부 주위에 연장된 슬롯을 구비하는 리드프레임을 형성하는 상기 단계 (a)는 트랜스플래시 플래시 메모리 소자의 외측 가장자리의 형상의 슬롯을 형성하는 단계를 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
  15. 제10항에 있어서,
    리드프레임의 구획부 주위에 연장된 슬롯을 구비하는 리드프레임을 형성하는 상기 단계 (a)는 시큐어 디지털 플래시 메모리 소자의 외측 가장자리의 형상의 슬롯을 형성하는 단계를 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
  16. 제10항에 있어서,
    리드프레임으로부터 반도체 패키지를 개별화한 후에, 반도체 패키지를 버 제거(deburring) 처리하는 단계를 또한 포함하는 것을 특징으로 하는 봉입된 반도체 패키지용 리드프레임.
KR1020087018744A 2005-12-29 2006-12-27 리드프레임 기반 플래시 메모리 카드 KR101015268B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/321,350 2005-12-29
US11/321,350 US7488620B2 (en) 2005-12-29 2005-12-29 Method of fabricating leadframe based flash memory cards including singulation by straight line cuts

Publications (2)

Publication Number Publication Date
KR20080085902A true KR20080085902A (ko) 2008-09-24
KR101015268B1 KR101015268B1 (ko) 2011-02-18

Family

ID=38171274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018744A KR101015268B1 (ko) 2005-12-29 2006-12-27 리드프레임 기반 플래시 메모리 카드

Country Status (6)

Country Link
US (2) US7488620B2 (ko)
EP (1) EP1969628A2 (ko)
KR (1) KR101015268B1 (ko)
CN (3) CN103035606B (ko)
TW (1) TWI335656B (ko)
WO (1) WO2007079125A2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185694A1 (en) * 1999-08-04 2008-08-07 Super Talent Electronics, Inc. Processes of Manufacturing Portable Electronic Storage Devices Utilizing Lead Frame Connectors
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US20070152071A1 (en) * 2006-01-05 2007-07-05 En-Min Jow Package method for flash memory card and structure thereof
US20070164120A1 (en) * 2006-01-19 2007-07-19 En-Min Jow Forming method of Micro SD card
JP4945682B2 (ja) * 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法
JP5337110B2 (ja) * 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
US8446728B1 (en) * 2011-01-03 2013-05-21 Wade S. McDonald Flash memory card carrier
US8575739B2 (en) * 2011-05-06 2013-11-05 Sandisk Technologies Inc. Col-based semiconductor package including electrical connections through a single layer leadframe
DE102011106104B4 (de) * 2011-06-09 2014-04-10 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen bestückter Leiterplatten
TWI508268B (zh) * 2011-07-13 2015-11-11 Powertech Technology Inc 無基板之快閃記憶卡之製造方法
JP2013025540A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
US8368192B1 (en) * 2011-09-16 2013-02-05 Powertech Technology, Inc. Multi-chip memory package with a small substrate
US20130069223A1 (en) * 2011-09-16 2013-03-21 Hui-Chang Chen Flash memory card without a substrate and its fabrication method
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
KR102284654B1 (ko) 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
US10157678B2 (en) 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card
KR102420587B1 (ko) 2014-08-12 2022-07-14 삼성전자주식회사 메모리 카드
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
US20180088628A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Leadframe for surface mounted contact fingers
US10366946B2 (en) 2017-10-30 2019-07-30 Infineon Technologies Ag Connection member with bulk body and electrically and thermally conductive coating
WO2019138260A1 (en) * 2018-01-12 2019-07-18 Linxens Holding Method for manufacturing a sim card and sim card
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
KR100309161B1 (ko) * 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
IT1320025B1 (it) 2000-04-10 2003-11-12 Viasystems S R L Supporto del tipo a circuito stampato per circuiti elettroniciintegrati, procedimento per la sua fabbricazione, e componente
KR20020007877A (ko) 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 부재
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US6933592B2 (en) * 2003-12-19 2005-08-23 Global Advanced Packaging Technology H.K. Limited Substrate structure capable of reducing package singular stress
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
US7488620B2 (en) 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts

Also Published As

Publication number Publication date
KR101015268B1 (ko) 2011-02-18
US7488620B2 (en) 2009-02-10
US20090134502A1 (en) 2009-05-28
CN101847584B (zh) 2012-10-03
CN101847584A (zh) 2010-09-29
US20070155046A1 (en) 2007-07-05
WO2007079125A2 (en) 2007-07-12
US7795715B2 (en) 2010-09-14
CN103035606B (zh) 2016-01-06
EP1969628A2 (en) 2008-09-17
WO2007079125A3 (en) 2007-10-04
CN101351883A (zh) 2009-01-21
CN103035606A (zh) 2013-04-10
TWI335656B (en) 2011-01-01
TW200735316A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
KR101015268B1 (ko) 리드프레임 기반 플래시 메모리 카드
US7485501B2 (en) Method of manufacturing flash memory cards
US6611047B2 (en) Semiconductor package with singulation crease
US6211461B1 (en) Chip size package and method of fabricating the same
EP2622635B1 (en) Singulation of ic packages
US8513785B2 (en) Method of manufacturing a semiconductor device
US20050116321A1 (en) Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US20040159918A1 (en) Lead frame for semiconductor package
US20080311705A1 (en) Lead frame and method for fabricating semiconductor package employing the same
US8153478B2 (en) Method for manufacturing integrated circuit package system with under paddle leadfingers
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
US20230402355A1 (en) Electronic package with heatsink and manufacturing method therefor
JP4522802B2 (ja) Ｉｃモジュール
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPS6097653A (ja) 半導体装置
KR20000020481A (ko) 패키지 제조방법
JPH07176673A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
KR20020008244A (ko) 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법
KR20000008452A (ko) 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 9