TWI508268B - 無基板之快閃記憶卡之製造方法 - Google Patents

無基板之快閃記憶卡之製造方法 Download PDF

Info

Publication number
TWI508268B
TWI508268B TW103122139A TW103122139A TWI508268B TW I508268 B TWI508268 B TW I508268B TW 103122139 A TW103122139 A TW 103122139A TW 103122139 A TW103122139 A TW 103122139A TW I508268 B TWI508268 B TW I508268B
Authority
TW
Taiwan
Prior art keywords
memory chip
chip device
manufacturing
pads
memory card
Prior art date
Application number
TW103122139A
Other languages
English (en)
Other versions
TW201444062A (zh
Inventor
Hui Chang Chen
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW103122139A priority Critical patent/TWI508268B/zh
Publication of TW201444062A publication Critical patent/TW201444062A/zh
Application granted granted Critical
Publication of TWI508268B publication Critical patent/TWI508268B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

無基板之快閃記憶卡之製造方法
本發明係有關於半導體裝置之封裝技術，特別係有關於一種無基板之快閃記憶卡之製造方法。
習知快閃記憶卡是以一具有線路之玻纖基板作為晶片載體，用以承載記憶體晶片與控制器晶片，再予以封裝在卡片內部。然而，基板之下表面顯露在外部，用以設置接觸指，作為記憶卡對外連接之電性端點。除了有封裝成本較高之問題外，記憶卡在長時間使用下，容易發生基板剝離或磨損之現象。
為了降低成本，有人已提出一種以導線架取代玻纖基板之快閃記憶卡。如我國專利I335656號(即美國專利7,795,715 B2號)「導線架式之快閃記憶卡」揭示，導線架具有用以承載晶片之晶片座、接觸墊以及連接接觸墊之引線，然而接觸墊是直接或以個別連結桿連接到在模封區之外的金屬框架，在製卡之後，接觸墊或連結桿在封膠體之側邊會有切割斷面，不利於快閃記憶卡的使用與濕氣的防護。此外，使用玻纖基板或是導線架都會佔據快閃記憶卡之厚度，這將影響晶片的設置空間。
有鑒於此，本發明之主要目的係在於提供一種無基板之快閃記憶卡之製造方法，適用於在快閃記憶卡內封裝大尺寸之記憶體晶片裝置，並且能解決習知玻 纖基板在記憶卡內的封裝問題，並簡化或省略封裝打線製程。
本發明之次一目的係在於提供一種無基板之快閃記憶卡之製造方法，以具有矽穿孔與兩面重配置線路層之記憶體晶片裝置承載控制器晶片並直接設置接觸指，能省略習知記憶卡內基板，進而加快封裝效率，並達到降低成本之效益。本發明的目的及解決其技術問題是採用以下技術方案來實現的。
本發明主要揭示一種無基板之快閃記憶卡之製造方法。首先，提供一記憶體晶片裝置，係具有一主動面與一背面，該主動面上設有複數個銲墊，該記憶體晶片裝置更具有複數個由該主動面貫穿至該背面之矽穿孔。其後，在晶圓等級，設置一第一重配置線路層於該記憶體晶片裝置之該主動面上，以使複數個轉接墊電性連接至該些矽穿孔與該些銲墊。在晶圓等級，設置一第二重配置線路層於該記憶體晶片裝置之該背面上，以電性連接至該些矽穿孔。在晶圓等級，設置複數個接觸指於該記憶體晶片裝置之該背面上並與該第二重配置線路層電性連接。之後，放置該記憶體晶片裝置於一模具載體之一下模具內。在該模具載體之該下模具之承載下，設置一控制器晶片於該記憶體晶片裝置之該主動面上並使該控制器晶片電性連接至該些轉接墊。當該模具載體之上模具合模至該下模具時，形成一封膠體於該模具載體內，同時使該封膠體成為卡片型態並密封該記憶體晶片裝置與該控制器晶片，而露出該些接觸指之一表面。此外，本發明之特徵之一在於，該記憶體晶片裝置之提供步驟以及該第一重配置線路層、該第二重配置線路層與該些接觸指之設置步驟係實施於晶圓等級，而該控制器晶片之設置與電性連接步驟以及該封膠體之形成步驟係實施於在一模具載體之一下模具之 承載下，能加速整體封裝製程，完全達到降低成本的效益。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的製造方法中，該第一重配置線路層係可包含複數個在該主動面上之銲料墊，該製造方法更包含之步驟為：在該模具載體之該下模具之承載下，設置至少一被動元件於該記憶體晶片裝置之該主動面上，並且該被動元件係具有複數個接合至該些銲料墊之電極。
在前述的製造方法中，該記憶體晶片裝置係形成於一晶圓中，在上述設置該第一重配置線路層之步驟之後以及上述設置該第二重配置線路層之步驟之前，該製造方法可更包含一晶背研磨步驟，以使該些矽穿孔之一端露出在該記憶體晶片裝置之該背面。
在前述的製造方法中，上述設置該控制器晶片之步驟係可包含：在該模具載體之該下模具之承載下，打線形成複數個銲線，以使該控制器晶片電性連接至該些轉接墊。
在前述的製造方法中，該模具載體之該下模具係可具有一略大於該記憶體晶片裝置並為記憶卡外形之下模穴。
在前述的製造方法中，可另包含之步驟為：設置至少一間隔凸塊於該記憶體晶片裝置之該背面，以利該封膠體覆蓋該記憶體晶片裝置之該背面。
在前述的製造方法中，該封膠體係可直接覆蓋該第一重配置線路層與該第二重配置線路層。
在前述的製造方法中，該些接觸指係可由銅鎳金鍍層所構成。
在前述的製造方法中，該記憶體晶片裝置係可更具有一鄰靠該些銲墊之第一側面以及一鄰靠該些接觸指之第二側面，而該些矽穿孔係位於該第二側面。
在前述的製造方法中，該封膠體係可覆蓋該第一側面與該第二側面。
10‧‧‧晶圓
20‧‧‧研磨裝置
100‧‧‧無基板之快閃記憶卡
110‧‧‧記憶體晶片裝置
110A‧‧‧記憶體晶粒
111‧‧‧主動面
112‧‧‧背面
113‧‧‧銲墊
114‧‧‧矽穿孔
115‧‧‧第一側面
116‧‧‧第二側面
120‧‧‧第一重配置線路層
121‧‧‧轉接墊
122‧‧‧第一線路
123‧‧‧第二線路
124‧‧‧第三線路
125‧‧‧銲料墊
130‧‧‧第二重配置線路層
140‧‧‧接觸指
141‧‧‧表面
150‧‧‧控制器晶片
160‧‧‧封膠體
170‧‧‧被動元件
171‧‧‧電極
172‧‧‧銲料
180‧‧‧間隔凸塊
190‧‧‧銲線
200‧‧‧模具載體
210‧‧‧下模具
211‧‧‧下模穴
220‧‧‧上模具
221‧‧‧上模穴
222‧‧‧注膠孔
230‧‧‧頂針
第1圖：依據本發明之一較佳實施例，一種無基板之快閃記憶卡之截面示意圖。
第2圖：依據本發明之一較佳實施例，在第1圖中快閃記憶卡透視封膠體之上視圖。
第3圖：依據本發明之一較佳實施例，一記憶體晶片裝置之主動面示意圖，用以繪示該快閃記憶卡之第一重配置線層。
第4A至4F圖：依據本發明之一較佳實施例，用以繪示在該快閃記憶卡之製造方法中在晶圓等級之各步驟之元件示意圖。
第5圖：依據本發明之一較佳實施例，用以繪示在該快閃記憶卡之製造方法中所提供之一模具載體之立體示意圖。
第6A至6E圖：依據本發明之一較佳實施例，用以繪示在該快閃記憶卡之製造方法中在該模具載體之一下模具承載下之各步驟之元件示意圖。
第7圖：依據本發明之一較佳實施例，用以繪示該模具載體之上模具合模至該下模具之立體示意圖。
第8圖：依據本發明之一較佳實施例，用以繪示該模具載體之上模具合模至該下模具以供形成 一封膠體之截面示意圖。
第9圖：依據本發明之一變化實施例，另一種無基板之快閃記憶卡之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種無基板之快閃記憶卡舉例說明於第1圖之截面示意圖與第2圖之透視封膠體之上視圖。該無基板之快閃記憶卡100係主要包含一記憶體晶片裝置110、一第一重配置線路層120、一第二重配置線路層130、複數個接觸指140、一控制器晶片150以及一封膠體160。其中，該記憶體晶片裝置110係具有一主動面111與一背面112，該第一重配置線路層120係設置於該記憶體晶片裝置110之該主動面111上，如第3圖所示。
該記憶體晶片裝置110之該主動面111上設有複數個銲墊113。該主動面111係為包含記憶體元件等積體電路之形成表面，該些銲墊113則是積體電路之對外接點，該背面112則為該記憶體晶片裝置110相對於該主動面111之另一表面。該記憶體晶片裝置110更具有複數個由該主動面111貫穿至該背面112之矽穿孔114，該些矽穿孔114係具有電性連接之作用，其內部可形成有導電層或是填入導電材料。在本實施例中，該記 憶體晶片裝置110係為一大面積之記憶體晶片，其主動面111佔約該快閃記憶卡100之接合面之百分七十以上的面積。
而該第一重配置線路層120之設置係使複數個轉接墊121電性連接至該些矽穿孔114與該些銲墊113。在本實施例中，配合參閱第3圖，除了包含該些轉接墊121，該第一重配置線路層120係更包含至少一第一線路122與至少一第二線路123，其中該第一線路122係連接該些轉接墊121至該些矽穿孔114，該第二線路123係連接該些轉接墊121至該些銲墊113。
此外，該第二重配置線路層130係設置於該記憶體晶片裝置110之該背面112上，以電性連接至該些矽穿孔114。該些接觸指140係設置於該記憶體晶片裝置110之該背面112上並與該第二重配置線路層130電性連接。該些接觸指140之厚度應在該第二重配置線路層130之厚度之數倍或數十倍以上，以作為該快閃記憶卡之對外接觸端子。更具體地，該些接觸指140係可由銅鎳金鍍層所構成，即可在晶圓階段中以電鍍方法形成。在不同實施例中，該些接觸指140亦由一導線架之引腳壓焊在該記憶體晶片裝置110之背面112上並與該第二重配置線路層130之結合而形成。
在本實施例中，該記憶體晶片裝置110係可更具有一鄰靠該些銲墊113之第一側面115以及一鄰靠該些接觸指140之第二側面116，而該些矽穿孔114係位於該第二側面116。因此，該些矽穿孔114之設置不會影響該記憶體晶片裝置110本身之積體電路佈局亦不會弱化該記憶體晶片裝置110之結構，此外，該第二重配置線路層130連接在該第二重配置線路層130與該些矽穿孔114之間之長度亦可縮短。
通常該控制器晶片150之尺寸係小於該記憶體晶片裝置110之尺寸而能搭載在該記憶體晶片裝置110之上方。該控制器晶片150係設置於該記憶體晶片裝置110之該主動面111上並電性連接至該些轉接墊121。在本實施例中，可利用複數個打線形成之銲線190電性連接該控制器晶片150之銲墊至該些轉接墊121。在前述的無基板之快閃記憶卡100中，該第一重配置線路層120係可包含複數個在該主動面111上之銲料墊125，而該第一重配置線路層120係可更包含至少一第三線路124，其係連接該些銲料墊125至適當之第一線路122。並且，該快閃記憶卡100係可更包含至少一被動元件170，該被動元件170係設置於該記憶體晶片裝置110之該主動面111上，並且該被動元件170係具有複數個電極171，可藉由銲料172接合至該些銲料墊125上。藉此，整合多種電子零組件在該記憶體晶片裝置110之主動面111上。
該封膠體160係為卡片型態並密封該記憶體晶片裝置110與該控制器晶片150，而露出該些接觸指140之一表面141。在本實施例中，該卡片型態雖為微型保全數位卡(micro SD card)，但不受限定地，該卡片型態亦可為嵌入式記憶體裝置(eMMC)。此外，該封膠體160係可更密封該被動元件170。在一具體結構中，該封膠體160係可覆蓋該記憶體晶片裝置110之該背面112，以有效且完整地密封保護該記憶體晶片裝置110。較佳地，該快閃記憶卡100另可包含至少一間隔凸塊180，係設置於該記憶體晶片裝置110之該背面112，可配合該些接觸指140之位置作匹配設置，避免該記憶體晶片裝置110在黏晶、打線或封膠製程時之傾斜，藉以維持該背面112之填膠厚度為一致。該間隔凸塊180之材質 可為絕緣膠材，例如聚亞醯胺(PI)。在本實施例中，該封膠體160係可直接覆蓋該第一重配置線路層120與該第二重配置線路層130，以節省在晶圓表面之覆蓋材料。
因此，本發明之快閃記憶卡適用於在快閃記憶卡內封裝大尺寸之記憶體晶片裝置，並且能解決習知玻纖基板在記憶卡內的封裝問題，並簡化或省略封裝打線製程。並且，以具有矽穿孔與兩面重配置線路層之記憶體晶片裝置承載控制器晶片並直接設置接觸指，能省略習知記憶卡內基板，進而加快封裝效率，並達到降低成本之效益。
關於上述無基板之快閃記憶卡100之製造方法詳述如下：首先，如第4A與4B圖所示，提供該記憶體晶片裝置110，係具有一主動面111以及一未研磨之背面，該主動面111上設有複數個銲墊113，並且該記憶體晶片裝置110係具有形成於該主動面111之矽穿孔114。在此步驟中，該記憶體晶片裝置110係形成於一晶圓10中。該晶圓10在未晶背研磨之前的厚度可大於該些矽穿孔114之深度。此外，在晶圓等級，利用積體電路技術設置該第一重配置線路層120於該記憶體晶片裝置110之該主動面111上，以使複數個轉接墊121電性連接至該些矽穿孔114與該些銲墊113。
之後，本發明之製造方法係可更包含一晶背研磨步驟。如第4C圖所示，可利用一如磨輪之研磨裝置20研磨該晶圓10之非主動面，藉以減少該晶圓10之厚度，以構成該記憶體晶片裝置110之該背面112，並使該些矽穿孔114之一端露出在該記憶體晶片裝置110之該背面112。故在晶背研磨步驟之前，該些矽穿孔114不需要貫穿在晶圓階段之記憶體晶片裝置110，利用 該晶背研磨步驟達到該記憶體晶片裝置110之該些矽穿孔114由該主動面111貫穿至該背面112之型態。
之後，如第4D圖所示，在晶圓等級，利用積體電路技術設置該第二重配置線路層130於該記憶體晶片裝置110之該背面112上，以電性連接至該些矽穿孔114。
之後，如第4E圖所示，在晶圓等級，設置複數個接觸指140於該記憶體晶片裝置110之該背面112上並與該第二重配置線路層130電性連接。該些接觸指140係可利用晶圓級電鍍方法形成。此外，該間隔凸塊180亦可設置於該記憶體晶片裝置110之該背面112上，但不需要電性連接至該些矽穿孔114。並執行一晶圓切單步驟，使該記憶體晶片裝置110為單體分離，如第4F圖所示。此外，利用該晶圓切單步驟以構成該記憶體晶片裝置110之第一側面115與第二側面116，而該些矽穿孔114係可位於該二側面116，如第3圖所示。以上步驟為實施在晶圓等級之前段封裝製程，該記憶體晶片裝置110係以晶圓型態進行前段封裝作業。
如第5圖所示，提供一模具載體200，係具有一下模具210與一上模具220，用以形成該封膠體160並作為後段封裝製程之晶片載體。該模具載體200之該下模具210係具有一略大於該記憶體晶片裝置110並為記憶卡外形之下模穴211，在模封形成該封膠體之後不需要習知的記憶卡切單與研磨成型等製程步驟。在本實施例中，該上模具220亦具有一上模穴221，形狀對應於該下模穴211。在不同實施例中，當該下模穴211之深度足夠時，該上模具220亦可為一平板模。
如第6A圖所示，放置該記憶體晶片裝置110於該模具載體200之該下模具210內，該記憶體晶片裝 置110之該主動面111係朝向該下模具210之下模穴211之開口。在一較佳的實施例中，由於該第一重配置線路層120係可包含複數個在該主動面111上之銲料墊125，該製造方法可更包含之步驟為：如第6B圖所示，在該模具載體200之該下模具210之承載下，設置至少一被動元件170於該記憶體晶片裝置110之該主動面111上，並且該被動元件170係具有複數個接合至該些銲料墊125之電極171。因此，此一被動元件170之設置步驟符合以該模具載體200之該下模具210進行承載之後段封裝作業。
並且，如第6C圖所示，在該模具載體200之該下模具210之承載下，設置該控制器晶片150於該記憶體晶片裝置110之該主動面111上。上述設置該控制器晶片150之步驟係包含：如第6D圖所示，在該模具載體200之該下模具210之承載下，打線形成複數個銲線190，以使該控制器晶片150電性連接至該些轉接墊121。因此，此一打線連接步驟亦符合以該模具載體200之該下模具210進行承載之後段封裝作業。
如第7及8圖所示，該模具載體200之該上模具220係合模至該下模具210，使該記憶體晶片裝置110、該控制器晶片150與該被動元件170容置在由該下模具210之下模穴211與該上模具220之該上模穴221所構成之模封空間。如第6E圖所示，形成該封膠體160於該模具載體200內，未固化前之該封膠體160填滿該下模具210之下模穴211與該上模具220之該上模穴221，其中未固化前之該封膠體160係可為一具有可熱固化且非導電性之環氧化合物。該封膠體160經固化之後，便使該封膠體160成為卡片型態並密封該記憶體晶片裝置110與該控制器晶片150，而露出該些接觸指140 之一表面141。此外，依模封方式不同，當該封膠體160為轉移注模方式形成時，該上模具220應具有一連通至該上模穴221或該下模穴211之注膠孔222；或者，當該封膠體160為壓縮模封方式形成時，該上模具220可不具有注膠孔。在模封作業之後，可利用複數個頂針230由該下模具210之下模穴211伸出，以頂出該快閃記憶卡100。
因此，本發明所揭示的該快閃記憶卡100之製造方法，其特徵在於，該記憶體晶片裝置110之提供步驟以及該第一重配置線路層120、該第二重配置線路層130與該些接觸指140之設置步驟係實施於晶圓等級，而該控制器晶片150之設置與電性連接步驟以及該封膠體160之形成步驟係實施於在該模具載體200之該下模具210之承載下，故能加速整體封裝製程，完全達到降低成本的效益。
此外，該記憶體晶片裝置110係可為單一顆記憶體晶粒或一晶片堆疊體。在前述實施例中，該記憶體晶片裝置110係為單一顆記憶體晶粒。如第9圖所示，在一變化實施例中，該記憶體晶片裝置110係為由一個由多顆記憶體晶粒110A壓貼構成之晶片堆疊體。每一記憶體晶粒110A之主動面111各設有一第一重配置線路層120，僅需要在非疊置之外露背面112設置該第二重配置線路層130即可，並利用該些矽穿孔114電性連接每一記憶體晶粒110A之第一重配置線路層120至該第二重配置線路層130。此外，該控制器晶片150亦能以覆晶接合方式設置於該些記憶體晶粒110A中非疊置之外露主動面111。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較 佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100‧‧‧無基板之快閃記憶卡
110‧‧‧記憶體晶片裝置
111‧‧‧主動面
113‧‧‧銲墊
114‧‧‧矽穿孔
115‧‧‧第一側面
116‧‧‧第二側面
120‧‧‧第一重配置線路層
121‧‧‧轉接墊
122‧‧‧第一線路
123‧‧‧第二線路
124‧‧‧第三線路
125‧‧‧銲料墊
140‧‧‧接觸指
150‧‧‧控制器晶片
170‧‧‧被動元件
171‧‧‧電極
190‧‧‧銲線

Claims (10)

  1. 一種無基板之快閃記憶卡之製造方法，包含：提供一記憶體晶片裝置，係具有一主動面與一背面，該主動面上設有複數個銲墊，該記憶體晶片裝置更具有複數個由該主動面貫穿至該背面之矽穿孔；在晶圓等級，設置一第一重配置線路層於該記憶體晶片裝置之該主動面上，以使複數個轉接墊電性連接至該些矽穿孔與該些銲墊；在晶圓等級，設置一第二重配置線路層於該記憶體晶片裝置之該背面上，以電性連接至該些矽穿孔；在晶圓等級，設置複數個接觸指於該記憶體晶片裝置之該背面上並與該第二重配置線路層電性連接；放置該記憶體晶片裝置於一模具載體之一下模具內；在該模具載體之該下模具之承載下，設置一控制器晶片於該記憶體晶片裝置之該主動面上並使該控制器晶片電性連接至該些轉接墊；以及當該模具載體之上模具合模至該下模具時，形成一封膠體於該模具載體內，同時使該封膠體成為卡片型態並密封該記憶體晶片裝置與該控制器晶片，而露出該些接觸指之一表面。
  2. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中該第一重配置線路層係包含複數個在該主動面上之銲料墊，該製造方法更包含之步驟為：在該模具載體之該下模具之承載下，設置至少一被動元件於該記憶體晶片裝置之該主動面上，並且該被動元件係具有複數個接合至該些銲料墊之電極。
  3. 根據申請專利範圍第1項所述之無基板之快閃記憶 卡之製造方法，其中該記憶體晶片裝置係形成於一晶圓中，在上述設置該第一重配置線路層之步驟之後以及上述設置該第二重配置線路層之步驟之前，該製造方法更包含一晶背研磨步驟，以使該些矽穿孔之一端露出在該記憶體晶片裝置之該背面。
  4. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中上述設置該控制器晶片之步驟係包含：在該模具載體之該下模具之承載下，打線形成複數個銲線，以使該控制器晶片電性連接至該些轉接墊。
  5. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中該模具載體之該下模具係具有一略大於該記憶體晶片裝置並為記憶卡外形之下模穴。
  6. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，另包含之步驟為：設置至少一間隔凸塊於該記憶體晶片裝置之該背面，以利該封膠體覆蓋該記憶體晶片裝置之該背面。
  7. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中該封膠體係直接覆蓋該第一重配置線路層與該第二重配置線路層。
  8. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中該些接觸指係由銅鎳金鍍層所構成。
  9. 根據申請專利範圍第1項所述之無基板之快閃記憶卡之製造方法，其中該記憶體晶片裝置係更具有一鄰靠該些銲墊之第一側面以及一鄰靠該些接觸指之第二側面，而該些矽穿孔係位於該第二側面。
  10. 根據申請專利範圍第9項所述之無基板之快閃記憶卡之製造方法，其中該封膠體係覆蓋該第一側面 與該第二側面。
TW103122139A 2011-07-13 2011-07-13 無基板之快閃記憶卡之製造方法 TWI508268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103122139A TWI508268B (zh) 2011-07-13 2011-07-13 無基板之快閃記憶卡之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103122139A TWI508268B (zh) 2011-07-13 2011-07-13 無基板之快閃記憶卡之製造方法

Publications (2)

Publication Number Publication Date
TW201444062A TW201444062A (zh) 2014-11-16
TWI508268B true TWI508268B (zh) 2015-11-11

Family

ID=52423420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122139A TWI508268B (zh) 2011-07-13 2011-07-13 無基板之快閃記憶卡之製造方法

Country Status (1)

Country Link
TW (1) TWI508268B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644206A (en) * 2005-04-14 2006-12-16 Sandisk Corp Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
TW200735316A (en) * 2005-12-29 2007-09-16 Sandisk Corp Leadframe based flash memory cards
TW200832575A (en) * 2006-10-03 2008-08-01 Sandisk Corp Methods of forming a single layer substrate for high capacity memory cards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644206A (en) * 2005-04-14 2006-12-16 Sandisk Corp Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
TW200735316A (en) * 2005-12-29 2007-09-16 Sandisk Corp Leadframe based flash memory cards
TW200832575A (en) * 2006-10-03 2008-08-01 Sandisk Corp Methods of forming a single layer substrate for high capacity memory cards

Also Published As

Publication number Publication date
TW201444062A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
JP3619773B2 (ja) 半導体装置の製造方法
TWI697086B (zh) 晶片封裝結構及其製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI429050B (zh) 堆疊式晶片封裝
TWI395316B (zh) 多晶片模組封裝件
US20070278701A1 (en) Semiconductor package and method for fabricating the same
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
WO2007058074A1 (ja) 両面電極パッケージ及びその製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2013045863A (ja) 半導体装置およびその製造方法
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
CN208767298U (zh) 传感器封装
US20130069223A1 (en) Flash memory card without a substrate and its fabrication method
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
TWI469326B (zh) 無基板之快閃記憶卡及其製造方法
TW201308548A (zh) 小基板多晶片記憶體封裝構造
TWI508268B (zh) 無基板之快閃記憶卡之製造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JP4979661B2 (ja) 半導体装置の製造方法
TWI390701B (zh) 免用基板與接針之半導體封裝構造及其製程
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
US7635642B2 (en) Integrated circuit package and method for producing it
US20120168929A1 (en) Low cost thermally enhanced hybrid bga and method of manufacturing the same
JP5587464B2 (ja) 半導体装置の製造方法