JP5870681B2 - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents
半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5870681B2 JP5870681B2 JP2011283033A JP2011283033A JP5870681B2 JP 5870681 B2 JP5870681 B2 JP 5870681B2 JP 2011283033 A JP2011283033 A JP 2011283033A JP 2011283033 A JP2011283033 A JP 2011283033A JP 5870681 B2 JP5870681 B2 JP 5870681B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thin
- lead frame
- lead
- thin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを下面側から見た平面図であり、図2は、同実施形態に係るリードフレームを示す、図1におけるA−A線切断端面図であり、図3は、同実施形態におけるリード部のみの概略構成を示す斜視図であり、図4は、同実施形態におけるリード部の概略構成を示す部分拡大平面図である。
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図5(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
本発明の一実施形態における半導体装置の製造方法について説明する。
図6(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す断面図であり、図7は、本発明の一実施形態における製造方法により製造された半導体装置を示す平面図である。なお、図7において、半導体装置の構成の理解を容易にするために、後述する封止樹脂を省略している。
導電性基材(厚さ:200μm,縦500mm×横540mm,材質:EFTEC64T)を用意し、その両面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを用いて露光・現像することで、当該基材の両面のそれぞれに、レジストパターンを形成した。
2…半導体素子搭載部
21…第1の肉厚部
22…第1の肉薄部
3…リード部
31…第2の肉厚部
32…第2の肉薄部
Claims (4)
- 半導体装置を製造するために用いられるリードフレームであって、
上面に半導体素子が搭載される半導体素子搭載部と、
先端部が前記半導体素子搭載部に対向するようにして、当該半導体素子搭載部の周囲に設けられてなる複数のリード部と
を備え、
前記半導体素子搭載部は、第1の肉厚部と、当該半導体素子搭載部の周縁において下面側から切り欠かれてなり、当該第1の肉厚部よりも薄い厚さを有し、前記半導体素子と電気的に接続され得る第1の肉薄部とを含み、
前記各リード部は、第2の肉厚部と、前記先端部側において下面側から切り欠かれてなり、当該第2の肉厚部よりも薄い厚さを有し、前記半導体素子と電気的に接続され得る第2の肉薄部とを含み、
前記第2の肉薄部は、前記半導体素子搭載部の略中心に向かうようにして延在し、
前記第2の肉薄部の前記先端部の幅は、当該先端部に対向する端部の幅よりも小さく、
前記第2の肉薄部の前記先端部に対向する端部の幅は、当該端部における前記第2の肉厚部の幅よりも大きいことを特徴とするリードフレーム。 - 前記第1に肉薄部と前記第2の肉薄部とは、略同一の厚さを有することを特徴とする請求項1に記載のリードフレーム。
- 前記第2の肉厚部を構成する壁部のうち、前記リード部の先端部側に位置し、かつ厚さ方向に略平行な壁部を含む平面と、前記第1の肉厚部を構成する壁部のうち、前記平面に対向する壁部とが、1mm以上離隔していることを特徴とする請求項1又は2に記載のリードフレーム。
- 請求項1〜3のいずれかに記載のリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記第1の肉薄部及び前記第2の肉薄部のそれぞれとを接続するワイヤの一端部を、前記第1の肉薄部及び前記第2の肉薄部の下面側から加熱しながら、前記第1の肉薄部の上面及び前記第2の肉薄部の上面のそれぞれに接続する接続工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283033A JP5870681B2 (ja) | 2011-12-26 | 2011-12-26 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283033A JP5870681B2 (ja) | 2011-12-26 | 2011-12-26 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135025A JP2013135025A (ja) | 2013-07-08 |
JP5870681B2 true JP5870681B2 (ja) | 2016-03-01 |
Family
ID=48911545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011283033A Active JP5870681B2 (ja) | 2011-12-26 | 2011-12-26 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5870681B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM531057U (zh) * | 2016-08-09 | 2016-10-21 | Chang Wah Technology Co Ltd | 預成形封裝導線架 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004022725A (ja) * | 2002-06-14 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
JP2004146488A (ja) * | 2002-10-23 | 2004-05-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005109007A (ja) * | 2003-09-29 | 2005-04-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006332708A (ja) * | 2006-09-04 | 2006-12-07 | Hitachi Ltd | 半導体装置 |
US8362598B2 (en) * | 2009-08-26 | 2013-01-29 | Amkor Technology Inc | Semiconductor device with electromagnetic interference shielding |
-
2011
- 2011-12-26 JP JP2011283033A patent/JP5870681B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013135025A (ja) | 2013-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4091050B2 (ja) | 半導体装置の製造方法 | |
TW201725675A (zh) | 引線架及其製造方法、半導體裝置 | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6967190B2 (ja) | リードフレーム | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7486065B1 (ja) | リードフレーム及びその製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
WO2024106469A1 (ja) | リードフレーム及びその製造方法 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5870681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |