JP7004259B2 - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP7004259B2 JP7004259B2 JP2018177958A JP2018177958A JP7004259B2 JP 7004259 B2 JP7004259 B2 JP 7004259B2 JP 2018177958 A JP2018177958 A JP 2018177958A JP 2018177958 A JP2018177958 A JP 2018177958A JP 7004259 B2 JP7004259 B2 JP 7004259B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- lead frame
- external connection
- terminal
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 100
- 238000005520 cutting process Methods 0.000 claims description 93
- 238000005530 etching Methods 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 37
- 229910000679 solder Inorganic materials 0.000 description 86
- 238000007747 plating Methods 0.000 description 26
- 239000011347 resin Substances 0.000 description 26
- 229920005989 resin Polymers 0.000 description 26
- 238000010586 diagram Methods 0.000 description 18
- 230000007547 defect Effects 0.000 description 16
- 238000007689 inspection Methods 0.000 description 14
- 230000000740 bleeding effect Effects 0.000 description 13
- 238000011179 visual inspection Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 3
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
しかし、外部接続用端子となる端子部の切断位置に凹部を形成したリードフレームには、目視検査による作業者の負担や、検査時間を軽減するために、外部接続用端子の切断面からの半田のはみ出し量を増やす必要があることが判明した。
まず、本件発明者は、半導体パッケージの半田接続部分を目視可能にするための従来技術である特許文献1に記載の技術について検討・考察した。
特許文献1に記載の技術について図7を用いて説明する。図7中、(a)は半導体パッケージに用いるリードフレームの外部機器と接続する側からみた図、(b)は(a)のリードフレームを用いて組み立てた半導体パッケージにおける(a)のA-A断面図、(c)は(b)の半導体パッケージの外部接続用端子を外部機器に半田接続した状態を示す断面図、(d)は(a)のリードフレームにおける外部接続用端子となる端子部を示すB-B断面図である。
そして、リードフレームのパッド部52に半導体素子60を搭載し、リードにおける半導体素子60搭載側の内部接続端子となる端子部と半導体素子60とをボンディングワイヤ61で接続し、半導体素子搭載側を樹脂70で封止した状態の半導体パッケージを切断位置に沿って切断することによって、図7(b)に示すように、個々に切断された半導体パッケージの裏面に露出するリードの外部接続用端子51に、端縁部にかけて空間部51aが設けられる。
このように形成された半導体パッケージは、図7(c)に示すように、外部機器80の端子81に半田接続した状態では、半田90は外部接続用端子51の裏面から端縁部にかけて形成されている空間部51aに介在する。このため、半導体パッケージの側面に露出した外部接続用端子51の半田接続部分を目視確認でき、半導体パッケージの外部機器80との半田接続状態の良・不良を目視検査できる。
即ち、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部51にリードを横断する溝51bを形成すると、外部接続用端子となる端子部51は、切断位置において、図7(d)に示すようにリードの幅方向が全体にわたり薄肉状に形成される。一般に、リードフレームの半導体素子搭載側を樹脂封止する際には、リードフレームの裏面の溝に樹脂が入り込まないようにするためにリードフレームの裏面には、シート状のテープを貼り付ける。しかし、図7に記載の技術では、リードの幅方向に沿う溝51bの外側部分にはシート状のテープと密着する面が存在しないため、リードの幅方向に沿う溝51bの外側部分はシート状のテープから離れてしまう。ここで、シート状のテープを溝51bの面に密着させようとしても、シート状のテープが大きく変形することになり、溝51bに完全に密着させることが難しく、シート状のテープと溝51bの面とに隙間が生じ易い。その結果、樹脂封止する際にシート状のテープと溝51bの面との隙間から樹脂が回り込んで、端子部51の溝51bに樹脂が入り込み、半田接続部分を目視検査可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
図8のリードフレームは、夫々の外部接続用端子となる端子部11における、ダムバー13近傍の個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、外部接続用端子となる端子部11の幅(図8(a)において、破線の位置で切断されることによって露出する領域の幅)に応じて形成された所定の開口形状を有する凹部11b’が形成されている。
凹部11b’は、周囲を外部接続用端子となる端子部11及びダムバー13に囲まれている。そして、図8(a)において、破線の位置で切断されることによって半導体パッケージの側面に露出する外部接続用端子11の断面形状(即ち、外部接続用端子11の端縁部11a’の端面形状)は、図8(b)に示すように、門形状に形成されるようになっている。
このため、凹部11b’の周囲の金属材料の面を、シート状のテープに密着させることができ、リードフレームの半導体素子搭載側を樹脂封止する際に、樹脂の凹部11b’への入り込みを防止することができる。
その結果、切断側の端部からその反対側(図8(a)における破線で囲まれた内側の矩形形状の領域の中心側)の端部にかけて一様に半田量が増えると、外部機器への接続の際に切断側とは反対側で半田ブリードを生じて外部接続用端子がショート不良を起こす虞があることが判明した。
そして、凹部11b’への半田付け量を増やすと、半田は凹部11b’の内部の空間領域において一様に増える。
このため、目視検査による作業者の負担や、検査時間を低減できる程度、外部接続用端子となる端子部の切断面からの半田のはみ出し量が増えるように、凹部11b’への半田量を増やした場合、凹部11b’における切断側とは反対側で半田がはみ出して、半田ブリードを生じ、外部接続用端子がショート不良を生じ易くなってしまう。
その結果、本発明のリードフレームを用いて製造した半導体パッケージを、半田を介して外部機器へ接続した際に、凹部の内部の空間領域の半田が切断領域近傍に偏って濡れ広がり、外部接続用端子の切断面での目視検査しうる半田のはみ出し量を増加させることができ、しかも、切断領域とは反対側の領域での半田ブリードが生じ難くなり、外部接続用端子のショート不良を防止することができる。
このようにすれば、第3の領域により、凹部において深さが相対的に深く、幅が相対的に広い、切断領域近傍に形成されている第1の領域からの、深さが相対的に浅く、幅が相対的に狭い、切断領域とは反対側の半導体素子搭載側に形成されている第2の領域への半田の濡れ広がりをより一層抑えることができる。
図1は本発明の第1実施形態に係るリードフレームの要部構成を示す説明図で、(a)は外部機器と接続する側からみた図、(b)は(a)のリードフレームに形成される凹部における開口形状の一例を示す図、(c)は(b)のD-D断面図、(d)は本発明のリードフレームに適用可能な凹部における開口形状の他の例を示す図、(e)は(d)のE-E断面図、(f)は参考例のリードフレームに形成される凹部における開口形状の一例を示す図、(g)は(f)のF-F断面図、(h)は参考例のリードフレームに形成される凹部における開口形状の他の例を示す図、(i)は(h)のG-G断面図、(j)は参考例のリードフレームに形成される凹部における開口形状のさらに他の例を示す図、(k)は(j)のH-H断面図である。図2は図1(a)のリードフレームを多列配列させたブロックの状態の一例を示す図である。図3は図2のリードフレームのブロックを複数個連結させたシートの状態の一例を示す説明図である。図4は図1のリードフレームの製造手順の一例を示す説明図である。図5は図4の製造手順によって製造されたリードフレームを用いた半導体パッケージの製造手順の一例を示す説明図である。
個々のリードフレーム1は、図1(a)に示すように、リードフレーム1の外部機器と接続する側の面における外部接続用端子となる端子部11には、ダムバー13近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、所定の開口形状を有する凹部11bが形成されている。
なお、本実施形態では、ダムバー13を挟んで隣り合うリードフレーム1の外部機器と接続する側の面における外部接続用端子となる端子部11同士の、ダムバー13近傍の、個々のリードフレーム1に切断するための切断領域の内側に及ぶ所定位置に夫々凹部11bが形成された態様となっている。
凹部11bは、外部接続用端子となる端子部11における切断領域近傍から切断領域とは反対側(図1(a)における破線で囲まれた内側の矩形形状の領域の中心側)に向かって、段階的に、深さが浅くなり、幅が狭くなる領域を有して形成されている。
より詳しくは、凹部11bは、例えば、図1(b)、図1(c)に示すように、外部接続用端子となる端子部11における切断領域近傍から切断領域とは反対側に向かって、順に、第1の領域11b-1と、第1の領域11b-1に繋がった第2の領域11b-2を有している。
第1の領域11b-1、第2の領域11b-2は、夫々、開口形状が矩形に形成されている。
第2の領域11b-2の深さは、第1の領域11b-1の深さに比べて浅くなっている。
第2の領域11b-2の幅は、第1の領域11b-1の幅に比べて狭くなっている。
また、第2の領域11b-2の平面視面積は、第1の領域11b-1の平面視面積に比べて小さくなっている。
なお、凹部11bは、図1(b)及び図1(c)に示す例の他に、例えば、図1(d)及び図1(e)に示す例のように形成されていてもよい。
第3の領域11b-3は、開口形状が矩形に形成されている。
第3の領域11b-3の深さは、第1の領域11b-1の深さ、第2の領域11b-2の深さのいずれよりも浅くなっている。
第3の領域11b-3の幅は、第1の領域11b-1の幅、第2の領域11b-2の幅のいずれよりも狭くなっている。
また、第3の領域11b-3の平面視面積は、第1の領域11b-1の平面視面積、第2の領域11b-2の平面視面積のいずれよりも小さくなっている。
その他は、図1(b)及び図1(c)に示した例と略同じである。
第2の領域11b-2の第1の領域11b-1との接続位置では、第1の領域11bと深さ及び幅が同じになっている。
また、第2の領域11b-2は、第1の領域11b-1との接続位置から第1の領域11b-1とは反対側へ向かうにしたがって、連続的に深さが浅くなって傾斜しているとともに幅が狭くなっている。
その他は、図1(b)及び図1(c)に示した例と略同じである。
第2の領域11b-2は、第1の領域11b-1との接続位置から第1の領域11b-1とは反対側へ向かうにしたがって、連続的に深さが浅くなって湾曲している。
その他は、図1(f)及び図1(g)に示した例と略同じである。
まず、銅または銅合金の金属板10をリードフレーム材料として準備する(図4(a)参照)。
次に、金属板10にハーフエッチング加工を施すことで、凹部11bを形成する。詳しくは、金属板10の両面にドライフィルムレジスト等の第1のレジスト層R1を形成する(図4(b)参照)。次いで、金属板10の一方の側の第1のレジスト層R1を露光するとともに、金属板10の他方の面における外部接続用端子となる端子部に対応する位置であって、ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、図1(b)、図1(d)、図1(f)、図1(h)又は図1(j)に示した、外部接続用端子となる端子部における切断領域近傍から切断領域とは反対側に向かって、段階的又は連続的に、幅が狭くなる領域を有する所定の開口形状に対応するパターンが描画されたガラスマスクを用いて、金属板10の他方の側の第1のレジスト層R1を露光し、現像を行い、第1のエッチング用レジストマスク31を形成する(図4(c)参照)。次いで、エッチング液を用いてハーフエッチング加工を施し、金属板10の他方の側に凹部11bを形成する(図4(d)参照)。このとき、ハーフエッチング加工を施すことにより形成される凹部11bの深さは、第1のエッチング用レジストマスク31に形成された開口における夫々の位置での幅に応じた深さになる(例えば、相対的に幅の狭い領域又は位置では、深さが浅く、相対的に幅の広い領域又は位置では深さが深くなる)。次いで、第1のエッチング用レジストマスク31を除去する(図4(e)参照)。
なお、めっき層の表面は、粗化処理を施すのが良い。めっき層の表面を粗化処理する場合、例えば、めっき層の形成をNiめっきで終えて、Niめっき層を粗化めっきで形成しても良い。また、例えば、平滑なNiめっき層を形成した後に、Niめっき層の表面をエッチングにて粗化処理しても良い。また、例えば、めっき層の形成をCuめっきで終えて、Cuめっき層の表面を陽極酸化処理又はエッチングにて粗化処理してもよい。さらに、例えば、粗化めっき層形成後に、順に、Pd/Auめっき層を積層してもよい。
次いで、めっき用レジストマスク32を剥離する(図4(i)参照)。
これにより、本実施形態のリードフレーム1が出来上がる。
また、エッチング加工を施すことによるリードフレーム1の形成時には、リードの中間部分やその他の必要箇所にハーフエッチング加工を施しても良い。
まず、所定の内部接続用端子となる端子部に半田ボール等を介して半導体素子をフリップチップ接続する(図示省略)。
次に、外部機器との接続側にシート状のマスキングテープm1を貼り付け(図5(a)参照)、図示しないモールド金型をセットし、半導体素子搭載側を樹脂21で封止する(図5(b)参照)、このとき、凹部11bは、周囲を外部接続用端子となる端子部11及びダムバー13(ここでは、図1(a)における下側に位置するダムバー13)に囲まれており、裏面側の外部接続用端子となる端子部11及びダムバー13がシート状のマスキングテープm1に密着し、凹部11bの内部は密閉された状態となる。このため、封止樹脂形成時に、凹部11bには、樹脂21が浸入することがなく、凹部11bは、裏面側の外部接続用端子となる端子部11と同様、露出した状態に仕上がる。
次に、マスキングテープm1を除去し(図5(c)参照)、所定の半導体装置40の寸法に切断する(図5(d)参照)。これにより、図1に示した本実施形態のリードフレームを用いた半導体装置40が完成する(図5(e)参照)。
その結果、本実施形態のリードフレームを用いて製造した半導体パッケージ40を、半田を介して外部機器へ接続した際に、凹部11bの内部の空間領域の半田が切断領域近傍に偏って濡れ広がり、外部接続用端子11の切断面での目視検査しうる半田のはみ出し量を増加させることができ、しかも、切断領域とは反対側の領域での半田ブリードが生じ難くなり、外部接続用端子のショート不良を防止することができる。
実施例1
まず、金属板10として、厚さ0.2mmの銅系材料を準備し(図4(a)参照)、両面に第1のレジスト層R1として、ドライフィルムレジストをラミネートした(図4(b)参照)。
次に、金属板10の一方の側の第1のレジスト層R1を露光するとともに、図1(a)~図1(c)に示した開口形状に対応するパターンが描画されたガラスマスクを用いて他方の面に露光を行い、現像して、一方の面を覆い、他方の面における外部接続用端子となる端子部に対応する位置であって、ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、外部接続用端子となる端子部における切断領域近傍から切断領域とは反対側に向かって、第1の開口領域(不図示)と、第1の領域に比べて幅が狭く、面積が小さい第2の開口領域(不図示)とが繋がった所定形状の開口を有し、その他の領域を覆う、第1のエッチング用レジストマスク31を形成した(図4(c)参照)。
なお、第1の開口領域の幅は、外部接続用端子となる端子部の幅の80%程度、第2の開口領域の幅は、外部接続用端子となる端子部の幅の40%程度とした。また、第1の開口領域と第2の開口領域の長さを同程度とし、第2の開口領域の平面視面積が、第1の開口領域の平面視面積の50%程度となるようにした。
次に、金属板10の他方の面側から深さ0.150mmのハーフエッチング加工を施し、金属板10の他方の側に凹部11bを形成した(図4(d)参照)。このとき、ハーフエッチング加工により形成された凹部11bにおける、第1の開口領域に対応する第1の領域の深さは、0.130mm、第2の開口領域に対応する第2の領域の深さは、0.080mmとなった。なお、エッチング液は、塩化第二鉄液を使用した。
次に、第1のエッチング用レジストマスク31を剥離した(図4(e)参照)。
次に、図1(a)~図1(c)に示したリードフレームに対応する所定のパターンが描画されたガラスマスクを用いて両面に露光を行い、現像して、外部接続用端子となる端子部、内部接続端子となる端子部に対応する部位を覆い、それ以外の部位を露出させためっき用レジストマスク32を形成した(図4(g)参照)。次に、めっき用レジストマスク32から露出した部位に、Niを1.0μm、Pdを0.03μm、Auを0.01μmの厚さで順次めっきを施し、めっき層11を形成した(図4(h)参照)。
次に、めっき用レジストマスク32を剥離した(図4(i)参照)。
次に、図1(a)~図1(c)に示したリードフレームに対応する所定のパターンが描画されたガラスマスクを用いて両面に露光を行い、現像して、ダムバー、外部接続用端子となる端子部、内部接続端子となる端子部、その他のリードフレームを構成するリードに対応する部位を覆い、それ以外の部位を露出させた第2のエッチング用レジストマスク33を形成した(図4(k)参照)。
次に、金属板10の両方の面側からエッチング加工を施し、個々のリードフレーム1の領域がダムバー13に連結される多列型リードフレームを、個々のリードフレーム1の領域に切断されたときの外部接続用端子となる端子部の断面形状が門形状となるように形成した(図4(l)参照)。なお、エッチング液は、塩化第二鉄液を使用した。
次に、金属板10に形成した第2のエッチング用のレジストマスク33を除去した(図4(m)参照)。
これにより、実施例1のリードフレーム1を得た。
次に、マスキングテープm1を除去し(図5(c)参照)、所定の半導体パッケージ40の寸法に切断した(図5(d)参照)。これにより、実施例1のリードフレーム1を用いて製造した半導体パッケージ40を得た(図5(e)参照)。
まず、金属板10として、厚さ0.2mmの銅系材料を準備し(図4(a)参照)、両面に第1のレジスト層R1として、ドライフィルムレジストをラミネートした(図4(b)参照)。
次に、金属板10の一方の側の第1のレジスト層R1を露光するとともに、図1(d)、図1(e)に示した開口形状に対応するパターンが描画されたガラスマスクを用いて他方の面に露光を行い、現像して、一方の面を覆い、他方の面における外部接続用端子となる端子部に対応する位置であって、ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、外部接続用端子となる端子部における切断領域近傍から切断領域とは反対側に向かう、第1の開口領域(不図示)と第2の開口領域(不図示)との間に、第1の開口領域と第2の開口領域とに繋がる第3の開口領域(不図示)を有し、第3の開口領域の幅が、第1の開口領域の幅、第2の開口領域の幅のいずれよりも狭く、かつ、第3の開口領域の平面視面積が、第1の開口領域の平面視面積、第2の開口領域の平面視面積のいずれよりも小さい所定形状の開口を有し、その他の領域を覆う、第1のエッチング用レジストマスク31を形成した(図4(c)参照)。
なお、第1の開口領域の幅は、外部接続用端子となる端子部の幅の80%程度、第2の開口領域の幅は、外部接続用端子となる端子部の幅の40%程度、第3の開口領域の幅は、第2の開口領域の幅の90%程度とした。また、第1の開口領域と第2の開口領域の長さを同程度とするとともに、第3の開口領域の長さを第1の開口領域の長さの25%程度とし、第2の開口領域の平面視面積が、第1の開口領域の平面視面積の50%程度、第3の開口領域の平面視面積が、第1の開口領域の平面視面積の10%程度、第2の開口領域の平面視面積の20%程度となるようにした。
次に、第1のエッチング用レジストマスク31を剥離した(図4(e)参照)。
以後、実施例1と略同様の手順及び方法で、実施例2のリードフレーム1を得た(図4(f)~図4(m)参照)。
まず、金属板10として、厚さ0.2mmの銅系材料を準備し(図4(a)参照)、両面に第1のレジスト層R1として、ドライフィルムレジストをラミネートした(図4(b)参照)。
次に、金属板10の一方の側の第1のレジスト層R1を露光するとともに、図8(a)、図8(b)に示した開口形状に対応するパターンが描画されたガラスマスクを用いて他方の面に露光を行い、現像することにより、一方の面を覆い、他方の面における外部接続用端子となる端子部に対応する位置であって、ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、切断面の位置から半導体素子搭載側(図8における中央側)へ向かって、同じ幅で延びた矩形の開口を有し、その他の領域を覆う、第1のエッチング用レジストマスク31を形成し、金属板10の他方の面側から深さ0.150mmのハーフエッチング加工を施し、全領域で深さが同じとなった凹部11b’を形成した。その他は、実施例1と略同様の内容及び手順で、比較例1のリードフレーム1を製造した。
なお、第1のエッチング用レジストマスク31における開口の幅は、外部接続用端子となる端子部の幅の80%程度とした。
また、ハーフエッチング加工により形成された凹部の深さは、全領域にわたって0.130mmとなった。
実施例1、2及び比較例1のリードフレーム1を夫々用いて製造した半導体パッケージ40の試験用サンプルとして、実施例1、2及び比較例1のリードフレーム1に対し、意図的に半導体素子を組み込まずに樹脂で封止して作製した空パッケージを、夫々1000個準備し、夫々の空パッケージの外部接続用端子11をプリント基板80の端子81に、端縁部11aが門形状に形成された、外部接続用端子11の切断面から、目視検査による作業者の負担や、検査時間を低減できる程度、半田が十分にはみ出るように半田の量を調整しながら、半田接続して、プリント基板に装着し、半田ブリードによる外部接続用端子のショート不良の有無を検査した。
試験用サンプルとして、半導体素子を組み込まずに樹脂で封止して作製した空パッケージは、外部接続用端子が電気的に絶縁された状態となっている。このため、空パッケージの外部接続用端子をプリント基板の端子に半田接続させたときに、当該外部接続用端子で半田ブリードが生じない場合、外部接続用端子が絶縁された状態を示す所定値以上の絶縁抵抗値が得られる。これに対し、当該空パッケージに備わるいずれかの外部接続用端子で半田ブリードが生じて、隣接する外部接続用端子と電気的に接続された場合、絶縁不良を示す所定値未満の絶縁抵抗値が得られる。
その結果、実施例1、2のリードフレームの夫々を用いた試験用サンプルの空パッケージでは、外部接続用端子11をプリント基板80の端子81に半田接続した状態での半田ブリードによる外部接続用端子のショート不良はゼロであった。
これに対し、比較例1のリードフレームの夫々を用いた試験用サンプルの空パッケージでは、外部接続用端子11をプリント基板80の端子81に半田接続した状態での半田ブリードによる外部接続用端子のショート不良が16個(発生率1.6%)生じた。
10 金属板
11、51 外部接続用端子となる端子部(または外部接続用端子)
11a 門形状の端縁部
11b、11b’ 凹部
11b-1 第1の領域
11b-2 第2の領域
11b-3 第3の領域
12 めっき層
13 ダムバー
20、60 半導体素子
21、70 封止樹脂
31 第1のエッチング用レジストマスク
32 めっき用レジストマスク
33 第2のエッチング用レジストマスク
40 半導体パッケージ
51a 空間部
51b 溝
52 パッド部
80 外部機器
81 端子
90 半田
m1 マスキングテープ
R1 第1のレジスト層
R2 第2のレジスト層
R3 第3のレジスト層
Claims (4)
- 外部機器と接続する側の面及び側面に露出する外部接続用端子を複数備えた、半導体パッケージの製造に用いられるリードフレームであって、
個々のリードフレームがダムバーに接続されて多列配置され、
前記リードフレームの外部機器と接続する側の面における前記外部接続用端子となる端子部には、前記ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、所定の開口形状を有する凹部が形成され、
前記凹部が、前記外部接続用端子となる端子部における切断領域近傍から前記切断領域とは反対側に向かって、段階的に、深さが浅くなり、幅が狭くなる領域を有していることを特徴とするリードフレーム。 - 前記凹部が、前記外部接続用端子となる端子部における切断領域近傍から前記切断領域とは反対側に向かって、順に、第1の領域と、前記第1の領域に繋がる第2の領域を有し、
前記第2の領域の深さが、前記第1の領域の深さに比べて浅く、
前記第2の領域の幅が、前記第1の領域の幅に比べて狭く、かつ、
前記第2の領域の平面視面積が、前記第1の領域の平面視面積に比べて小さいことを特徴とする請求項1に記載のリードフレーム。 - 前記凹部が、前記第1の領域と前記第2の領域との間に、該第1の領域と該第2の領域とに繋がる第3の領域を有し、
前記第3の領域の深さが、前記第1の領域の深さ、前記第2の領域の深さのいずれよりも浅く、
前記第3の領域の幅が、前記第1の領域の幅、前記第2の領域の幅のいずれよりも狭く、かつ、
前記第3の領域の平面視面積が、前記第1の領域の平面視面積、前記第2の領域の平面視面積のいずれよりも小さいことを特徴とする請求項2に記載のリードフレーム。 - 外部機器と接続する側の面及び側面に露出する外部接続用端子を複数備え、個々のリードフレームがダムバーに接続されて多列配置された、半導体パッケージの製造に用いられるリードフレームの製造方法であって、
金属板の一方の面に、全面を覆う第1のエッチング用のレジストマスクを形成するとともに、該金属板の他方の面における前記外部接続用端子となる端子部に対応する位置であって、前記ダムバー近傍の、個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、前記外部接続用端子となる端子部における切断領域近傍から前記切断領域とは反対側に向かって、段階的又は連続的に、幅が狭くなる開口領域を有する所定形状の開口を備えた第1のエッチング用のレジストマスクを形成する工程と、
前記金属板の他方の面側からハーフエッチングを施し、前記外部接続用端子となる端子部における切断領域近傍から前記切断領域とは反対側に向かって、段階的又は連続的に、深さが浅くなるか又は幅が狭くなる領域を有する凹部を形成する工程と、
前記金属板に形成した前記第1のエッチング用のレジストマスクを除去する工程と、
前記金属板の両面に前記ダムバー、前記外部接続用端子となる端子部、その他のリードフレームを構成するリードに対応する位置を覆う第2のエッチング用のレジストマスクを形成する工程と、
前記金属板の両方の面側からエッチングを施し、個々のリードフレーム領域が前記ダムバーに連結される多列型リードフレームを、個々のリードフレーム領域に切断されたときの前記外部接続用端子となる端子部の断面形状が門形状となるように形成する工程と、
前記金属板に形成した前記第2のエッチング用のレジストマスクを除去する工程と、
を有することを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018177958A JP7004259B2 (ja) | 2018-09-21 | 2018-09-21 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018177958A JP7004259B2 (ja) | 2018-09-21 | 2018-09-21 | リードフレーム及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020053424A JP2020053424A (ja) | 2020-04-02 |
JP7004259B2 true JP7004259B2 (ja) | 2022-02-04 |
Family
ID=69997690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018177958A Active JP7004259B2 (ja) | 2018-09-21 | 2018-09-21 | リードフレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7004259B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017085141A (ja) | 2012-06-29 | 2017-05-18 | エヌエックスピー ユーエスエイ インコーポレイテッドNXP USA,Inc. | 半導体デバイスパッケージおよび製造方法 |
-
2018
- 2018-09-21 JP JP2018177958A patent/JP7004259B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017085141A (ja) | 2012-06-29 | 2017-05-18 | エヌエックスピー ユーエスエイ インコーポレイテッドNXP USA,Inc. | 半導体デバイスパッケージおよび製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020053424A (ja) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
US11342252B2 (en) | Leadframe leads having fully plated end faces | |
JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
TWI611539B (zh) | 半導體裝置及其製造方法 | |
CN105720034A (zh) | 引线框架、半导体装置 | |
JP7384918B2 (ja) | 側壁メッキ層を有する半導体パッケージ | |
JP7311226B2 (ja) | リードフレーム | |
JP2013239740A (ja) | 半導体装置 | |
TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
JP7546547B2 (ja) | 選択的成形を伴うメッキ用パッケージ化方法 | |
JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
JP2006147622A (ja) | リードフレームの製造方法、リードフレーム | |
JP4982664B2 (ja) | 電子デバイス装置およびその製造方法 | |
JP6083740B2 (ja) | 半導体素子搭載用リードフレームの製造方法 | |
JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
TWI784400B (zh) | 引線框架 | |
JP7509584B2 (ja) | リードフレーム | |
JP7184429B2 (ja) | 半導体素子搭載用基板の製造方法 | |
JP7408885B2 (ja) | リードフレーム | |
TWI842580B (zh) | 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 | |
JP2008235557A (ja) | リードフレームおよび半導体装置 | |
TWI706482B (zh) | 引線框架的製造方法及引線框架 | |
JP2019075483A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7004259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |