JP3146231U - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP3146231U
JP3146231U JP2008006050U JP2008006050U JP3146231U JP 3146231 U JP3146231 U JP 3146231U JP 2008006050 U JP2008006050 U JP 2008006050U JP 2008006050 U JP2008006050 U JP 2008006050U JP 3146231 U JP3146231 U JP 3146231U
Authority
JP
Japan
Prior art keywords
lead frame
chip mounting
mounting portion
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008006050U
Other languages
English (en)
Inventor
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008006050U priority Critical patent/JP3146231U/ja
Application granted granted Critical
Publication of JP3146231U publication Critical patent/JP3146231U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームのチップ搭載部において、リードフレーム加工時の機械的なストレス、または樹脂モールド時の収縮応力等により、リードフレームの反り、樹脂モールドされた製品裏面の反りを防ぎ、溝構造を持った応力に強いリードフレームおよび半導体装置を提供する。
【解決手段】リードフレームおよび半導体装置において、チップ搭載部上に設けられる溝の平面形状を連続した湾曲形状、あるいは、連続したジグザグ形状の溝を形成する。この溝により、曲がり易さをなくし、溝の目的である樹脂密着性、接着材の流れ広がりの防止を確保し、リードフレーム製造時、チップボンディング時、ワイヤーボンディング時や樹脂モールド時に、チップ搭載部はそれぞれの加工応力に耐え得ることが可能である。さらに、ダイパッドにおいて安定した反りのないリードフレームと半導体装置を提供することを可能とする。
【選択図】図１

Description

本考案は、リードフレームおよび半導体装置に関する。
以下、図４、図５を参照して背景技術を説明する。一般的に、半導体装置のリードフレームはリード端子１およびチップ搭載部２からなっている。前記チップ搭載部２の一方の主面にはチップの搭載領域と回路基板搭載領域が設けられており、半導体チップ３と回路基板４がそれぞれ接着材５、６で固着されている。そして、リード端子１と半導体チップ３と回路基板４がそれぞれワイヤー７で結ばれている。さらに、これら全体がモールド樹脂８で覆われている。
このような半導体装置において、チップ搭載部とモールド樹脂の密着性向上のため、又は接着材の流れ広がり等を防ぐための手段として下記特許文献１に記載されているように、チップ搭載部２上に、直線形状の溝１０を1本から複数本設けている。

特開２００２−３１４０３０号公報
しかしながら、上記特許文献１に記載の半導体装置では、溝を直線的なV字断面形状で形成しているために、チップ搭載部がリードフレーム加工時の機械的なストレス、又は樹脂モールドの収縮応力等により、図５に示すように、この溝を起点として折り曲がり変形する。これによりリードフレームの反り、樹脂モールドされた製品裏面の反りが発生するという問題点がある。
本考案は、チップ搭載部に溝が必要な構造のリードフレーム、半導体装置において、溝効果を減ずることなく、これらの問題を解決するリードフレームおよび半導体装置を提供することを目的とするものである。
本考案によるリードフレームは、リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上に設けられる溝の平面形状が、連続した湾曲形状又は間欠的な湾曲形状であることを特徴とする。あるいは、リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上に設けられる溝の平面形状が、連続したジグザグ形状又は間欠的なジグザグ形状であることを特徴とする。
また、本考案による半導体装置は、チップ搭載部を有するリードフレームを備えた半導体装置において、前記チップ搭載部上に設けられる溝の平面形状が、連続した湾曲形状又は間欠的な湾曲形状であることを特徴とする。あるいは、チップ搭載部を有するリードフレームを備えた半導体装置において、前記チップ搭載部上に設けられる溝の平面形状が、連続したジグザグ形状又は間欠的なジグザグ形状であることを特徴とする。
リードフレームはチップ搭載部上に直線形状の溝が形成されている場合、リードフレーム加工時の機械的なストレス、または樹脂モールド時の収縮応力等により、この溝を起点として折り曲がり変形する。これによりリードフレームの反り、樹脂モールドされた製品裏面の反りが発生してしまう。溝の平面形状を連続した湾曲形状又は間欠的な湾曲形状、あるいは、連続したジグザグ形状又は間欠的なジグザグ形状にすることによって、変形を発生させる起点をなくし、溝の目的である樹脂密着性、接着材の流れ広がりの防止を確保しつつ、リードフレーム製造時、チップボンディング時、ワイヤーボンディング時や樹脂モールド時に、チップ搭載部はそれぞれの加工応力に耐え得ることが可能である。
以上のことから、本考案を用いることによって、チップ搭載部において安定した反りのないリードフレームと半導体装置を提供することが可能であり、上述した問題点を解決することができる。
以下、本考案の実施形態として一実施例を図１に基づいて説明する。
図１は実施例の平面図を示したものである。リードフレームはリード端子１およびチップ搭載部２からなっている。前記チップ搭載部２の一方の主面にはチップの搭載領域と回路基板搭載領域が設けられており、半導体チップ３と回路基板４がそれぞれ接着材５、６で固着されている。また、半導体チップ３と回路基板４の間には平面形状が連続した湾曲形状の溝９が形成されている。そして、リード端子１とチップ３と回路基板４がそれぞれワイヤー７で結ばれている。さらに、これら全体がモールド樹脂８で覆われている。
本実施形態では本考案に基づいて、チップ搭載部２上のチップと回路基板の搭載領域間に連続した湾曲形状の溝９が形成されており、これがモールド樹脂との密着性、接着材の流れ広がりの防止として機能する。また、この形状からリードフレーム製造時、チップボンディング時、ワイヤーボンディング時や樹脂モールド時に、チップ搭載部はそれぞれの加工応力に耐え得ることが可能である。
図１の半導体装置を製作するにあたっては、あらかじめチップ搭載部２上のチップと回路基板の搭載領域間に平面形状が連続した湾曲形状の溝９が形成されたリードフレームを用意する。次に、各種接着材を介して、各種チップ等を搭載する。その後、電気配線のワイヤーボンディング、樹脂封止をおこなう。
リードフレームはチップ搭載部の厚みがリード端子の厚みよりも大きいものであっても、同じ厚みのものであっても、本考案の効果が得られる。但し、チップ搭載部の厚みがリード端子の厚みよりも大きいもの場合、チップ搭載部の裏面を放熱フィンとして使用すれば、より大きな効果が得られる。また、溝の断面形状は樹脂密着性のさらなる向上のため、種々の形状が適用できる。例えば、断面V字形状に限らず、U字形状、あり溝形状等を用いることができる。これにより、この形状からリードフレーム製造時、チップボンディング時、ワイヤーボンディング時や樹脂モールド時に、チップ搭載部はそれぞれの加工応力で変形するという問題が解決できる。
また、本考案の第２の実施形態として変形例を図２に示す。図２は平面形状が、連続したジグザグ形状の溝９Aである。このような形状に加工することによっても、加工し易く溝の目的である樹脂密着性、接着材の流れ広がりの防止を確保し、ダイパッド変形について防止することが可能である。
さらに、本考案の第３の実施形態として変形例を図３に示す。図３は平面形状が、短い直線形状の溝９Bを間欠的にジグザグ状に配置したものである。リードフレームの溝成形加工をさらに簡易にしたものであり、前記形態と同じ効果が可能である。図示していないが、間欠的に湾曲形状に配置したものも同じ効果が得られる。
は本考案における半導体装置の要部平面図である。 は本考案のおける第２の実施形態の溝部拡大図である。 は本考案における第３の実施形態の溝部拡大図である。 は従来技術による半導体装置の要部平面図である。 は従来技術による図４の中央部縦方向断面図である。
符号の説明
１、リード端子
２、チップ搭載部
３、半導体チップ
４、回路基板
５、接着材
６、接着材
７、ワイヤー
８、モールド樹脂
９、連続した湾曲形状の溝
９A、連続したジグザグ形状の溝
９B、短い直線形状の溝
１０、直線形状の溝

Claims (4)

  1. リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上に設けられる溝の平面形状が、連続した湾曲形状又は間欠的な湾曲形状であることを特徴とするリードフレーム。
  2. リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上に設けられる溝の平面形状が、連続したジグザグ形状又は間欠的なジグザグ形状であることを特徴とするリードフレーム。
  3. チップ搭載部を有するリードフレームを備えた半導体装置において、前記チップ搭載部上に設けられる溝の平面形状が、連続した湾曲形状又は間欠的な湾曲形状であることを特徴とする半導体装置。
  4. チップ搭載部を有するリードフレームを備えた半導体装置において、前記チップ搭載部上に設けられる溝の平面形状が、連続したジグザグ形状又は間欠的なジグザグ形状であることを特徴とする半導体装置。
JP2008006050U 2008-08-28 2008-08-28 リードフレームおよび半導体装置 Expired - Fee Related JP3146231U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006050U JP3146231U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006050U JP3146231U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Publications (1)

Publication Number Publication Date
JP3146231U true JP3146231U (ja) 2008-11-06

Family

ID=43295947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006050U Expired - Fee Related JP3146231U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP3146231U (ja)

Similar Documents

Publication Publication Date Title
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP4698234B2 (ja) 表面実装型半導体素子
JP6370071B2 (ja) 半導体装置及びその製造方法
JP5762078B2 (ja) リードフレーム
JP6284397B2 (ja) 半導体装置及びその製造方法
US20140327122A1 (en) Micro lead frame structure having reinforcing portions and method
KR20160079652A (ko) 반도체 장치의 제조 방법
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
JP2008041950A (ja) 発光ダイオードパッケージ用プリモールド部品及びその製造方法、並びに発光ダイオードパッケージ
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
JP3999780B2 (ja) リードフレームの製造方法
JP4489791B2 (ja) Ｑｆｎパッケージ
JP2010283252A (ja) 半導体装置およびその製造方法
JP2012033665A (ja) 半導体装置及びその製造方法
JP2009038145A (ja) リード端子型半導体装置
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
JP3146231U (ja) リードフレームおよび半導体装置
JP2006005281A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2015153987A (ja) モールドパッケージ
JP3144633U (ja) リードフレームおよび半導体装置
JP3146236U (ja) リードフレームおよび半導体装置
JP6494465B2 (ja) 半導体装置の製造方法
JP4455166B2 (ja) リードフレーム

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees