JP7156141B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7156141B2
JP7156141B2 JP2019070785A JP2019070785A JP7156141B2 JP 7156141 B2 JP7156141 B2 JP 7156141B2 JP 2019070785 A JP2019070785 A JP 2019070785A JP 2019070785 A JP2019070785 A JP 2019070785A JP 7156141 B2 JP7156141 B2 JP 7156141B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
solder layer
central portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019070785A
Other languages
English (en)
Other versions
JP2020170774A (ja
Inventor
勉 中村
行彦 渡辺
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019070785A priority Critical patent/JP7156141B2/ja
Publication of JP2020170774A publication Critical patent/JP2020170774A/ja
Application granted granted Critical
Publication of JP7156141B2 publication Critical patent/JP7156141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)

Description

本明細書に開示の技術は、半導体モジュールに関する。
特許文献1に開示の半導体モジュールは、リードフレームと、半導体チップと、絶縁樹脂を有する。半導体チップは、リードフレームの表面の一部に対してはんだ層を介して接続されている。絶縁樹脂は、半導体チップの周囲のリードフレームの表面を覆っている。
特開2018-046151号公報
特許文献1のような構造を有する半導体モジュールでは、多くの場合、絶縁樹脂の線膨張係数が、リードフレームの線膨張係数よりも低い。このため、半導体モジュールの温度が上昇すると、リードフレームの膨張率が絶縁樹脂の膨張率よりも大きくなる。その結果、半導体チップとは反対側のリードフレームの表面が凸となるようにリードフレームが反る。リードフレームが反るときに、はんだ層中のはんだが、半導体チップの中央部側に向かって移動する。半導体モジュールが繰り返し発熱すると、はんだ層中ではんだが半導体チップの中央部側に向かって徐々に移動し、半導体チップの中央部においてはんだ層が厚くなる。その結果、半導体チップの中央部がはんだ層によって加圧され、半導体チップの特性に影響を与える。本明細書では、半導体チップの中央部ではんだ層が厚くなることを抑制して、半導体モジュールの信頼性を向上させる技術を提案する。
本明細書が開示する半導体モジュールは、リードフレームと、前記リードフレームの表面の一部に対してはんだ層を介して接続された半導体チップと、前記半導体チップの周囲の前記リードフレームの前記表面を覆うとともに前記リードフレームよりも低い線膨張係数を有する絶縁樹脂、を有する。前記リードフレームが、前記リードフレームの前記表面から突出する凸部を有している。前記凸部が、前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記半導体チップと前記リードフレームが重なる範囲に配置されている。前記凸部が、前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記半導体チップの中央部の周囲に配置されている。前記凸部が、前記はんだ層に覆われている。前記凸部の前記中央部側の第1側面の傾斜角度が、前記凸部の前記第1側面とは反対側に位置する第2側面の傾斜角度よりも大きい。
なお、本明細書において、凸部の側面の傾斜角度は、リードフレームの表面に対する角度を意味する。したがって、凸部の側面がリードフレームの表面に対して垂直である場合には、傾斜角度は90°である。傾斜角度が90°より大きいことは、側面が坂状に傾斜していることを意味し、傾斜角度が90°より小さいことは、側面がオーバーハング状に傾斜していることを意味する。
この半導体モジュールでは、リードフレームが凸部を有している。温度上昇によってリードフレームが反るときに、凸部の第2側面(外側の側面)によってはんだ層中のはんだが半導体チップの中央部側に移動することが抑制される。また、温度低下によってリードフレームの反りが解消されるときには、凸部によってはんだ層中のはんだが外周側へ掻き出される。このとき、凸部の第1側面(中央部側の側面)の傾斜角度が大きいので、半導体チップの中央部側から外周側へはんだ層中のはんだが移動し易い。このように、凸部によってはんだ層中のはんだが半導体チップの中央部に集まることが抑制される。したがって、この半導体モジュールでは、半導体チップの中央部ではんだ層が厚くなることが抑制され、半導体チップの中央部がはんだ層によって加圧されることを抑制することができる。したがって、この構造によれば、半導体モジュールの信頼性を向上させることができる。
実施形態の半導体モジュールの断面図。 凸部の拡大図。 半導体チップとリードフレームの積層方向に沿って見たときの半導体チップの平面図(凸部の配置を示す図)。 温度上昇時の半導体モジュールの断面図。 変形例の凸部の拡大図。 変形例の凸部の拡大図。 変形例の凸部の配置を示す図3に対応する平面図。 変形例の凸部の配置を示す図3に対応する平面図。 変形例の凸部の配置を示す図3に対応する平面図。 変形例の凸部の配置を示す図3に対応する平面図。
図1に示す実施形態の半導体モジュール10は、半導体チップ40と、金属ブロック30と、リードフレーム20と、リードフレーム50と、絶縁樹脂60を有している。
半導体チップ40は、半導体基板40bと、上部電極40aと、下部電極40cを有している。半導体基板40bは、シリコン、炭化シリコン等の半導体により構成されている。半導体基板40bの内部には、スイッチング素子、ダイオード等が形成されている。上部電極40aは、半導体基板40bの上面に接している。図示していないが、上面の外周部には、複数の信号電極が設けられている。各信号電極は、図示しない信号端子に接続されている。下部電極40cは、半導体基板40bの下面に接している。
金属ブロック30は、半導体チップ40の上部に配置されている。金属ブロック30は、上部電極40aの上部に配置されている。金属ブロック30は、主に銅によって構成されている。金属ブロック30の下面は、はんだ層82によって上部電極40aに接続されている。
リードフレーム20は、金属ブロック30上の上部に配置されている。リードフレーム20は、主に銅によって構成されている。リードフレーム20の下面は、はんだ層80によって金属ブロック30の上面に接続されている。
リードフレーム50は、半導体チップ40の下部に配置されている。リードフレーム50は、主に銅によって構成されている。リードフレーム50は、下部電極40cの下部に配置されている。リードフレーム50の上面50aは、はんだ層84によって下部電極40cに接続されている。はんだ層84は、リードフレーム50の上面50aの一部に接合されている。
図1、2に示すように、リードフレーム50の上面50aには、凸部52が設けられている。凸部52は、上面50aから上側に突出している。図3は、リードフレーム50と半導体チップ40の積層方向に沿って見た半導体チップ40の上面図を示している。図3に示すように、凸部52は、半導体チップ40とリードフレーム50とが重なる範囲に配置されている。図3に示すように積層方向に沿って半導体チップ40を平面視したときに、凸部52は、半導体チップ40の中央部40dの周囲を一巡するように伸びている。図2に示すように、凸部52は、中央部40d(半導体チップ40の中央部)側の側面(以下、中央側側面52aという)と、中央部40dと反対側の側面(以下、外側側面52bという)を有している。中央側側面52aは外側に傾斜しており、外側側面52bは中央部40d側に傾斜している。このため、凸部52の断面形状が三角形となっている。中央側側面52aの傾斜角度θaは、外側側面52bの傾斜角度θbよりも大きい。
絶縁樹脂60は、リードフレーム20、はんだ層80、金属ブロック30、はんだ層82、半導体チップ40、はんだ層84及びリードフレーム50を覆っている。すなわち、絶縁樹脂60は、半導体チップ40の周囲(より詳細には、はんだ層84の周囲)において、リードフレーム50の上面50aに接している。絶縁樹脂60の線膨張係数は、リードフレーム50の線膨張係数よりも低い。
半導体チップ40に電流が流れると、半導体チップ40が発熱し、リードフレーム50を含む半導体モジュール10全体の温度が上昇する。半導体チップ40に流れる電流が停止すると、半導体モジュール10全体の温度が低下する。以下に、半導体モジュール10が温度変化するときの、凸部52の機能について説明する。
半導体モジュール10の温度が上昇すると、半導体モジュール10を構成する各部材が熱膨張する。このとき、リードフレーム50の線膨張係数が絶縁樹脂60の線膨張係数よりも大きいので、リードフレーム50の膨張率は絶縁樹脂60の膨張率よりも高くなる。すると、図4に示すように、リードフレーム50の下面が凸となるようにリードフレーム50が反る。すると、半導体チップ40の中央部40dでは半導体チップ40とリードフレーム50の間の間隔が広がる。その結果、図4の矢印100に示すように、はんだ層84を構成するはんだが、半導体チップ40の中央部40d側に向かって移動する。矢印100に示すはんだの移動が進行すると、はんだ層84の厚みが、半導体チップ40の中央部40dでその外周部よりも厚くなる。このように中央部40dではんだ層84が厚くなると、はんだ層84が半導体チップ40の中央部40dを上方向に加圧して、半導体チップ40に反りが生じる。このように半導体チップ40に反りが生じると、半導体チップ40の特性が劣化する。しかしながら、本実施形態の半導体モジュールでは、凸部52によって矢印100に示すはんだの移動が抑制される。すなわち、はんだ層84の内部に凸部52が存在するので、凸部52によって矢印100に示すはんだの移動が抑制される。特に、図2に示すように、凸部52の外側側面52bの傾斜角度θbが小さいので、図4の矢印100に示すはんだの移動が効果的に抑制される。
その後、半導体モジュール10の温度が低下すると、リードフレーム50が、図4に示す反った状態から図1に示す平坦な状態に戻る。このようにリードフレーム50が平坦な形状に戻ると、半導体チップ40の中央部40dでは半導体チップ40とリードフレーム50の間の間隔が狭くなる。その結果、図1の矢印102に示すように、はんだ層84を構成するはんだが、半導体チップ40の中央部40d側から外周側に向かって移動する。図2に示すように、凸部52の中央側側面52aの傾斜角度が大きいので、矢印102に示すはんだの移動が、凸部52の中央側側面52aによって阻害され難い。また、図4と図1を比較することで明らかなように、リードフレーム50が反った状態から平坦な状態に戻るときに、凸部52の先端が外周側に移動するように凸部52が変形する。このような凸部52の動きによって、はんだ層84を構成するはんだが、中央部40d側から凸部52の外周側に掻き出される。これによって、矢印102に示すはんだの移動が促進される。以上に説明したように、リードフレーム50が反った状態から平坦な状態に戻るときには、凸部52によって、はんだ層84を構成するはんだが中央部40d側から外周側へ移動することが促進される。
以上に説明したように、実施形態の半導体モジュール10によれば、リードフレーム50が反るとき(温度上昇時)には外周側から中央部40d側へのはんだの移動が抑制され、リードフレーム50が平坦に戻るとき(温度低下時)には中央部40d側から外周側へのはんだの移動が促進される。このため、半導体モジュール10が繰り返し温度変化したときに、半導体チップ40の中央部40dの下部にはんだ層84中のはんだが集中することが抑制され、半導体チップ40の中央部40dの下部ではんだ層84が厚くなることが抑制される。特に、凸部52が半導体チップ40の中央部40dの周囲を囲むように伸びているので、中央部40dの下部ではんだ層84が厚くなることがより効果的に抑制される。このため、半導体チップ40に反りが生じ難い。したがって、実施形態の半導体モジュール10は、高い信頼性を有する。
なお、上述した実施形態では、凸部52の断面が三角形であった。しかしながら、図5に示すように、凸部52の断面が矩形であってもよい。また、図6に示すように、リードフレーム50の上面50aに切り込み50bを設けてその切り込み50bに隣接する位置にフィンを設ける技術(いわゆる、目立て)によって、凸部52を形成してもよい。なお、図5、6のいずれでも、中央側側面52aの傾斜角度θaが、外側側面52bの傾斜角度θbよりも大きい。また、凸部52は、その他の方法によって形成されてもよい。例えば、溶接、型への流し込み、削り出し等の方法により凸部52を形成してもよい。なお、凸部52は、リードフレーム50と同じ銅によって構成されている方が好ましい。
また、上述した実施形態では、凸部52が半導体チップ40の中央部40dの周囲を一巡するように伸びていた。しかしながら、図7、8に示すように、凸部52が半導体チップ40の中央部40dの周囲に離散的に設けられていてもよい。また、図9、10に示すように、凸部52が中央部40dの周囲に二重に設けられていてもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体モジュールにおいては、半導体基板とリードフレームの積層方向に沿って見たときに、凸部が、半導体基板の中央部の周囲を囲むように伸びていてもよい。
この構成によれば、半導体基板の中央部ではんだ層が厚くなることをより効果的に抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :半導体モジュール
20 :リードフレーム
30 :金属ブロック
40 :半導体チップ
40d :中央部
50 :リードフレーム
52 :凸部
52a :中央側側面
52b :外側側面
60 :絶縁樹脂
80 :はんだ層
82 :はんだ層
84 :はんだ層

Claims (2)

  1. 半導体モジュールであって、
    リードフレームと、
    前記リードフレームの表面の一部に対してはんだ層を介して接続された半導体チップと、
    前記半導体チップの周囲の前記リードフレームの前記表面を覆い、前記リードフレームよりも低い線膨張係数を有する絶縁樹脂、
    を有し、
    前記リードフレームが、前記リードフレームの前記表面から突出する凸部を有しており、
    前記凸部が、前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記半導体チップと前記リードフレームが重なる範囲に配置されており、
    前記凸部が、前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記半導体チップの中央部の周囲に配置されており、
    前記凸部が、前記はんだ層に覆われており、
    前記凸部の前記中央部側の第1側面の傾斜角度が、前記凸部の前記第1側面とは反対側に位置する第2側面の傾斜角度よりも大きい、
    半導体モジュール。
  2. 前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記凸部が、前記中央部の周囲を囲むように伸びている、請求項1の半導体モジュール。
JP2019070785A 2019-04-02 2019-04-02 半導体モジュール Active JP7156141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019070785A JP7156141B2 (ja) 2019-04-02 2019-04-02 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019070785A JP7156141B2 (ja) 2019-04-02 2019-04-02 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2020170774A JP2020170774A (ja) 2020-10-15
JP7156141B2 true JP7156141B2 (ja) 2022-10-19

Family

ID=72746782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070785A Active JP7156141B2 (ja) 2019-04-02 2019-04-02 半導体モジュール

Country Status (1)

Country Link
JP (1) JP7156141B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318348A (ja) 2002-04-19 2003-11-07 Denso Corp 樹脂封止型電子装置
JP2006019346A (ja) 2004-06-30 2006-01-19 Mitsubishi Materials Corp 構造体と、パワーモジュール基板と、その基板を用いたパワーモジュール、及び、それらの製造方法
JP2010103350A (ja) 2008-10-24 2010-05-06 Denso Corp 半導体装置
JP2012209347A (ja) 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2017135230A (ja) 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128624A (ja) * 1983-12-15 1985-07-09 Fuji Electric Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318348A (ja) 2002-04-19 2003-11-07 Denso Corp 樹脂封止型電子装置
JP2006019346A (ja) 2004-06-30 2006-01-19 Mitsubishi Materials Corp 構造体と、パワーモジュール基板と、その基板を用いたパワーモジュール、及び、それらの製造方法
JP2010103350A (ja) 2008-10-24 2010-05-06 Denso Corp 半導体装置
JP2012209347A (ja) 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2017135230A (ja) 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2020170774A (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
US11183444B2 (en) Packaging of a semiconductor device with a plurality of leads
JP5414644B2 (ja) 半導体装置
JP2015128194A (ja) 半導体装置
JP6391527B2 (ja) パワー半導体モジュール
JP6610590B2 (ja) 半導体装置とその製造方法
KR101803668B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2018113301A (ja) 半導体装置とその製造方法
JP6102676B2 (ja) 半導体装置
US9859195B1 (en) Semiconductor device
CN109216312B (zh) 半导体组件
JP7156141B2 (ja) 半導体モジュール
CN105190855B (zh) 半导体装置
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP4485995B2 (ja) パワー半導体モジュール
JP7226186B2 (ja) 半導体装置
US20180308790A1 (en) Semiconductor module
JP5273265B2 (ja) 電力用半導体装置
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP7306248B2 (ja) 半導体モジュール
JP3146236U (ja) リードフレームおよび半導体装置
JP7310571B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP7484766B2 (ja) 半導体モジュール
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP2015122349A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R151 Written notification of patent or utility model registration

Ref document number: 7156141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151