JP2009088046A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2009088046A
JP2009088046A JP2007252967A JP2007252967A JP2009088046A JP 2009088046 A JP2009088046 A JP 2009088046A JP 2007252967 A JP2007252967 A JP 2007252967A JP 2007252967 A JP2007252967 A JP 2007252967A JP 2009088046 A JP2009088046 A JP 2009088046A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
electrode
wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007252967A
Other languages
English (en)
Other versions
JP4961314B2 (ja
Inventor
Shinya Kawakita
心哉 河喜多
Enjiyou Tsuyuno
円丈 露野
Hideto Yoshinari
英人 吉成
Yujiro Kaneko
裕二朗 金子
Hiroyuki Hozoji
裕之 宝蔵寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007252967A priority Critical patent/JP4961314B2/ja
Publication of JP2009088046A publication Critical patent/JP2009088046A/ja
Application granted granted Critical
Publication of JP4961314B2 publication Critical patent/JP4961314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】
信頼性に優れ、薄型化，小型化，高放熱性が可能なパワー半導体装置を提供することを目的とする。
【解決手段】
一つ面に第一の電極と第二の電極が設けられたパワー半導体素子が配線基板に実装されたパワー半導体装置において、前記配線基板の、前記パワー半導体素子の第一の電極が実装される配線と、前記パワー半導体素子の第二の電極が実装される配線との間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が設けられ、前記高分子材料の厚さが前記配線の厚さよりも厚いことを特徴とするパワー半導体装置。
【選択図】図１

Description

本発明は、パワー半導体素子が搭載されたパワー半導体装置に関する。
大電流をスイッチング制御するＭＯＳＦＥＴやＩＧＢＴのパワーデバイスとスイッチング時に発生する逆電圧を開放するダイオードから構成されるパワー半導体装置は、電力変換器用インバータ装置の主要構成部品として家電から車両用等の幅広い分野で用いられている。近年、自動車分野のモータ制御化が急速に進められる中、その電流制御機器であるパワー半導体装置が使用される環境が厳しくなってきており、設置場所が冷却を十分行えない高温雰囲気下であったり、制御する電流容量が増大する方向にある。このため、パワー半導体モジュールの性能として、温度変化の大きい使用環境で長期間に渡り正常動作を確保できる高い信頼性や、大電流通電に伴う素子からの発熱量増大によるデバイスの高温化に耐える高耐熱性が求められている。また、このようなパワー半導体装置では、実装面積の低減、回路上の寄生インダクタンスや寄生抵抗成分の低減を図るため、複数のパワー半導体チップを一つのパッケージに封入される。複数のパワー半導体チップを一つのパッケージ化したパワー半導体装置では放熱性が減少するため、放熱性に優れた実装構造とする必要がある。これに対し、大電流用半導体装置の小型化，低浮遊容量化，高放熱化，配線用ワイヤレス化を目標に半導体装置全体を樹脂で封止する形の半導体装置が知られている。また、複数のパワー半導体チップの電極間を板状のリード部材で接続し、リード部材が露出した状態で樹脂封止することで、パワー半導体装置の両面から放熱するパッケージ構造が知られている（特許文献１）。
特開２００６−１３０８０号公報
特許文献１のように両面放熱型の半導体装置とすることで、半導体装置の小型化とともに放熱性に優れるという利点がある。しかし、特許文献１で提案された半導体装置は非絶縁型であり、配線基板等の電極に実装され使用されることになる。その際、放熱経路は、半導体装置の電極から配線基板等の電極へ放熱する経路であり、熱を広い領域へ拡散させながら放熱することは難しい。高温雰囲気下や、制御する電流容量が増大に対応し、より放熱性を向上させるために、金属板上の配線基板にパワー半導体素子を搭載し、これらを樹脂封止した絶縁型の半導体装置とすることが挙げられる。
一方、パワー半導体装置としては、小型化，高放熱化の要求とともに、製造工程における工数の低減による低コスト化の要求がある。工程数の低減のために、パワー半導体素子の配線基板への実装と、複数のパワー半導体素子間の電気的接続を一括接合することが考えられる。パワー半導体素子を実装する際に、金バンプや銀ペーストなど、複数の種類の接合材を用いて半導体素子やその他の部材を接続する構造では、接続を確立するために接続部材の種類と同数以上の工程が必要とされ、製造工程が複雑化する。そのため、一括接合を実現するためには、ペースト状または板状の同種のはんだを用いて接合する。パワー半導体素子の一つの面に第一の電極と第二の電極が設けられた面と配線基板の配線との接続に、ペースト状または板状のはんだを用いた場合、はんだリフロー時に、はんだが飛んだり、濡れ広がってしまい、第一の電極と第二の電極が短絡するという問題がある。
一方、半導体素子の両面に金属板を配置して両面から放熱する半導体装置では、パワー半導体素子の厚さ方向の寸法誤差や、はんだ等の接合材の厚さばらつきにより、電気絶縁性樹脂にて封止する工程において、金属板上に封止樹脂の一部が進入するという問題がある。この進入した封止樹脂を除去せずに半導体装置を動作させた場合、この封止樹脂進入領域では、金属板露出領域に比べ放熱性が低下するため、所定の放熱性が得られず、半導体装置の誤動作や故障に繋がるという問題がある。そのため、樹脂封止工程後、放熱板上に進入した封止樹脂の除去工程が加わる分、製造工程における工数増加という問題がある。更に、前記の除去工程は何れも半導体装置に損傷を与える危険性もある。
本発明は、上述のような問題を踏まえ、信頼性に優れ、薄型化，小型化，高放熱性が可能なパワー半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は次のような手段を用いる。
本発明のパワー半導体装置は、一つ面に第一の電極と第二の電極が設けられたパワー半導体素子が配線基板に実装されたパワー半導体装置において、前記配線基板の、前記パワー半導体素子の第一の電極が実装される配線と、前記パワー半導体素子の第二の電極が実装される配線との間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が設けられ、前記高分子材料の厚さが前記配線の厚さよりも厚いことを特徴とする。このように、配線間に高分子材料を設けたことにより、はんだリフロー時のはんだの飛散や、濡れ広がることに起因する、前記第一の電極と第二の電極の短絡を防止できる。
また、本発明のパワー半導体装置は、絶縁基板の一方の面に配線が形成され、他方の面に金属板を有する配線基板と、一方の面にゲート電極とソース電極、他方の面にドレイン電極を有し、前記ドレイン電極がはんだにより前記配線と接続された第１のパワー半導体素子と、一方の面にゲート電極とソース電極、他方の面にドレイン電極を有し、前記ゲート電極とソース電極がはんだにより前記配線と接続された第２のパワー半導体素子と、前記第１のパワー半導体素子のソース電極と、前記第２のパワー半導体素子のドレイン電極とを電気的に接続するための導体平板と、前記配線基板と電気的に接続された外部接続用端子と、前記配線基板、第１，第２のパワー半導体素子、導体平板、及び、外部接続用端子を封止する封止樹脂とを備え、前記金属板と前記導体平板の表面が、前記封止樹脂の表面に露出していることを特徴とする。絶縁基板の一方の面に配線が形成され、他方の面に金属板を有する配線基板に複数のパワー半導体素子を実装し、この際、第１，第２のパワー半導体素子を反対向きに実装し、パワー半導体素子の電極間の接続を導体平板により行い、導体平板、金属板が露出するように樹脂封止した構造により、装置の薄型化，小型化と放熱性の向上が図れる。
本発明により、信頼性に優れ、薄型化，小型化，高放熱性が可能なパワー半導体装置を提供することができる。
本発明の実施形態について説明する。本発明のパワー半導体装置は、一つ面に第一の電極と第二の電極が設けられ、他の面に第三の電極が設けられたパワー半導体素子が配線基板に実装された構造を有する。配線基板に設けられた配線のうち、パワー半導体素子の第一の電極が実装される配線と、パワー半導体素子の第二の電極が実装される配線との間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が設けられ、前記高分子材料の厚さが前記配線の厚さよりも厚いことを特徴とする。また、配線間に設けられる高分子材料の高さは、パワー半導体素子と前記配線とを接続するはんだの厚さの半分以上、はんだ厚さ以下とすることが好ましい。
このように電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が、はんだ厚さの半分以上の厚さに設けられることで、はんだリフロー時のはんだの飛散や、濡れ広がることに起因する、前記第一の電極と第二の電極の短絡を防止できる。また、はんだ厚さ以下の高さに前記電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料に設けることで、はんだ厚さのばらつきが低減できることを見出した。かかる結果、パワー半導体素子の接続を一回の工程で達成でき、且つ耐圧信頼性も公知の接続方法と同等、または同等以上となることを見出した。また前記チクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料を、はんだ厚さ以下の高さに設けることで、はんだ厚さのばらつきが低減できることを見出した。
第一の電極が実装される配線と、第二の電極が実装される配線の間に設ける高分子材料のチクソ性が１.２より小さいとディスペンサーで塗布する際、前記高分子材料が電極面など意図しない部位まで広がってしまう可能性があり、前記高分子材料の粘度が４００Ｐａ・ｓより大きいとディスペンサーで塗布する際に流れにくく作業性が悪くなる。
ここで、チクソ性とは、２５℃におけるずり速度１（１／ｓ）の粘度を、２５℃におけるずり速度１０（１／ｓ）の粘度で割った値であり、粘度とは２５℃におけるずり速度１０（１／ｓ）の時の粘度である。
電気絶縁性を有する高分子材料は、２５℃の体積抵抗率が１×１０10Ω・cm以上の材料であることを指す。
配線基板とは、金属ベースと絶縁層と配線からなるものであればよい。絶縁層は、厚さ１.０mm以下、好ましくは０.１mm以下の樹脂や無機物が添加された樹脂、又は厚さ１.０mm以下、好ましくは０.５mm以下のセラミクスであればよい。セラミクスとしては、Ａｌ2Ｏ3（酸化アルミニウム），Ｓｉ3Ｎ4（窒化珪素），ＡｌＮ（窒化アルミニウム），ＡｌＳｉＣ（アルミニウムシリコンカーバイト）などを用いることができる。
パワー半導体素子とは、交流を直流に変換したり、電圧を降圧するなどによりモータを駆動したり、バッテリを充電したり、マイコンやＬＳＩを動作させるなど、電源あるいは電力の制御や供給を行う半導体素子を指す。第一の電極，第二の電極，第三の電極とは、パワー半導体素子の動作の基準となる電圧、又は／且つ電流が与えられる部分のことであり、例えば電界効果型トランジスタ（ＭＯＳＦＥＴ）では、ゲート電極，ソース電極，ドレイン電極のことを指す。
上記のパワー半導体装置として、配線基板が金属板に搭載され、少なくとも配線基板，パワー半導体素子が樹脂により封止されていることが好ましい。封止に用いる電気絶縁性樹脂としては、熱硬化性樹脂組成物であればよく、特に望ましくはエポキシ樹脂，硬化剤，硬化促進剤並びに無機質充填材を有する、エポキシ樹脂組成物が望ましい。エポキシ樹脂は、１分子中にエポキシ基を２個以上有するものであれば特に限定されない。硬化剤は、フェノール性水酸基，アミノ基，カルボキシ基，酸無水物基等エポキシ樹脂を硬化する官能基を有するものであれば特に限定されない。無機質充填材には、ＳｉＯ2（二酸化珪素），Ａｌ2Ｏ3（酸化アルミニウム），ＢＮ（窒化ホウ素），ＭｇＯＨ（水酸化マグネシウム）等が用いられ、粒子形状については、球，角，燐片状のどの形状でもよい。硬化促進剤は、エポキシ樹脂との場合には硬化反応を促進させるものならば種類は限定されない。
上記のパワー半導体装置として、配線基板上に複数のパワー半導体素子が搭載し、複数のパワー半導体素子の電極間を導体平板により接続し、金属板と導体平板が露出するように樹脂封止した構成とする。また、はんだにより、配線と前記複数のパワー半導体素子、及び、前記パワー半導体素子と前記導体平板を接続することで、配線基板とパワー半導体素子の実装、パワー半導体素子同士の電気的接続を同一工程で行うことが可能となる。これにより、工程数の低減を図ることができる。
パワー半導体素子等の接続に用いるはんだは、融点が１３０℃以上４００℃以下であればよく、好ましくはＳｎ（錫）−Ｃｕ（銅）はんだ，Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）はんだ、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）−Ｂｉ（ビスマス）はんだなどのＰｂ（鉛）フリーはんだがよい。
また、導体平板としては、前記導体平板が、銅，銅合金，アルミニウム，アルミニム合金，炭素繊維複合体のいずれか、または２種類以上の積層板を用いることができる。炭素繊維複合体は、炭素繊維と銅，炭素繊維と銅合金，炭素繊維とアルミ，炭素繊維とアルミ合金などから成るものがよい。また、炭素繊維と金属の複合体で繊維方向の熱伝導率が４００Ｗ／ｍＫ以上、好ましくは６００Ｗ／ｍＫ以上で、前記繊維と垂直方向に１０Ｗ／ｍＫ以上、好ましくは１００Ｗ／ｍＫ以上がよい。
上記のパワー半導体装置において、複数のパワー半導体素子同士を接続する導体平板のパワー半導体素子が実装された面と反対の面に、熱伝導率０.５Ｗ／ｍＫ以上であり電気絶縁性を有する高分子材料を設け、高分子材料を露出させた状態で封止樹脂することを特徴とする。導体平板に積層する高分子材料は、厚さ０.１mm以上１０mm以下で、縦弾性係数０.５ＭＰａ以上１.０ＧＰａ以下であることが好ましい。
このように、電気絶縁性と高熱伝導性を有する高分子材料が設けられた導体平板を用いて、パワー半導体素子同士を電気的に接続することにより、前記導体平板上に被った封止樹脂を機械的方法にて除去する場合に発生する衝撃，応力を低減し、パワー半導体素子の損傷を低減することができる。
また、パワー半導体素子同士を電気的に接続する導体平板上に積層された高分子材料は、厚さがはんだの厚さばらつきの最大値以上か、製造工程における取り扱い性の悪化を防止できる０.１mm以上の、どちらか大きい方とすることで、前記導体平板を露出させて、樹脂封止した場合でも、該導体平板上に樹脂が浸入することを防止できる効果を見出した。更に、前記パワー半導体素子同士を電気的に接続する導体平板上に積層された高分子材料の厚さが１０mm以下、好ましくは５.０mm以下で、且つ熱伝導率０.５Ｗ／ｍＫ以上とすることで、複数個の半導体素子を直列、または並列に接続し通電した場合でも、公知のアーチ形状の金属板を用いて接続したパワー半導体装置に通電した場合と同等、または同等以下の接合温度の上昇となり、パワー半導体装置が高放熱化されることを見出した。一方、前記導体平板に積層する高分子材料の縦弾性係数が０.５ＭＰａ以上とすることで、製造工程における取り扱い性が良くなることを見出した。また、前記縦弾性係数を１.０ＧＰａ以下とすることで、はんだが予測値より厚くなった場合でも、前記導体平板に積層した高分子材料が変形し、前記導体平板を露出させた状態で樹脂封止できることを見出した。
また、導体平板より熱伝導率が低い電気絶縁層をパワー半導体装置の最も外側に配置することで、パワー半導体素子の発熱量を拡散し易い構造となり、パワー半導体素子の接合温度上昇を抑制できることを見出した。
以上で説明したパワー半導体装置は、筒内直噴エンジン制御用パワー半導体装置，電動パワーステアリング用モータ制御向けパワー半導体装置，電動ブレーキ制御用パワー半導体装置等のパワー半導体装置、及びインバータ装置等に適用することができる。
以下に本発明を具体化した、第一の実施例を図面に従って説明する。図１は、本実施の形態におけるパワー半導体装置の一例を示したものである。
第一のパワー半導体素子（パワーＭＯＳＦＥＴ）１は、第一の電極（ゲート電極）３と第二の電極（ソース電極）１３（図示せず）が設けられた面が上向きに、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が下向きに、はんだ７（図示せず）を介して、配線基板の配線５上に実装されている。第二のパワー半導体素子（パワーＭＯＳＦＥＴ）２は、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が上向きに、第一の電極（ゲート電極）３（図示せず）と第二の電極（ソース電極）１３（図示せず）が設けられた面が下向きに、はんだ７（図示せず）を介して、配線基板の配線５上に実装されている。２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２の上面には、導体平板６が実装され、２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２を電気的に直列接続している。前記パワー半導体素子（パワーＭＯＳＦＥＴ）１および２、導体平板６等の部材が実装された後、電気絶縁性の封止樹脂１０（図示せず）にて、全体が封止されている。
導体平板６のパワー半導体素子側の面には、はんだレジスト１６（図示せず）が印刷されている。また配線５上のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２の実装位置の周囲にも、はんだレジスト１６（図示せず）が印刷されている。はんだレジスト１６により、はんだ溶融に伴う、導体平板６とパワー半導体素子（パワーＭＯＳＦＥＴ）１および２の位置ずれが抑制される。
使用するフラックスが異なると、フラックスの気化温度などの条件が異なることに起因し、導体平板６とパワー半導体素子（パワーＭＯＳＦＥＴ）１および２の位置がずれる場合もある。位置ずれのため、ゲート電極３と導体平板６が短絡する危険性が懸念される場合は、前記の通り、はんだレジスト１６により、はんだ７が濡れ広がる領域を必要最小限とすることが良い。また、図２のごとく、導体平板６上の第一の電極（ゲート電極）３の近傍に切り欠きを設けてもよい。
図３は、図１のＡ−Ａ線に沿って断面にしたパワー半導体装置を示したものである。２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２と配線５との間、２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２と、導体平板６との間は、はんだ７で接続されている。また、外部入出力端子８と配線５との接続にも、はんだ７が用いられている。
前記のごとく、パワー半導体装置内で使用するはんだ７が統一されていることにより、一工程のみで、全接続を達成できる。かかる結果、工程数の低減化が実現される。
なお、第一の電極（ゲート電極）のはんだ接続面積は、第二の電極（ソース電極）や第三の電極（ドレイン電極）などのはんだ接続面積に比べて狭い。そのため、第一の電極（ゲート電極）に印刷、または供給されたはんだの溶融時間は、第二の電極（ソース電極）や第三の電極（ドレイン電極）に印刷、または供給されたはんだの溶融時間より短い。はんだ溶融時間を同等にしたい場合、第二の電極（ソース電極）や第三の電極（ドレイン電極）に図４のごとく、板状はんだを設置するか、又は模様をつけてペースト状はんだを印刷、または、ディスペンサーにより供給すればよい。なお、図４は模様の一例であり、模様を設ける意図を逸脱しないものであれば、図４に示した以外の模様でもよい。ただし、第二の電極（ソース電極）が複数のパッドに分割されている場合は、全てのパッドが電気的に接続される模様となることが好ましい。
図５は、図１のＢ−Ｂ線に沿った断面のうち、パワー半導体素子（パワーＭＯＳＦＥＴ）２と配線５との接続部分の要部縦断面図である。本実施の形態で用いたパワー半導体装置の第二の電極（ソース電極）１３は複数に分割されている。
第一の電極（ゲート電極）３が実装される配線５ａと、第二の電極（ソース電極）１３が実装される配線５ｂには、はんだレジスト１６が設けられている。図５に示す縦断面部位においては、配線５ａと５ｂの間から、第二の電極（ソース電極）１３の分割された電極の一つである電極パッド１３ａの下面まで、はんだレジスト１６が印刷されている。かかる結果、はんだフィレットが配線５側から電極側へ広がる形状となり、前記第一の電極（ゲート電極）３と第二の電極（ソース電極）１３の短絡を防止できる効果がある。
図６に、本実施例で用いた配線基板６を示す。図６に示すごとく、配線５ａ，５ｂを曲線形状とすることにより、図５の断面部位では、はんだが濡れていない第二の電極（ソース電極）１３の電極パッド１３ａにも、はんだ７が濡れる構造になる。かかる結果、第一の電極（ゲート電極）３と第二の電極（ソース電極）１３の短絡を防止でき、且つ第二の電極（ソース電極）１３の全ての電極パッドに通電可能となる構造を見出した。
本実施例のパワー半導体装置は、図７に示す手順にて作製した。まず、絶縁層９の一方の面に金属ベース９、他方の面に配線５が設けられた配線基板１２を準備する。配線基板１２の配線５の上に接続材料を供給する。次に、配線基板に搭載するパワー半導体素子１，２、その他の部品や外部入出力端子８を配線５の上に搭載する。次に、パワー半導体素子１，２の電極上に接続材料を供給する。この接続材料の上に導体平板６を搭載する。この状態で、加熱により、パワー半導体素子１，２と配線５及び導体平板６との接続，その他部品や外部入出力端子８と配線５との接続を一括で行う。一括接続の際、加熱のほかに加圧等を加えてもよい。接続後、洗浄により不要な接合材等を除去した後、装置全体を樹脂封止する。その後、めっき等の後工程を経て本実施例のパワー半導体装置を得た。
本実施例では、２個のパワー半導体素子をそれぞれ上下逆向きに配線上に実装することで、前記２個のパワー半導体素子を直列に接続したが、図７に示す手順にて、２個のパワー半導体素子を上下同方向に配線上に実装することで、該２個の半導体素子を並列に接続することも可能である。
更に、本実施例では２個の半導体素子を１つの半導体装置として樹脂で封止したが、本実施例に限らず、２個の半導体装置の組み合わせを複数個纏めて、１つの半導体装置として樹脂封止してもよい。
以下に本発明を具体化した、第二の実施例を図面に従って説明する。図８は、本実施の形態におけるパワー半導体装置のパワー半導体素子（パワーＭＯＳＦＥＴ）２と配線５との接続部分の縦断面である。
本実施の形態では、パワー半導体素子（パワーＭＯＳＦＥＴ）２の片面に第一の電極（ゲート電極）３と第二の電極（ソース電極）１３が設けられた面が実装される配線基板上の配線５において、前記パワー半導体素子（パワーＭＯＳＦＥＴ）２の第一の電極（ゲート電極）３が実装される配線５ａと、前記パワー半導体素子（パワーＭＯＳＦＥＴ）２の第二の電極（ソース電極）１３が実装される配線５ｂの間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料１５が、はんだ７の厚さの半分以上、はんだ７の厚さ以下の高さに設けられている。
以上のごとく、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料１５を、配線５ａと５ｂの間に塗布しておくことで、前記配線５ａと５ｂの間に壁が形成させる。かかる結果、はんだによる電極間の短絡を防止できる。なお、前記電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料を塗布した後、加熱や吸湿など所定の硬化条件で、硬化させておく必要がある。
また、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料１５を、はんだ７の厚さ以下の高さに設けることで、前記はんだ７厚さのばらつきが低減できることを見出した。
図９に第二の実施の形態における配線基板１２の上面図を示す。図９に示すごとく、前記電気絶縁性で、且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料１５を塗布する位置は、前記第一の電極（ゲート電極）と第二の電極（ソース電極）の間であればよく、望ましくは、配線５ａと５ｂの間全面である。
以下に本発明を具体化した、第三の実施例を図面に従って説明する。図１０は、本実施の形態におけるパワー半導体装置の要部縦断面図である。
本実施例では、２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２と、該パワー半導体素子（パワーＭＯＳＦＥＴ）同士を電気的に接続する、電気絶縁性と高熱伝導性を有する高分子材料３１が積層された導体平板６、及び前記パワー半導体素子（パワーＭＯＳＦＥＴ）が実装される配線基板１２とを有するパワー半導体装置において、電気絶縁性と高熱伝導性を有する高分子材料３１が積層された導体平板６が、パワー半導体装置を封止している電気絶縁性の封止樹脂１０の表面に露出している。
電気絶縁性と高熱伝導性を有する高分子材料３１として、厚さ０.５mm，熱伝導率が２Ｗ／ｍＫ，体積抵抗率１×１０12Ω・cmの高分子材料が用いられている。また導体平板６として厚さ０.５mmの銅板が用いられている。
図１０において、各はんだ７の厚さは０.１mmを想定して作製された。しかし、実測のはんだ厚さは、０.１±０.０８mmであった。そのため、前記導体平板６の下、つまり配線基板１２側には、はんだ７が２層あるため、前記導体平板６上の高さ方向の誤差は０.１６mmであった。
本実施例のごとく、パワー半導体装置の厚さに誤差がある状態でも、前記導体平板６上に積層された高分子材料３１が封止用金型によって圧縮され、金型と前記高分子材料３１の間に、封止樹脂１０が進入可能な間隔がなくなる。かかく結果、前記導体平板上に封止樹脂が進入せず、パワー半導体装置を小型化，薄型化，高放熱化できる効果を見出した。
なお、図１０に示した断面は、本実施の形態の一例であり、樹脂封止用金型外した後、前記電気絶縁性と高熱伝導性を有する高分子材料３１が、封止樹脂１０の表面より盛り上がっていてもよい。
また、導体平板としては銅のほか、銅合金，アルミニウム，アルミニウム合金，炭素複合材料を用いてもよいが、配線基板，封止樹脂との熱膨張差等で、封止樹脂が各部材からはく離しないように、前記導体平板の熱膨張係数，メッキ等を調整する必要がある。
一方、前記導体平板に積層する高分子材料は、製造工程における取り扱い性の悪化を防止できる０.１mm以上か、はんだ厚さのばらつき値以上の、どちらか大きな値以上であればよい。また、前記導体平板に積層する高分子材料の熱抵抗が、封止樹脂より大きくなると、放熱性が低下するため、１０mm以下、好ましくは５.０mm以下で熱伝導率０.５ Ｗ／ｍＫ以上であればよい。更に、縦弾性係数は、製造工程における取り扱い性の悪化を防止できる０.５ＭＰａ以上であればよく、樹脂封止時に金型で圧縮されることで、前記導体平板上に封止樹脂が進入する空間を除去するため、封止樹脂の縦弾性係数より小さく、好ましくは１.０ＧＰａ以下であればよい。
以下に本発明を具体化した、第四の実施例を図面に従って説明する。図１１は、本実施の形態におけるパワー半導体装置の一例の上面図を示したものである。
図１１において、第一のパワー半導体素子（パワーＭＯＳＦＥＴ）１は、第一の電極（ゲート電極）３と第二の電極（ソース電極）１３（図示せず）が設けられた面が上向きに、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が下向きに、はんだ７（図示せず）を介して配線５上に実装されている。第二のパワー半導体素子（パワーＭＯＳＦＥＴ）２は、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が上向きに、第一の電極（ゲート電極）３と第二の電極（ソース電極）１３が設けられた面が下向きに、はんだ７（図示せず）を介して配線５上に実装されている。第三のパワー半導体素子（パワーＭＯＳＦＥＴ）１９（図示せず）と第五のパワー半導体素子（パワーＭＯＳＦＥＴ）２１（図示せず）は、第一のパワー半導体素子（パワーＭＯＳＦＥＴ）１と同じ向きに配線５に実装されている。また第四のパワー半導体素子（パワーＭＯＳＦＥＴ）２０（図示せず）と第六のパワー半導体素子（パワーＭＯＳＦＥＴ）２２（図示せず）は、第二のパワー半導体素子（パワーＭＯＳＦＥＴ）２と同じ向きに配線５に実装され、電気絶縁性の封止樹脂１０（図示せず）にて、全体が封止されている。前記パワー半導体素子（パワーＭＯＳＦＥＴ）１および２の上面、パワー半導体素子（パワーＭＯＳＦＥＴ）１９および２０の上面、パワー半導体素子（パワーＭＯＳＦＥＴ）２１および２２の上面にはそれぞれ、電気絶縁性と高熱伝導性を有する高分子材料３１が積層された導体平板６が実装され、該２個のパワー半導体素子（パワーＭＯＳＦＥＴ）を電気的に直列接続している。また前記パワー半導体素子（パワーＭＯＳＦＥＴ）１と３と５、および前記パワー半導体素子（パワーＭＯＳＦＥＴ）２と４と６はそれぞれ、並列に接続されている。
前記パワー半導体装置から外部へ、第一の電極（ゲート電極）３に接続されている信号端子２３が、導体平板６に接続させている出力端子２４，２５，２６が、また配線５に接続させている主電流の入出力端子８が出ている。
図１２に、図１１のＣ−Ｃ線に沿って断面にしたパワー半導体装置の斜視図を示す。本実施の形態に示したように、６個のパワー半導体素子（パワーＭＯＳＦＥＴ）を１個のパワー半導体装置として電気絶縁性の樹脂１０で封止することで、複数個のパワー半導体素子を用いるパワー半導体装置を用いた小型化，薄型化，高放熱化できることを見出した。
本実施の形態におけるパワー半導体装置をモータ制御に用いた際の等価回路を図１３に示す。図１３において、点線で囲った部分が本実施の形態におけるパワー半導体装置である。前記パワー半導体素子（パワーＭＯＳＦＥＴ）１と２を接続する導体平板６から伸びた端子２４、前記パワー半導体素子（パワーＭＯＳＦＥＴ）１９と２０を接続する導体平板６から伸びた端子２５、前記パワー半導体素子（パワーＭＯＳＦＥＴ）２１と２２を接続する導体平板６から伸びた端子２６にそれぞれ、Ｕ相シャント抵抗２７，Ｖ相シャント抵抗２８，Ｗ相シャント抵抗２９が接続され、モータ３０に接続されている。
本実施例の形態は、図１３の点線で示すように、パワー半導体素子（パワーＭＯＳＦＥＴ）６個を１個の半導体装置としたが、実施例１などで示すようにパワー半導体素子（パワーＭＯＳＦＥＴ）２個を１つのパワー半導体装置とし、該パワー半導体装置を３個用いて、モータ制御に用いてもいい。
以下に本発明を具体化した、第五の実施例を図面に従って用いて説明する。図１４は、本実施の形態におねるパワー半導体装置の要部縦断面図である。
通電によりパワー半導体素子（パワーＭＯＳＦＥＴ）１および２から生じた熱量は、金属ベース１８方向に伝導されるほか、該パワー半導体素子（パワーＭＯＳＦＥＴ）１と２を電気的に接続している、電気絶縁性と高熱伝導性を有する高分子材料３１が積層された導体平板６を介して、放熱フィン１７に熱が伝導され、周囲へ伝達，放射される。
本実施の形態に示したとおり、パワー半導体装置を前記放熱フィン１７に固定することにより、前記導体平板６に積層された電気絶縁性と高熱伝導性を有する高分子材料３１が圧縮される。かかる結果、パワー半導体装置と前記放熱フィン１７の間の接触熱抵抗が低減され、従来必要とされた放熱グリスや熱伝導性接着剤、放熱シートなど放熱部材を用いずに放熱できることを見出した。
本実施例では、放熱フィンとして銅からなる直線フィンを用いたが、円柱や円錐，多角錐などの突起フィンを用いてもよい。また材質は銅のほか、銅合金，アルミ，アルミ合金，銅とアルミからなる合金でもよい。
また、同じ電流，電圧を負荷した場合でも、パワー半導体素子の種類や、近接する発熱体との距離等の環境条件の違いにより、パワー半導体素子の温度は異なる。パワー半導体装置の中で発熱量にばらつきが出る場合、特に放熱が必要な場所には、ヒートパイプを内蔵した放熱フィンを用いることもできる。前記ヒートパイプが内蔵された放熱フィンを用いる形態では、発熱量が高い場所の熱がヒートパイプを介して発熱量の少ない場所に熱を伝導され、前記放熱フィンを介して伝達される。
以下に本発明を具体化した、第六の実施例を図面に従って説明する。図１５は、本実施の形態におけるパワー半導体装置の一例を示したものである。
第一のパワー半導体素子（パワーＭＯＳＦＥＴ）１は、第一の電極（ゲート電極）３と第二の電極（ソース電極）１３（図示せず）が設けられた面が上向きに、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が下向きに、はんだ７（図示せず）を介して配線５上に実装されている。第二のパワー半導体素子（パワーＭＯＳＦＥＴ）２は、第三の電極（ドレイン電極）１４（図示せず）が設けられた面が上向きに、第一の電極（ゲート電極）３（図示せず）と第二の電極（ソース電極）１３（図示せず）が設けられた面が下向きに、はんだ７（図示せず）を介して配線５上に実装されている。前記２個のパワー半導体素子（パワーＭＯＳＦＥＴ）１および２を電気的に接続するため、前記上面に、はんだ７（図示せず）を介してリード３２が実装されている。
パワー半導体素子（パワーＭＯＳＦＥＴ）の実装、はんだ７の供給，リフロー，洗浄，電気絶縁性樹脂１０（図示せず）による全体封止、樹脂の後硬化の工程後、図１６に示すごとく、リード３２の不要部分は切断し、メッキ等の後工程を経て、パワー半導体装置となる。
なお、２個のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する部位から伸びた端子は、外部に接続してもいい。
本実施の形態においては、前記リード３２として銅を用いた。該リード３２を用いることで接続部材７が溶融した場合でも、外部出力端子、パワー半導体素子（パワーＭＯＳＦＥＴ）同士を接続する導体等が枠と一体となっているため位置ずれしない。また、配線基板１２に設けられた固定用の穴１１に、リード３２の位置合わせ用端子３２ａを合わせることで、配線基板１２とリード３２の位置が決まる。かかる結果、各部材の位置ずれが極めて小さい構造となることを見出した。更に、リード部３２を用いることにより、配線基板１２に実装する部品点数を削減できるため、製造工程の低減化が実現できる。
リード３２のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する部分から伸びた端子３２ｃは他の部分に接続してもいい。
図１６は、図１５のＤ−Ｄ線に沿った断面を示している。外部入出力部３２ｂは、リード３２の一部であるため、前記外部入出力部３２ｂと配線５の間は、パワー半導体素子（パワーＭＯＳＦＥＴ）と配線５の間隔、パワー半導体素子（パワーＭＯＳＦＥＴ）とリード３２の間隔より厚くなるため、前記外部入出力部３２ｂと配線５の間にスペーサを設けるなどして、前記外部入出力部３２ｂと配線５を接続するはんだ７の体積を低減してもよい。
本発明は、前記の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
第一の実施の形態におけるパワー半導体装置の一例。 切り欠きのある導体平板を用いた、第一の実施の形態におけるパワー半導体装置の一例。 図１のＡ−Ａ線に沿った縦断面図。 はんだ印刷または供給模様の一例。 図１のＢ−Ｂ線に沿った縦断面図のうち、パワー半導体素子（パワーＭＯＳＦＥＴ）２と配線５との接続部分の要部縦断面拡大図。 第一の実施の形態における配線基板１２の上面図。 第一の実施の形態におけるパワー半導体装置の組立手順。 第二の実施の形態におけるパワー半導体素子（パワーＭＯＳＦＥＴ）２と配線５との接続部分の要部縦断面拡大図である。 第二の実施の形態における配線基板１２の上面図。 第三の実施の形態におけるパワー半導体装置の要部縦断面図。 第四の実施の形態におけるパワー半導体装置の一例の上面図。 図１１のＣ−Ｃ線に沿って断面にしたパワー半導体装置の斜視図。 第四の実施の形態におけるパワー半導体装置をモータ制御に用いた際の等価回路。 第五の実施の形態におねるパワー半導体装置の要部縦断面図。 第六の実施の形態におけるパワー半導体装置の一例の上面図。 図１５のＤ−Ｄ線に沿った縦断面図の要部縦断面図。
符号の説明
１ 第一のパワー半導体素子（パワーＭＯＳＦＥＴ）
２ 第二のパワー半導体素子（パワーＭＯＳＦＥＴ）
３ 第一の電極（デート電極）
４ アルミワイヤ
５ 配線
５ａ 第一の電極（デート電極）３が実装される配線
５ｂ 第二の電極（ソース電極）１３が実装される配線
６ 電気絶縁性と高熱伝導性を具備する高分子材料が積層された導体平板
７ はんだ
８ 外部入出力端子
９ 絶縁層
１０ 封止樹脂
１１ 締結用ボルト穴
１２ 配線基板
１３ 第二の電極（ソース電極）
１４ 第三の電極（ドレイン電極）
１５ 高チクソ性高分子材料
１６ はんだレジスト
１７ 放熱フィン
１８ 金属ベース
１９ 第三のパワー半導体素子（パワーＭＯＳＦＥＴ）
２０ 第四のパワー半導体素子（パワーＭＯＳＦＥＴ）
２１ 第五のパワー半導体素子（パワーＭＯＳＦＥＴ）
２２ 第六のパワー半導体素子（パワーＭＯＳＦＥＴ）
２３ 第一の電極（デート電極）に接続された信号端子
２４ 第一のパワー半導体素子（パワーＭＯＳＦＥＴ）と第二のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する導体平板６から伸びる出力端子
２５ 第三のパワー半導体素子（パワーＭＯＳＦＥＴ）と第四のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する導体平板６から伸びる出力端子
２６ 第五のパワー半導体素子（パワーＭＯＳＦＥＴ）と第六のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する導体平板６から伸びる出力端子
２７ Ｕ相シャント抵抗
２８ Ｖ相シャント抵抗
２９ Ｗ相シャント抵抗
３０ モータ
３１ 電気絶縁性と高熱伝導性を有する高分子材料
３２ リード
３２ａ リード３２の位置合わせ用端子
３２ｂ リード３２の外部入出力部
３２ｃ リード３２のパワー半導体素子（パワーＭＯＳＦＥＴ）を接続する部分から伸びた端子

Claims (13)

  1. 一つ面に第一の電極と第二の電極が設けられたパワー半導体素子が配線基板に実装されたパワー半導体装置において、
    前記配線基板の、前記パワー半導体素子の第一の電極が実装される配線と、前記パワー半導体素子の第二の電極が実装される配線との間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が設けられ、
    前記高分子材料の厚さが前記配線の厚さよりも厚いことを特徴とするパワー半導体装置。
  2. 請求項１に記載のパワー半導体装置において、
    前記高分子材料の高さが、前記パワー半導体素子と前記配線とを接続するはんだの厚さの半分以上、はんだ厚さ以下であることを特徴とするパワー半導体装置。
  3. 請求項１に記載のパワー半導体装置において、
    前記配線基板が金属板に搭載され、少なくとも前記配線基板、前記パワー半導体素子が樹脂により封止されていることを特徴とするパワー半導体装置。
  4. 請求項３に記載のパワー半導体装置において、
    前記配線基板上に複数のパワー半導体素子が搭載され、
    前記複数のパワー半導体素子の電極間が導体平板により接続され、
    前記金属板と導体平板が露出するように樹脂封止されていることを特徴とするパワー半導体装置。
  5. 請求項４に記載のパワー半導体装置において、
    はんだにより、前記配線と前記複数のパワー半導体素子、及び、前記パワー半導体素子と前記導体平板が接続されていることを特徴とするパワー半導体装置。
  6. 請求項４に記載のパワー半導体装置において、
    前記導体平板のパワー半導体素子が実装された面と反対の面に、熱伝導率０.５Ｗ／ｍＫ以上であり電気絶縁性を有する高分子材料が設けられていることを特徴とするパワー半導体装置。
  7. 請求項６に記載のパワー半導体装置において、
    前記導体平板に設けられた高分子材料は、厚さ０.１mm以上１０mm以下で、縦弾性係数０.５ＭＰａ以上１.０ＧＰａ以下であることを特徴とするパワー半導体装置。
  8. 請求項４に記載のパワー半導体装置において、
    前記導体平板が、銅，銅合金，アルミニウム，アルミニウム合金，炭素繊維複合体のいずれか、または２種類以上の積層板であることを特徴とするパワー半導体装置。
  9. 請求項６に記載のパワー半導体装置において、
    前記導体平板に設けられた高分子材料上に放熱板が搭載されていることを特徴とするパワー半導体装置。
  10. 絶縁基板の一方の面に配線が形成され、他方の面に金属板を有する配線基板と、
    一方の面にゲート電極とソース電極、他方の面にドレイン電極を有し、前記ドレイン電極がはんだにより前記配線と接続された第１のパワー半導体素子と、
    一方の面にゲート電極とソース電極、他方の面にドレイン電極を有し、前記ゲート電極とソース電極がはんだにより前記配線と接続された第２のパワー半導体素子と、
    前記第１のパワー半導体素子のソース電極と、前記第２のパワー半導体素子のドレイン電極とを電気的に接続するための導体平板と、
    前記配線基板と電気的に接続された外部接続用端子と、
    前記配線基板、第１，第２のパワー半導体素子，導体平板、及び、外部接続用端子を封止する封止樹脂とを備え、
    前記金属板と前記導体平板の表面が、前記封止樹脂の表面に露出していることを特徴とするパワー半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記配線基板の前記第２のパワー半導体素子のゲート電極と接続された配線と、前記第２のパワー半導体素子のソース電極と接続された配線との間に、電気絶縁性で且つチクソ性１.２以上，粘度４００Ｐａ・ｓ以下の高分子材料が設けられ、前記高分子材料の厚さが前記配線の厚さよりも厚いことを特徴とするパワー半導体装置。
  12. 請求項１０に記載のパワー半導体装置において、
    前記導体平板のパワー半導体素子と接続された面と反対の面に、熱伝導率０.５Ｗ／ｍＫ以上であり電気絶縁性を有する高分子材料が設けられていることを特徴とするパワー半導体装置。
  13. 請求項１０に記載のパワー半導体装置において、
    前記導体平板の前記第１のパワー半導体素子のゲート電極と隣接する箇所に切り欠け部が設けられていることを特徴とするパワー半導体装置。
JP2007252967A 2007-09-28 2007-09-28 パワー半導体装置 Expired - Fee Related JP4961314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007252967A JP4961314B2 (ja) 2007-09-28 2007-09-28 パワー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007252967A JP4961314B2 (ja) 2007-09-28 2007-09-28 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2009088046A true JP2009088046A (ja) 2009-04-23
JP4961314B2 JP4961314B2 (ja) 2012-06-27

Family

ID=40661127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007252967A Expired - Fee Related JP4961314B2 (ja) 2007-09-28 2007-09-28 パワー半導体装置

Country Status (1)

Country Link
JP (1) JP4961314B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
CN113161309A (zh) * 2020-01-22 2021-07-23 台达电子企业管理（上海）有限公司 载板及其适用的功率模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162580A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 半導体装置
JPH1079453A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd モールド型電子部品及びその製法
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006013080A (ja) * 2004-06-24 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2006041071A (ja) * 2004-07-26 2006-02-09 Hitachi Ltd 樹脂モールド型モジュールとその製造方法
JP2006196765A (ja) * 2005-01-14 2006-07-27 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162580A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 半導体装置
JPH1079453A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd モールド型電子部品及びその製法
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006013080A (ja) * 2004-06-24 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2006041071A (ja) * 2004-07-26 2006-02-09 Hitachi Ltd 樹脂モールド型モジュールとその製造方法
JP2006196765A (ja) * 2005-01-14 2006-07-27 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205020A (ja) * 2010-03-26 2011-10-13 Sanken Electric Co Ltd 半導体装置
CN113161309A (zh) * 2020-01-22 2021-07-23 台达电子企业管理（上海）有限公司 载板及其适用的功率模块

Also Published As

Publication number Publication date
JP4961314B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
CN105612613B (zh) 半导体装置
US9773720B2 (en) Power module and fabrication method for the same
WO2012137760A1 (ja) 半導体装置および半導体装置の製造方法
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
JP2006134990A (ja) 半導体装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP2004281722A (ja) 電子回路装置及びその製造方法
JP2009536458A (ja) 半導体モジュール及びその製造方法
JP5895220B2 (ja) 半導体装置の製造方法
US20090243079A1 (en) Semiconductor device package
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
CA2563480C (en) Power circuit package and fabrication method
US20090237890A1 (en) Semiconductor device and method for manufacturing the same
JP2011142124A (ja) 半導体装置
WO2019064775A1 (ja) 半導体装置およびその製造方法
CN111433909A (zh) 半导体装置
CN104851843A (zh) 电力用半导体装置
JP4961314B2 (ja) パワー半導体装置
JP2010199505A (ja) 電子回路装置
JP2007288044A (ja) 半導体装置
JP2007081155A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
CN216145615U (zh) 半导体电路
WO2023149144A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4961314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees