JP2023061441A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023061441A
JP2023061441A JP2021171318A JP2021171318A JP2023061441A JP 2023061441 A JP2023061441 A JP 2023061441A JP 2021171318 A JP2021171318 A JP 2021171318A JP 2021171318 A JP2021171318 A JP 2021171318A JP 2023061441 A JP2023061441 A JP 2023061441A
Authority
JP
Japan
Prior art keywords
terminal
case
insulating paper
width
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021171318A
Other languages
English (en)
Inventor
悠馬 村田
Yuma Murata
遼一 加藤
Ryoichi Kato
慎司 多田
Shinji Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021171318A priority Critical patent/JP2023061441A/ja
Priority to CN202211004673.5A priority patent/CN116013914A/zh
Priority to US17/896,637 priority patent/US20230120152A1/en
Publication of JP2023061441A publication Critical patent/JP2023061441A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】絶縁距離を確保しつつインダクタンスが低減可能な半導体装置を実現する。【解決手段】半導体モジュール１０は、第１ケース１１に設けられた第１絶縁紙１４、それらの間に設けられた第１端子１３、及び第１絶縁紙１４の第１端子１３側とは反対側に設けられた第２端子１５を含む。第１絶縁紙１４は、平面視で、方向Ｄ１に第１幅Ｗ１を有し、より小さい第２幅Ｗ２の切り欠き部１４ａを備える。第１端子１３は、平面視で、接続領域１３ａが切り欠き部１４ａに位置する状態で第１絶縁紙１４によって覆われ、方向Ｄ１に第１幅Ｗ１よりも小さく且つ第２幅Ｗ２よりも大きい第３幅Ｗ３を有する。第２端子１５は、接続領域１３ａよりもケース１１の内側に位置する。接続領域１３ａ及び第２端子１５の各々に接続されるコンデンサの正負極端子よりも第１端子１３を幅広にし、絶縁距離を確保しつつインダクタンスを低減する。【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置に関し、パワー半導体素子を有するパワーモジュールと、コンデンサ素子を有するコンデンサモジュールとを接続する技術、パワーモジュール側の正極端子と負極端子とを絶縁物を介して積層する技術、沿面距離を確保するためにその絶縁物を周囲の樹脂部よりも突出させる技術等が知られている（特許文献１）。
また、コンデンサのプラス端子及びマイナス端子とそれぞれ接続される半導体モジュールの正側外部電極及び負側外部電極を、それらの幅よりも大きい幅の絶縁材を挟んで並行に配置する技術が知られている（特許文献２）。
また、ハウジング内のシリコンダイに接続され、ハウジングから延び、コンデンサと接続される正負のプレーナ端子間に、それぞれのプレーナ端子を形成する導電性シートの幅全体に渡って絶縁する、絶縁紙のような絶縁体を設ける技術が知られている（特許文献３）。
また、平滑用コンデンサの各電極とそれぞれ直流バスバーを介して接続されるパワーモジュールの正極側主電極及び負極側主電極を、電流の流れ方向に短く当該方向と直交する方向に長い平板状とし、それらの間に絶縁板を介在させて重畳配置する技術が知られている（特許文献４）。
また、一面側が三相インバータの半導体チップに向けられて他面側が樹脂モールド部から露出される上側及び下側放熱板に、それぞれ正極端子及び負極端子を接続し、当該正極端子及び負極端子をそれらよりも一回り大きいサイズの絶縁膜を挟んで対向配置し、それらの一部を樹脂モールド部から露出させて、そこに平滑コンデンサの接続部を接続する技術が知られている（特許文献５）。
また、リング状ゲート端子と上下端のアノード電極及びカソード電極とを備えた半導体スイッチング素子を冷却フィンの上に乗せ、カソード電極を冷却フィンと接続し、冷却フィンの上面に設けたカソードスペーサリングとリング状ゲート端子とを、電流が互いに逆方向に流れる一対の導電層を２組積層してなる配線基板を介して接続する技術が知られている（特許文献６）。
また、第１パワー端子、第１絶縁シート及び第２パワー端子が順に重なっている端子積層部を有し、第１パワー端子は、キャパシタの第１接続端子と導電接続された第１接合領域を有し、第２パワー端子は、キャパシタの第２接続端子と導電接続された第２接合領域を有し、第１絶縁シートは、平面視において第２接合領域から第１接合領域に向かう方向へ延伸するテラス部を有する半導体装置が知られている（特許文献７）。
特開２０１２－５５１６３号公報 特開２００７－２３４６９４号公報 米国特許出願公開第２０１６／０３６６７７８号明細書 特開２００９－５５１２号公報 国際公開第２０１４／００２４４２号パンフレット 特開平１１－２６１０４９号公報 特開２０２１－１０６２３５号公報
コンデンサと接続される半導体モジュールを備えた半導体装置に関し、コンデンサとの接続に用いる半導体モジュールの正極端子及び負極端子を、それらの間に絶縁紙を挟んだ積層構造とする技術が知られている。
半導体モジュールの一例として、半導体素子を収容するケースの縁部に、正極端子と絶縁紙と負極端子との積層構造を、正極端子及び負極端子の互いの一部がケースから露出するように設けたものがある。このような半導体モジュールの正負極端子にそれぞれ、コンデンサの正負極端子（それらに接続されたバスバー等でもよい）が、正負極の端子同士の接続部間に絶縁紙が設けられるようにして接続され、半導体装置が実現される。
この半導体装置において、半導体モジュールとコンデンサとの正負極の端子同士の接続部におけるインダクタンスを低減することは、半導体モジュールの動作時に発生するスイッチング損失を低減するうえで有効となる。しかし、これまでの半導体装置では、半導体モジュールとコンデンサとの正負極の端子同士の接続部において、インダクタンスを十分に低減することができない場合があった。また、例えば、正負極の一方の端子幅を広げて断面積を増やすといったように、インダクタンスを低減するための構造を採用しようとすると、正負極の端子同士の接続部における絶縁距離を確保することができなくなる場合があった。
１つの側面では、本発明は、絶縁距離を確保しつつインダクタンスを低減することのできる半導体装置を実現することを目的とする。
１つの態様では、第１ケースと、前記第１ケースの第１縁部に設けられ、平面視で、前記第１縁部に沿った第１方向に第１幅を有し、前記第１ケースの外側から内側に向かって窪んだ形状を有し且つ前記第１方向に前記第１幅よりも小さい第２幅を有する切り欠き部を備えた第１絶縁紙と、前記第１ケースと前記第１絶縁紙との間に設けられ、平面視で、一部が前記切り欠き部に位置する状態で前記第１絶縁紙によって覆われ、前記第１方向に前記第１幅よりも小さく且つ前記第２幅よりも大きい第３幅を有する第１端子と、前記第１絶縁紙の、前記第１端子側とは反対側に設けられ、前記切り欠き部の前記第１端子の前記一部よりも前記第１ケースの内側に位置する第２端子と、を含み、且つ、前記第１絶縁紙は、前記第１ケースの前記第１縁部から外側へ延出され、前記切り欠き部が、前記第１ケースの前記第１縁部よりも外側に位置し、前記第１端子は、前記第１ケースの前記第１縁部から外側へ延出され、前記一部が前記第１縁部よりも外側の前記切り欠き部に位置する、半導体モジュールを備える、半導体装置が提供される。
また、別の態様では、上記のような半導体モジュールとコンデンサとを含む半導体装置及びその製造方法が提供される。例えば、第１ケースと、前記第１ケースの第１縁部に設けられ、平面視で、前記第１縁部に沿った第１方向に第１幅を有し、前記第１ケースの外側から内側に向かって窪んだ形状を有し且つ前記第１方向に前記第１幅よりも小さい第２幅を有する切り欠き部を備えた第１絶縁紙と、前記第１ケースと前記第１絶縁紙との間に設けられ、平面視で、一部が前記切り欠き部に位置する状態で前記第１絶縁紙によって覆われ、前記第１方向に前記第１幅よりも小さく且つ前記第２幅よりも大きい第３幅を有する第１端子と、前記第１絶縁紙の、前記第１端子側とは反対側に設けられ、前記切り欠き部の前記第１端子の前記一部よりも前記第１ケースの内側に位置する第２端子と、を含み、且つ、前記第１絶縁紙は、前記第１ケースの前記第１縁部から外側へ延出され、前記切り欠き部が、前記第１ケースの前記第１縁部よりも外側に位置し、前記第１端子は、前記第１ケースの前記第１縁部から外側へ延出され、前記一部が前記第１縁部よりも外側の前記切り欠き部に位置する、半導体モジュールを準備する工程と、第２ケースと、前記第２ケースの第２縁部に設けられた第３端子と、前記第２ケースの前記第２縁部に設けられ、前記第３端子よりも前記第２ケースの内側に位置する第４端子と、第２絶縁紙と、を含むコンデンサを、前記第２縁部が前記第１ケースの前記第１縁部に対向するように配置する工程と、前記第１絶縁紙の前記切り欠き部に位置する前記第１端子の前記一部に前記第３端子を接続する工程と、接続された前記第３端子と前記第１端子の前記一部とを前記第２絶縁紙で覆う工程と、前記第２絶縁紙を跨いで、前記第２端子と前記第４端子とを導電性の接続部材で接続する工程と、を含む、半導体装置の製造方法が提供される。
１つの側面では、絶縁距離を確保しつつインダクタンスを低減することのできる半導体装置を実現することが可能になる。
第１の実施の形態に係る半導体装置の一例について説明する図である。 第１の実施の形態に係る半導体モジュールの端子構造部の一例について説明する図である。 第１の実施の形態に係るコンデンサの端子構造部の一例について説明する図である。 第１の実施の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その１）である。 第１の実施の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その２）である。 第１の実施の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その３）である。 第１の実施の形態に係る半導体モジュールとコンデンサとの接続部の一例について説明する図である。 別の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その１）である。 別の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その２）である。 別の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図（その３）である。 別の形態に係る半導体モジュールとコンデンサとの接続部の一例について説明する図である。 別の形態に係る半導体モジュールの端子幅と絶縁距離との関係について説明する図である。 第１の実施の形態に係る半導体モジュールの端子幅と絶縁距離との関係について説明する図である。 第２の実施の形態に係る半導体モジュールの端子構造部の一例について説明する図である。 第３の実施の形態に係る半導体装置の製造方法の一例について説明する図である。
［第１の実施の形態］
図１は第１の実施の形態に係る半導体装置の一例について説明する図である。図１には半導体装置の一例の要部斜視図を模式的に示している。
図１に示す半導体装置１は、半導体モジュール１０及びコンデンサ２０、並びにそれらを接続する接続部材３０を備える。
半導体モジュール１０は、第１ケース１１を備える。半導体モジュール１０の第１ケース１１内には、絶縁基板、及び絶縁基板に搭載された半導体素子等が収容される。
ここで、半導体モジュール１０の第１ケース１１には、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等の材料が用いられる。このような材料が用いられ、射出成形等により、第１ケース１１が形成される。
半導体モジュール１０の第１ケース１１内に収容される絶縁基板には、例えば、セラミックス基板の両主面に所定パターンの導体層が設けられたものが用いられる。セラミックス基板には、アルミナ、アルミナを主成分とする複合セラミックス、窒化アルミニウム、窒化珪素等の基板が用いられる。導体層には、銅、アルミニウム等の金属が用いられる。絶縁基板には、Direct Copper Bonding（ＤＣＢ）基板、Active Metal Brazed（ＡＭＢ）基板等を用いることができる。
半導体モジュール１０の第１ケース１１内に収容される絶縁基板に搭載される半導体素子には、例えば、Insulated Gate Bipolar Transistor（ＩＧＢＴ）やMetal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）といった半導体素子が用いられる。半導体素子には、例えば、Free Wheeling Diode（ＦＷＤ）やSchottky Barrier Diode（ＳＢＤ）といったダイオードが用いられてもよく、このようなダイオードがＩＧＢＴやＭＯＳＦＥＴと集積されたものが用いられてもよい。このほか、絶縁基板には、半導体素子と接続される端子部品等が搭載されてもよい。
このような絶縁基板及びそれに搭載された半導体素子等が収容される半導体モジュール１０の第１ケース１１の、その一辺に相当する第１縁部１１ａには、収容される絶縁基板及び半導体素子等と接続され、半導体モジュール１０をその外部のコンデンサ２０と接続するための端子構造部１２が設けられる。ここでは一例として、第１ケース１１の第１縁部１１ａに３つの端子構造部１２が設けられた半導体モジュール１０を図示している。尚、半導体モジュール１０の端子構造部１２については後述する。
コンデンサ２０は、第２ケース２１を備える。コンデンサ２０の第２ケース２１内には、コンデンサ素子が収容される。
ここで、コンデンサ２０の第２ケース２１には、ＰＰＳ樹脂、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、ＡＢＳ樹脂等の材料が用いられる。このような材料が用いられ、射出成形等により、第２ケース２１が形成される。
コンデンサ素子が収容されるコンデンサ２０の第２ケース２１の、その一辺に相当する第２縁部２１ａには、収容されるコンデンサ素子と接続され、コンデンサ２０をその外部の半導体モジュール１０と接続するための端子構造部２２が設けられる。ここでは一例として、第２ケース２１の第２縁部２１ａに３つの端子構造部２２が設けられたコンデンサ２０を図示している。尚、コンデンサ２０の端子構造部２２については後述する。
半導体モジュール１０とコンデンサ２０とは、互いの第１縁部１１ａと第２縁部２１ａとが対向するように配置され、互いの端子構造部１２と端子構造部２２とがバスバー等の接続部材３０を用いて接続される。このように半導体モジュール１０とコンデンサ２０とが接続され、半導体装置１が実現される。
半導体装置１では、半導体モジュール１０の絶縁基板及びそれに搭載された半導体素子等と、コンデンサ２０のコンデンサ素子とが用いられ、電力変換回路やインバータ回路といった所定機能を有する回路が形成される。
上記のような半導体装置１の、半導体モジュール１０の端子構造部１２及びコンデンサ２０の端子構造部２２について、それぞれ図２及び図３を参照して更に説明する。
まず、半導体モジュール１０の端子構造部１２について、図２を参照して説明する。
図２は第１の実施の形態に係る半導体モジュールの端子構造部の一例について説明する図である。図２（Ａ）には半導体モジュールの端子構造部の一例の要部平面図を模式的に示し、図２（Ｂ）には図２（Ａ）のIIb－IIb断面図を模式的に示し、図２（Ｃ）には図２（Ａ）のIIc－IIc断面図を模式的に示している。
図２（Ａ）～図２（Ｃ）は、図１のＰ部における半導体モジュール１０の端子構造部１２の一例を模式的に示したものであって、コンデンサ２０との接続前の半導体モジュール１０の端子構造部１２の一例を模式的に示したものである。
図２（Ａ）～図２（Ｃ）に示すように、半導体モジュール１０の第１ケース１１は、その第１縁部１１ａに、第１ケース１１の外部と連通する凹部１１ｂを有する。第１ケース１１の、凹部１１ｂが形成された第１縁部１１ａに、半導体モジュール１０の端子構造部１２が設けられる。
図２（Ａ）～図２（Ｃ）に示すように、半導体モジュール１０の端子構造部１２は、第１端子１３、第１絶縁紙１４及び第２端子１５を有する。第１端子１３は、第２端子１５とは異なる極性の端子である。例えば、第１端子１３は、半導体モジュール１０の負極（Ｎ）端子であり、第２端子１５は、半導体モジュール１０の正極（Ｐ）端子である。第１端子１３、第１絶縁紙１４及び第２端子１５は、第１端子１３と第２端子１５との間に第１絶縁紙１４が介在されるようにして積層される。第１端子１３及び第２端子１５には、銅、アルミニウム等の金属が用いられる。第１絶縁紙１４には、ＰＡ樹脂、フッ素樹脂、ポリイミド樹脂等の材料が用いられる。第１端子１３、第１絶縁紙１４及び第２端子１５はそれぞれ、端部が第１ケース１１の凹部１１ｂの側壁部内に埋設されていてもよい。
第１端子１３は、第１ケース１１の凹部１１ｂの底面上、即ち、第１ケース１１の第１縁部１１ａに形成された凹部１１ｂの底面と第１絶縁紙１４との間に設けられる。第１端子１３は、第１ケース１１（その凹部１１ｂの側壁部）で覆われない領域の先端部位が、第１ケース１１の側端１１ｃからその外側へ延出される。
第１絶縁紙１４は、第１端子１３上、即ち、第１端子１３の、第１ケース１１の第１縁部１１ａに形成された凹部１１ｂの底面側とは反対側に設けられる。第１絶縁紙１４は、第１ケース１１（その凹部１１ｂの側壁部）で覆われない領域の先端部位が、第１ケース１１の側端１１ｃからその外側へ延出される。第１絶縁紙１４には、その先端部位に、第１ケース１１の外側から内側に向かって窪んだ形状を有する切り欠き部１４ａが設けられる。第１絶縁紙１４は、第１ケース１１から延出される先端部位に切り欠き部１４ａが設けられ、平面視でＵ字形状となる。第１絶縁紙１４の切り欠き部１４ａから第１端子１３の一部（「接続領域」と言う）１３ａが露出する。第１端子１３は、その接続領域１３ａが第１絶縁紙１４の切り欠き部１４ａに位置する状態で、第１絶縁紙１４によって覆われる。第１端子１３は、第１絶縁紙１４の切り欠き部１４ａに位置する接続領域１３ａを除き、第１絶縁紙１４で覆われる。第１端子１３の接続領域１３ａは、後述するコンデンサ２０の第３端子２３が接続される領域として設けられる。
第２端子１５は、第１絶縁紙１４上、即ち、第１絶縁紙１４の、第１端子１３側とは反対側に設けられる。第２端子１５は、第１ケース１１（その凹部１１ｂの側壁部）で覆われない領域の先端部位が、第１ケース１１の内側であって、第１絶縁紙１４の切り欠き部１４ａ及びそこから露出する第１端子１３の接続領域１３ａよりも第１ケース１１の内側に位置するように、設けられる。
第１端子１３、第１絶縁紙１４及び第２端子１５は、図２（Ｂ）に示すように、第１ケース１１の内外方向Ｄ２に沿った、第１絶縁紙１４の切り欠き部１４ａを通る位置での断面では、第１端子１３、第１絶縁紙１４及び第２端子１５が階段状となるように設けられる。第１端子１３、第１絶縁紙１４及び第２端子１５は、図２（Ｃ）に示すように、第１ケース１１の内外方向Ｄ２に沿った、第１絶縁紙１４の切り欠き部１４ａを通らない位置での断面では、第１絶縁紙１４及び第２端子１５が階段状となるように設けられる。
端子構造部１２において、第１端子１３は、図２（Ａ）に示すように、第１ケース１１（その凹部１１ｂの側壁部）で覆われない領域の、第１ケース１１の第１縁部１１ａに沿った方向Ｄ１の第３幅Ｗ３、この例では、第１ケース１１から延出された先端部位の第３幅Ｗ３が、所定の値に設定される。例えば、第１端子１３の第３幅Ｗ３は、後述のように第１端子１３と接続されるコンデンサ２０の第３端子２３の第５幅Ｗ５（図３）、或いは、第２端子１５と接続される接続部材３０の、第１端子１３と対向する中間部３３の第６幅Ｗ６（図６）よりも大きくなるように、設定される。
接続領域１３ａが切り欠き部１４ａに位置する状態で第１端子１３を覆う第１絶縁紙１４は、図２（Ａ）に示すように、第１ケース１１（その凹部１１ｂの側壁部）で覆われない領域の、第１ケース１１の第１縁部１１ａに沿った方向Ｄ１の第１幅Ｗ１、この例では、第１ケース１１から延出された先端部位の第１幅Ｗ１が、第１端子１３の第３幅Ｗ３よりも大きくなるように、設定される。図２（Ａ）に示すように、第１絶縁紙１４の、第１ケース１１から延出された先端部位の第１幅Ｗ１は、第１ケース１１の凹部１１ｂの、第１縁部１１ａに沿った方向Ｄ１の幅（凹部１１ｂの対向する側壁部間の幅）よりも大きくなるように、設定される。
図２（Ａ）に示すように、第１絶縁紙１４の切り欠き部１４ａの、第１ケース１１の第１縁部１１ａに沿った方向Ｄ１の第２幅Ｗ２は、第１絶縁紙１４の、第１ケース１１から延出された先端部位の第１幅Ｗ１よりも小さくなる。第１絶縁紙１４は、第１ケース１１から延出された先端部位の第１幅Ｗ１よりも小さい第２幅Ｗ２の切り欠き部１４ａが設けられることで、平面視でＵ字形状となる。図２（Ａ）に示すように、第１端子１３の第３幅Ｗ３は、第１絶縁紙１４の第１幅Ｗ１よりも小さく、且つ、その切り欠き部１４ａの第２幅Ｗ２よりも大きくなるように、設定される。第１端子１３は、第１絶縁紙１４の切り欠き部１４ａに位置する接続領域１３ａを除き、第１絶縁紙１４で覆われる。
図２（Ａ）に示すように、第１絶縁紙１４の、第１ケース１１から延出されない部位の第４幅Ｗ４、即ち、平面視で第１ケース１１と重なる部位の第４幅Ｗ４は、第１幅Ｗ１よりも小さくなるように、設定される。このように第１絶縁紙１４は、第１ケース１１から延出された先端部位の第１幅Ｗ１が、延出されない部位の第４幅Ｗ４よりも大きくなるような形状とされる。例えば、第４幅Ｗ４は、第１ケース１１の凹部１１ｂの方向Ｄ１の幅、或いは第１ケース１１から延出された第１端子１３の先端部位の第３幅Ｗ３と同じ又は同等となるように、設定される。
次に、コンデンサ２０の端子構造部２２について、図３を参照して説明する。
図３は第１の実施の形態に係るコンデンサの端子構造部の一例について説明する図である。図３（Ａ）にはコンデンサの端子構造部の一例の要部平面図を模式的に示し、図３（Ｂ）には図３（Ａ）のIII－III断面図を模式的に示している。
図３（Ａ）及び図３（Ｂ）は図１のＰ部におけるコンデンサ２０の端子構造部２２の一例を模式的に示したものであって、半導体モジュール１０との接続前のコンデンサ２０の端子構造部２２の一例を模式的に示したものである。
図３（Ａ）及び図３（Ｂ）に示すように、コンデンサ２０の端子構造部２２は、コンデンサ２０の第２ケース２１の第２縁部２１ａに設けられる。コンデンサ２０の端子構造部２２は、第３端子２３、第２絶縁紙２４及び第４端子２５を有する。例えば、第３端子２３は、コンデンサ２０のＮ端子であり、第４端子２５は、コンデンサ２０のＰ端子である。第３端子２３及び第４端子２５には、銅、アルミニウム等の金属が用いられる。第２絶縁紙２４には、ＰＡ樹脂、フッ素樹脂、ポリイミド樹脂等の材料が用いられる。
第３端子２３は、図３（Ａ）及び図３（Ｂ）に示すように、半導体モジュール１０の第１ケース１１の第１縁部１１ａと対向される、コンデンサ２０の第２ケース２１の第２縁部２１ａの、その側端２１ｃ側に、設けられる。例えば、第３端子２３は、図３（Ｂ）に示すように、その一端側が第２ケース２１の第２縁部２１ａに接続され、他端側が第２ケース２１の外側に向かって折り曲げられた形状とされる。
第４端子２５は、図３（Ａ）及び図３（Ｂ）に示すように、第２ケース２１の第２縁部２１ａの、第３端子２３よりも第２ケース２１の内側、即ち、第２ケース２１の内外方向Ｄ４の内側に、設けられる。例えば、第４端子２５は、図３（Ｂ）に示すように、その一端側が第２ケース２１の第２縁部２１ａに接続され、他端側が第２ケース２１の内側に向かって折り曲げられた形状とされる。
第２絶縁紙２４は、図３（Ａ）及び図３（Ｂ）に示すように、第２ケース２１の第２縁部２１ａの、第３端子２３と第４端子２５との間に一端側が接続されて設けられる。第２絶縁紙２４は、第３端子２３側に折り曲げることができるような柔軟性を有する。第２絶縁紙２４は、第３端子２３側に折り曲げられた時に、第３端子２３を覆うことができるようなサイズとされる。第２絶縁紙２４は、後述のようにコンデンサ２０が半導体モジュール１０と接続される際、折り曲げられて半導体モジュール１０の第１ケース１１の凹部１１ｂ内に入り、半導体モジュール１０の第２端子１５は覆わずに、コンデンサ２０の第３端子２３と半導体モジュール１０の第１端子１３との接続部を覆うようなサイズとされる。
端子構造部２２において、第３端子２３は、図３（Ａ）に示すように、第２ケース２１の第２縁部２１ａに沿った方向Ｄ３の第５幅Ｗ５、この例では、第２ケース２１から延出された先端部位の第５幅Ｗ５が、所定の値に設定される。第３端子２３は、後述のように半導体モジュール１０の第１絶縁紙１４の切り欠き部１４ａに位置する第１端子１３の接続領域１３ａと接続される。コンデンサ２０の第３端子２３の第５幅Ｗ５は、半導体モジュール１０の第１端子１３の第３幅Ｗ３よりも小さくなるように設定される。例えば、コンデンサ２０の第３端子２３の第５幅Ｗ５は、それが接続される半導体モジュール１０の第１端子１３の接続領域１３ａの幅、即ち、接続領域１３ａが位置する第１絶縁紙１４の切り欠き部１４ａの第２幅Ｗ２と同じ又は同等となるように、或いは当該第２幅Ｗ２よりも小さくなるように、設定される。
続いて、上記のような端子構造部１２を有する半導体モジュール１０と端子構造部２２を有するコンデンサ２０との接続工程について説明する。
図４～図６は第１の実施の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図である。図４（Ａ）には第１の端子接続工程の一例の要部平面図を模式的に示し、図４（Ｂ）には図４（Ａ）のIV－IV断面図を模式的に示している。図５（Ａ）には絶縁紙被覆工程の一例の要部平面図を模式的に示し、図５（Ｂ）には図５（Ａ）のV－V断面図を模式的に示している。図６（Ａ）には第２の端子接続工程の一例の要部平面図を模式的に示し、図６（Ｂ）には図６（Ａ）のVI－VI断面図を模式的に示している。
まず、図４（Ａ）及び図４（Ｂ）に示すように、半導体モジュール１０とコンデンサ２０とが、互いの第１ケース１１の第１縁部１１ａ（その側端１１ｃ）と第２ケース２１の第２縁部２１ａ（その側端２１ｃ）とが対向するように、配置される。そして、半導体モジュール１０の第１ケース１１の第１縁部１１ａに設けられた端子構造部１２の、第１絶縁紙１４の切り欠き部１４ａから露出する第１端子１３の接続領域１３ａと、コンデンサ２０の第２ケース２１の第２縁部２１ａに設けられた端子構造部２２の第３端子２３とが、接続される。例えば、半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３とは、いずれもＮ端子である。
半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続は、例えば、レーザ溶接によって行われる。レーザ溶接は、連続的にレーザ光を照射するシームレーザを用いて行われてもよいし、パルス状のレーザ光を照射するスポットレーザを用いて行われてもよい。尚、半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続には、半田接合や超音波接合等の他の手法が用いられてもよい。
半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続後、図５（Ａ）及び図５（Ｂ）に示すように、コンデンサ２０の第２絶縁紙２４が、第１端子１３と第３端子２３との接続部側に折り曲げられる。コンデンサ２０の第２絶縁紙２４が、このように折り曲げられることで、第３端子２３及びそれと接続される第１端子１３の接続領域１３ａ、並びにその接続領域１３ａが切り欠き部１４ａに位置するように第１端子１３を覆っている第１絶縁紙１４が、折り曲げられた第２絶縁紙２４によって覆われる。第２絶縁紙２４は、折り曲げられた時に、半導体モジュール１０の第１ケース１１の凹部１１ｂ内に入り、第１絶縁紙１４の先端（第２ケース２１の第２縁部２１ａに接続される一端とは反対側）が半導体モジュール１０の第２端子１５に達しないようなサイズ、即ち、当該先端が半導体モジュール１０の第１絶縁紙１４の切り欠き部１４ａと第２端子１５との間に位置するようなサイズに、設定される。
尚、図５（Ｂ）には便宜上、折り曲げられた第２絶縁紙２４が、コンデンサ２０の第３端子２３及び半導体モジュール１０の第１絶縁紙１４と接触しない状態を示すが、折り曲げられた第２絶縁紙２４は、コンデンサ２０の第３端子２３及び半導体モジュール１０の第１絶縁紙１４と接触してもよい。
コンデンサ２０の第２絶縁紙２４の折り曲げ後、図６（Ａ）及び図６（Ｂ）に示すように、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とが、接続部材３０を用いて接続される。接続部材３０には、銅、アルミニウム等の金属が用いられる。接続部材３０には、例えば、バスバーが用いられる。接続部材３０は、半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続部及び半導体モジュール１０の第１絶縁紙１４を覆うように設けられるコンデンサ２０の第２絶縁紙２４を跨ぐように配置され、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とに接続される。例えば、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とは、いずれもＰ端子であり、接続部材３０は、半導体モジュール１０とコンデンサ２０のＰ端子同士を接続するＰ端子接続部材（「Ｐ端子」とも言う）である。
尚、図６（Ｂ）には便宜上、接続部材３０が、折り曲げられた第２絶縁紙２４と接触しない状態を示すが、接続部材３０は、折り曲げられた第２絶縁紙２４と接触してもよい。
半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５と、接続部材３０との接続は、例えば、レーザ溶接によって行われる。レーザ溶接は、シームレーザを用いて行われてもよいし、スポットレーザを用いて行われてもよい。尚、半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５と、接続部材３０との接続には、半田接合や超音波接合等の他の手法が用いられてもよい。
接続部材３０には、例えば、図６（Ａ）に示すように、平面視で、半導体モジュール１０の第２端子１５と接続される端部３１、及びコンデンサ２０の第４端子２５と接続される端部３２の幅よりも、それら端部３１と端部３２との間の中間部３３の幅が狭くなる、平面Ｈ字形状又は平面くびれ形状のものが用いられる。
接続部材３０の中間部３３は、半導体モジュール１０の第１端子１３と対向する。接続部材３０の中間部３３の第６幅Ｗ６、即ち、半導体モジュール１０の第１端子１３と対向する中間部３３の第６幅Ｗ６は、第１端子１３の第３幅Ｗ３（図２）よりも小さくなるように、設定される。例えば、接続部材３０の中間部３３の第６幅Ｗ６は、半導体モジュール１０の第１絶縁紙１４の切り欠き部１４ａの第２幅Ｗ２（図２）、或いはその切り欠き部１４ａに位置する第１端子１３の接続領域１３ａと接続されるコンデンサ２０の第３端子２３の第５幅Ｗ５（図３）と同じ又は同等となるように、或いはそれに近い値となるように、設定される。
例えば、図４～図６に示すような方法により、互いに接続された半導体モジュール１０とコンデンサ２０とを備える半導体装置１が得られる。
一般に、電力制御等に用いられるパワー半導体装置では、動作時に発生するスイッチング損失を減らすため、高速スイッチング化が求められている。パワー半導体装置では、半導体素子をオフする際に、電流の時間変化率（ｄｉ／ｄｔ）と配線インダクタンス（Ｌ）とにより、サージ電圧（ΔＶ＝Ｌ×ｄｉ／ｄｔ）が電源の直流電圧に対して印加される。半導体素子の耐圧を超えるサージ電圧が印加された場合には、半導体素子の性能劣化や破壊が生じる可能性がある。従って、パワー半導体装置を高速スイッチングで駆動させる場合には、配線インダクタンスを可能な限り小さくすることが望ましい。
上記の半導体装置１では、Ｎ端子である第１端子１３及び第３端子２３と、Ｐ端子である第２端子１５及び第４端子２５と接続されるＰ端子の接続部材３０とが、第１絶縁紙１４及び第２絶縁紙２４を介して配置される。半導体装置１では、電流が対向するようにＰ端子とＮ端子とが近接して配置されており、相互インダクタンスによりインダクタンスの低減が図られている。
上記のようにして得られる半導体装置１の、半導体モジュール１０とコンデンサ２０との接続部について、更に説明する。
図７は第１の実施の形態に係る半導体モジュールとコンデンサとの接続部の一例について説明する図である。図７には図６（Ａ）のVII－VII断面図を模式的に示している。
半導体装置１の、半導体モジュール１０とコンデンサ２０との接続部は、例えば、図７に示すような構造を有する。即ち、半導体モジュール１０の、第３幅Ｗ３の第１端子１３（Ｎ端子）上に、第２幅Ｗ２の切り欠き部１４ａを有する第１幅Ｗ１の第１絶縁紙１４が設けられる。その第１絶縁紙１４の、切り欠き部１４ａに位置する第１端子１３の接続領域１３ａに、コンデンサ２０の第５幅Ｗ５の第３端子２３（Ｎ端子）が接続される。半導体モジュール１０の第１端子１３の接続領域１３ａとコンデンサ２０の第３端子２３との接続部、及び第１絶縁紙１４を覆うように、コンデンサ２０の第２絶縁紙２４が設けられる。半導体モジュール１０の第２端子１５（Ｐ端子）と、ここでは図示されないコンデンサ２０の第４端子２５（Ｐ端子）とが、第１端子１３及び第３端子２３と対向する中間部３３が端部３１よりも小さい第６幅Ｗ６の接続部材３０（Ｐ端子）で接続される。接続部材３０の端部３１が、半導体モジュール１０の第２端子１５と接続され、ここでは図示されない接続部材３０の端部３２が、コンデンサ２０の第４端子２５と接続される。
半導体装置１では、コンデンサ２０の第３端子２３（Ｎ端子）と接続される半導体モジュール１０の第１端子１３（Ｎ端子）の第３幅Ｗ３が、第１端子１３と対向する接続部材３０（Ｐ端子）の中間部３３の第６幅Ｗ６に比べて大きくなるように設定される。そのため、第１端子１３の第３幅Ｗ３を接続部材３０の中間部３３の第６幅Ｗ６と同じ又は同等とした場合に比べて、第１端子１３の断面積が増える。第１端子１３及び接続部材３０の中間部３３のうち、一方の第１端子１３の断面積が増えることで、半導体モジュール１０とコンデンサ２０との接続部におけるインダクタンスが低減される。半導体装置１では、このようにしてインダクタンスの低減が図られることで、スイッチングの高速化、スイッチング損失の低減が実現される。
半導体装置１では、このように接続部材３０の中間部３３よりも幅広とされた第１端子１３が、切り欠き部１４ａに接続領域１３ａが位置する状態で第１絶縁紙１４により覆われる。第１絶縁紙１４は、第３幅Ｗ３の第１端子１３よりも更に大きい第１幅Ｗ１に設定される。第１端子１３の第３幅Ｗ３は、第１絶縁紙１４よりも幅狭で、且つ、切り欠き部１４ａよりも幅広となるように、設定される。半導体装置１では、このように第１絶縁紙１４が、接続領域１３ａを除いて第１端子１３を覆い、且つ、その第１端子１３よりも幅広とされる。これにより、上記のようにインダクタンスを低減するために第１端子１３が接続部材３０の中間部３３よりも幅広とされても、第１端子１３及び第３端子２３と接続部材３０の中間部３３との間の、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離（沿面距離）、即ち、図７に点線矢印で示すような、Ｎ端子とＰ端子との間の、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌｘ，Ｌｙが確保される。
ここで、比較のため、別の形態の半導体モジュール及びコンデンサを含む半導体装置について説明する。
図８～図１０は別の形態に係る半導体モジュールとコンデンサとの接続工程の一例について説明する図である。図８（Ａ）には第１の端子接続工程の一例の要部平面図を模式的に示し、図８（Ｂ）には図８（Ａ）のVIII－VIII断面図を模式的に示している。図９（Ａ）には絶縁紙被覆工程の一例の要部平面図を模式的に示し、図９（Ｂ）には図９（Ａ）のIX－IX断面図を模式的に示している。図１０（Ａ）には第２の端子接続工程の一例の要部平面図を模式的に示し、図１０（Ｂ）には図１０（Ａ）のX－X断面図を模式的に示している。
ここでは、図８（Ａ）及び図８（Ｂ）に示すような端子構造部１２Ａを有する半導体モジュール１０Ａが用いられる。この半導体モジュール１０Ａの端子構造部１２Ａは、第１ケース１１の、凹部１１ｂが形成された第１縁部１１ａに設けられる。端子構造部１２Ａは、比較的幅の小さい第１端子１３Ａ（Ｎ端子）、例えば、半導体モジュール１０Ａと接続されるコンデンサ２０の第３端子２３と同程度の幅の第１端子１３Ａを含む。第１端子１３Ａは、その先端部位が第１ケース１１から延出される。第１端子１３Ａは、その延出された先端部位を除き、第１ケース１１の凹部１１ｂにそこから延出しないサイズで設けられる第１絶縁紙１４Ａによって覆われる。その第１絶縁紙１４Ａ上に、第２端子１５Ａ（Ｐ端子）が設けられる。半導体モジュール１０Ａは、このような端子構造部１２Ａを有する点で、上記第１の実施の形態で述べた半導体モジュール１０と相違する。
例えば、このような端子構造部１２Ａを有する半導体モジュール１０Ａと端子構造部２２を有するコンデンサ２０との接続は、次のようにして行われる。
まず、図８（Ａ）及び図８（Ｂ）に示すように、半導体モジュール１０Ａとコンデンサ２０とが、互いの第１ケース１１の第１縁部１１ａ（その側端１１ｃ）と第２ケース２１の第２縁部２１ａ（その側端２１ｃ）とが対向するように、配置される。そして、半導体モジュール１０Ａの端子構造部１２Ａの、第１ケース１１から延出された第１端子１３Ａと、コンデンサ２０の端子構造部２２の第３端子２３（Ｎ端子）とが、レーザ溶接等の手法を用いて接続される。
半導体モジュール１０の第１端子１３Ａとコンデンサ２０の第３端子２３との接続後、図９（Ａ）及び図９（Ｂ）に示すように、コンデンサ２０の第２絶縁紙２４が、第１端子１３Ａと第３端子２３との接続部側に折り曲げられる。折り曲げられた第２絶縁紙２４により、第３端子２３及びそれと接続される第１端子１３Ａ並びに第１絶縁紙１４Ａが覆われる。尚、図９（Ｂ）には便宜上、折り曲げられた第２絶縁紙２４が、コンデンサ２０の第３端子２３及び半導体モジュール１０Ａの第１絶縁紙１４Ａと接触しない状態を示すが、折り曲げられた第２絶縁紙２４は、第３端子２３及び第１絶縁紙１４Ａと接触してもよい。
コンデンサ２０の第２絶縁紙２４の折り曲げ後、図１０（Ａ）及び図１０（Ｂ）に示すように、半導体モジュール１０の第２端子１５Ａとコンデンサ２０の第４端子２５とが、接続部材３０（Ｐ端子）を用いて接続される。接続部材３０は、半導体モジュール１０Ａの第１端子１３Ａとコンデンサ２０の第３端子２３との接続部及び半導体モジュール１０Ａの第１絶縁紙１４Ａを覆うように設けられるコンデンサ２０の第２絶縁紙２４を跨ぐように配置され、第２端子１５Ａ及び第４端子２５にレーザ溶接等の手法を用いて接続される。尚、図１０（Ｂ）には便宜上、接続部材３０が、折り曲げられた第２絶縁紙２４と接触しない状態を示すが、接続部材３０は、折り曲げられた第２絶縁紙２４と接触してもよい。
例えば、図８～図１０に示すような方法により、互いに接続された半導体モジュール１０Ａとコンデンサ２０とを備える半導体装置１Ａが得られる。
図１１は別の形態に係る半導体モジュールとコンデンサとの接続部の一例について説明する図である。図１１には図１０（Ａ）のXI－XI断面図を模式的に示している。
半導体装置１Ａの、半導体モジュール１０Ａとコンデンサ２０との接続部は、例えば、図１１に示すような構造を有する。即ち、半導体モジュール１０Ａの第１端子１３Ａ（Ｎ端子）上に、コンデンサ２０の第３端子２３（Ｎ端子）が接続され、これらを覆うように、コンデンサ２０の第２絶縁紙２４が設けられる。半導体モジュール１０Ａの第２端子１５Ａ（Ｐ端子）と、ここでは図示されないコンデンサ２０の第４端子２５（Ｐ端子）とが、第１端子１３Ａ及び第３端子２３と対向する中間部３３を含む接続部材３０（Ｐ端子）で接続される。接続部材３０の端部３１が、半導体モジュール１０の第２端子１５Ａと接続され、ここでは図示されない接続部材３０の端部３２が、コンデンサ２０の第４端子２５と接続される。
半導体装置１Ａでは、コンデンサ２０の第３端子２３（Ｎ端子）及びそれと接続される半導体モジュール１０Ａの第１端子１３Ａ（Ｎ端子）が、それらと対向する接続部材３０（Ｐ端子）の中間部３３と同じ又は同等の幅に設定される。これにより、第１端子１３Ａ及び第３端子２３と接続部材３０の中間部３３との間の、第２絶縁紙２４に沿った絶縁距離（沿面距離）、即ち、図１１に点線矢印で示すような、Ｎ端子とＰ端子との間の、第２絶縁紙２４に沿った絶縁距離Ｌｚが確保される。
その一方、半導体装置１Ａでは、第３端子２３及び第１端子１３Ａが接続部材３０の中間部３３と同じ又は同等の幅に設定されるため、半導体モジュール１０Ａとコンデンサ２０との接続部におけるインダクタンスが十分に低減されないことが起こり得る。
図１２は別の形態に係る半導体モジュールの端子幅と絶縁距離との関係について説明する図である。図１２（Ａ）及び図１２（Ｂ）には半導体モジュールとコンデンサとの接続部の断面図を模式的に示している。
半導体装置１Ａでは、図１２（Ａ）（及び上記図１１）に示すように、コンデンサ２０の第３端子２３（Ｎ端子）及びそれと接続される半導体モジュール１０Ａの第１端子１３Ａ（Ｎ端子）が、それらと対向する接続部材３０（Ｐ端子）の中間部３３と同じ又は同等の幅に設定される。このような半導体装置１Ａでは、上記の通り、半導体モジュール１０Ａとコンデンサ２０との接続部におけるインダクタンスは十分に低減されないことが起こり得る一方、第１端子１３Ａ及び第３端子２３（Ｎ端子）と接続部材３０の中間部３３（Ｐ端子）との間の絶縁距離Ｌｚは確保される。
半導体装置１Ａにおいて、半導体モジュール１０Ａとコンデンサ２０との接続部におけるインダクタンスを低減するためには、例えば、図１２（Ｂ）に示すように、半導体モジュール１０Ａの第１端子１３Ａの幅を大きくすることが考えられる。しかし、このように第１端子１３Ａの幅を大きくすると、インダクタンスは低減される一方、第１端子１３Ａと接続部材３０の中間部３３との間の第２絶縁紙２４に沿った絶縁距離Ｌｚ１が、第３端子２３と接続部材３０の中間部３３との間の第２絶縁紙２４に沿った絶縁距離Ｌｚよりも短くなり、Ｎ端子とＰ端子との間に十分な絶縁距離が確保されないことが起こり得る。
これに対し、上記第１の実施の形態で述べた半導体装置１(図１～図７)では、上記図７等に示したように、半導体モジュール１０とコンデンサ２０との接続部におけるインダクタンスを低減するために接続部材３０の中間部３３よりも幅広とされた第１端子１３が、切り欠き部１４ａに接続領域１３ａが位置する状態で第１絶縁紙１４によって覆われる。第１絶縁紙１４は、幅広とされた第１端子１３よりも更に幅広とされ、第１端子１３は、第１絶縁紙１４よりも幅狭で、且つ、切り欠き部１４ａよりも幅広とされる。半導体装置１では、このように第１絶縁紙１４が、接続領域１３ａを除いて第１端子１３を覆い、且つ、その第１端子１３よりも幅広とされる。これにより、インダクタンスを低減するために第１端子１３が接続部材３０の中間部３３よりも幅広とされても、第１端子１３及び第３端子２３（Ｎ端子）と接続部材３０の中間部３３（Ｐ端子）との間の、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌｘ，Ｌｙが確保される。
半導体装置１(図１～図７)によれば、絶縁距離を確保しつつインダクタンスを低減することが可能になる。上記のような第１端子１３及び第１絶縁紙１４を含む半導体モジュール１０によれば、コンデンサ２０と接続された時に、それらの接続部において、絶縁距離が確保されつつインダクタンスが低減される半導体装置１を実現することが可能になる。
一例として、上記半導体装置１Ａ（図８～図１１）及び上記半導体装置１(図１～図７)について、端子幅とインダクタンスとの関係について評価した結果を示す。
半導体装置１Ａにおいて、上記図１１の、Ｎ端子である第１端子１３Ａ及び第３端子２３の幅を２２．９［ｍｍ］とし、Ｐ端子である接続部材３０の中間部３３の幅を同じく２２．９［ｍｍ］とすると、半導体モジュール１０Ａとコンデンサ２０との接続部におけるインダクタンスは３．１［ｎＨ］となる（半導体装置１の内部回路のインダクタンスを除く）。
これに対し、半導体装置１において、上記図７の、Ｎ端子である第１端子１３及び第３端子２３のうち、第１端子１３の幅（Ｗ３）を広げて２８［ｍｍ］とし、第３端子２３の幅（Ｗ２，Ｗ５）は変えずに２２．９［ｍｍ］とし、Ｐ端子である接続部材３０の中間部３３の幅（Ｗ６）も変えずに２２．９［ｍｍ］とすると、半導体モジュール１０とコンデンサ２０との接続部におけるインダクタンスは２．９［ｎＨ］に低減される（半導体装置１の内部回路のインダクタンスを除く）。
半導体装置１では、半導体モジュール１０の第１端子１３の幅が広げられることで、インダクタンスが低減される。半導体装置１では、上記のように、幅が広げられた第１端子１３が、切り欠き部１４ａに接続領域１３ａが位置する状態で、第１端子１３よりも更に幅広の第１絶縁紙１４によって覆われることで、第１端子１３及び第３端子２３（Ｎ端子）と接続部材３０の中間部３３（Ｐ端子）との間の絶縁距離Ｌｘ，Ｌｙが確保される。
半導体装置１によれば、絶縁距離を確保しつつインダクタンスを低減することが可能になる。上記のような第１端子１３及び第１絶縁紙１４を含む半導体モジュール１０によれば、コンデンサ２０と接続された時に、それらの接続部において、絶縁距離が確保されつつインダクタンスが低減される半導体装置１を実現することが可能になる。
尚、半導体装置１では、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とを接続する接続部材３０として、端部３１及び端部３２に比べて幅狭の中間部３３を有するものが用いられる。このような幅狭の中間部３３を有する接続部材３０が用いられることで、中間部３３が幅狭とされない場合に比べて、中間部３３と半導体モジュール１０の第１端子１３及びコンデンサ２０の第３端子２３との間の絶縁距離を大きくすることができる。また、接続部材３０は、中間部３３よりも幅広の端部３１及び端部３２でそれぞれ第２端子１５及び第４端子２５と接続することができる。端子接続面積を確保しつつ絶縁距離を確保する観点では、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とを接続する接続部材３０として、上記のような、中間部３３が幅狭とされた接続部材３０が用いられることが好ましい。
半導体モジュール１０の第１端子１３及び第１絶縁紙１４について更に述べる。
図１３は第１の実施の形態に係る半導体モジュールの端子幅と絶縁距離との関係について説明する図である。図１３（Ａ）～図１３（Ｃ）にはそれぞれ、半導体モジュールとコンデンサとの接続部の要部断面図を模式的に示している。尚、図１３（Ａ）～図１３（Ｃ）にはそれぞれ、半導体モジュールとコンデンサとの接続部を２分割した時の半分（右半分）のみを図示している。
今、図１３（Ａ）に示すように、半導体装置１Ａ（図８～図１１）における半導体モジュール１０Ａの第１端子１３Ａ及びそれと接続されるコンデンサ２０の第３端子２３の幅をＷｂとした時の、第１端子１３Ａ及び第３端子２３（Ｎ端子）と接続部材３０の中間部３３（Ｐ端子）との間の第２絶縁紙２４に沿った絶縁距離をＬｂとする。
ここで、図１３（Ｂ）に示すように、半導体装置１(図１～図７)において、半導体モジュール１０の第１端子１３の幅Ｗａを、上記半導体装置１Ａの第１端子１３Ａの幅Ｗｂよりも大きくした時、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌａが、上記半導体装置１Ａの第２絶縁紙２４に沿った絶縁距離Ｌｂ、又は半導体装置１の第２絶縁紙２４に沿った絶縁距離Ｌｂよりも大きくなっていれば、絶縁距離を確保しつつ、第１端子１３の断面積増によるインダクタンスの低減効果が得られる。
図１３（Ｃ）に示すように、半導体装置１(図１～図７)において、半導体モジュール１０の第１端子１３の幅Ｗａを更に大きくしても、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌａが、上記半導体装置１Ａ又は半導体装置１の第２絶縁紙２４に沿った絶縁距離Ｌｂと同じになる範囲までであれば、絶縁距離を確保しつつ、第１端子１３の断面積増によるインダクタンスの低減効果は得られる。
但し、半導体装置１において、半導体モジュール１０の第１端子１３の幅Ｗａを大きくすることにより、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌａが、上記半導体装置１Ａ又は半導体装置１の第２絶縁紙２４に沿った絶縁距離Ｌｂよりも小さくなる場合には、第１端子１３の断面積増によるインダクタンスの低減効果は得られる一方、絶縁距離が確保できなくなる。半導体装置１において、絶縁距離を確保しつつインダクタンスを低減するためには、半導体モジュール１０の第１端子１３の幅Ｗａを、第１絶縁紙１４及び第２絶縁紙２４に沿った絶縁距離Ｌａが、上記半導体装置１Ａ又は半導体装置１の第２絶縁紙２４に沿った絶縁距離Ｌｂと同じになる範囲まで、大きくすることができる。
以上、第１の実施の形態に係る半導体装置１並びにそれが備える半導体モジュール１０及びコンデンサ２０について説明した。
尚、以上の説明では、半導体装置１において、半導体モジュール１０の第１端子１３及びコンデンサ２０の第３端子２３をＮ端子とし、半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５並びに接続部材３０をＰ端子とした。このほか、半導体装置１において、半導体モジュール１０の第１端子１３及びコンデンサ２０の第３端子２３をＰ端子とし、半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５並びに接続部材３０をＮ端子とすることもできる。
［第２の実施の形態］
図１４は第２の実施の形態に係る半導体モジュールの端子構造部の一例について説明する図である。図１４（Ａ）には半導体モジュールの端子構造部の一例の要部平面図を模式的に示し、図１４（Ｂ）には図１４（Ａ）のXIVb－XIVb断面図を模式的に示し、図１４（Ｃ）には図１４（Ａ）のXIVc－XIVc断面図を模式的に示している。
図１４（Ａ）～図１４（Ｃ）に示す半導体モジュール１０Ｂの端子構造部１２Ｂは、第１端子１３、及び第１端子１３をその接続領域１３ａが切り欠き部１４ａに位置する状態で覆う第１絶縁紙１４が、第１ケース１１から外側へ延出されない構成を有する点で、上記第１の実施の形態で述べた半導体モジュール１０の端子構造部１２と相違する。
半導体モジュール１０Ｂの端子構造部１２Ｂにおいて、第１端子１３及び第２端子１５並びにそれらの間に設けられる第１絶縁紙１４は、第１ケース１１の第１縁部１１ａに形成される凹部１１ｂ内に設けられる。第１端子１３、第１絶縁紙１４及び第２端子１５はそれぞれ、端部が第１ケース１１の凹部１１ｂの側壁部内に埋設されてもよい。半導体モジュール１０Ｂの端子構造部１２Ｂにおいて、第１端子１３は、第１絶縁紙１４の第１幅Ｗ１よりも小さく、且つ、その切り欠き部１４ａの第２幅Ｗ２よりも大きい第３幅Ｗ３に、設定される。
上記第１の実施の形態で述べた例に従い、半導体モジュール１０Ｂの、第１絶縁紙１４の切り欠き部１４ａから露出する第１端子１３の接続領域１３ａに、コンデンサ２０の第３端子２３が接続され、第１端子１３と第３端子２３との接続部と対向する中間部３３を有する接続部材３０により、半導体モジュール１０Ｂの第２端子１５とコンデンサ２０の第４端子２５とが接続される。これにより、互いに接続された半導体モジュール１０Ｂとコンデンサ２０とを備える半導体装置が実現される。
半導体モジュール１０Ｂの端子構造部１２Ｂのように、第１端子１３及び第２端子１５並びにそれらの間に設けられる第１絶縁紙１４は、第１ケース１１の第１縁部１１ａに形成される凹部１１ｂ内に設けられてもよい。
［第３の実施の形態］
ここでは、上記のような半導体装置１等の製造方法の一例を、第３の実施の形態として説明する。図１５は第３の実施の形態に係る半導体装置の製造方法の一例について説明する図である。
まず、半導体モジュール、一例として、上記第１の実施の形態の図２（Ａ）～図２（Ｃ）に示したような半導体モジュール１０が準備される（ステップＳ１）。即ち、第１ケース１１の第１縁部１１ａに、上記のような第１端子１３及び第２端子１５、並びにそれらの間に介在され第１端子１３の接続領域１３ａが露出する切り欠き部１４ａを有する第１絶縁紙１４が設けられた半導体モジュール１０が準備される。
また、上記第１の実施の形態の図３（Ａ）及び図３（Ｂ）に示したような、半導体モジュール１０と接続するためのコンデンサ２０が準備される（ステップＳ２）。即ち、第２ケース２１の第２縁部２１ａに、上記のような第３端子２３、第２絶縁紙２４及び第４端子２５が設けられたコンデンサ２０が準備される。
尚、ステップＳ１及びステップＳ２の順序は限定されるものではなく、いずれが先に行われても構わない。
次いで、準備された半導体モジュール１０とコンデンサ２０とが、互いの第１ケース１１の第１縁部１１ａと第２ケース２１の第２縁部２１ａとが対向するように、配置される（ステップＳ３）。
そして、半導体モジュール１０の第１絶縁紙１４の切り欠き部１４ａから露出する第１端子１３の接続領域１３ａと、コンデンサ２０の第３端子２３とが、接続される（ステップＳ４）。半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３とは、例えば、いずれもＮ端子とされ、ステップＳ４では、半導体モジュール１０とコンデンサ２０のＮ端子同士が接続される。
次いで、コンデンサ２０の第２絶縁紙２４が、半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続部側に折り曲げられ、当該接続部が第２絶縁紙２４で覆われる（ステップＳ５）。ステップＳ５では、第３端子２３及びそれと接続される第１端子１３の接続領域１３ａ、並びにその接続領域１３ａが切り欠き部１４ａに位置するように第１端子１３を覆っている第１絶縁紙１４が、折り曲げられた第２絶縁紙２４によって覆われる。
次いで、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とが、上記のような接続部材３０を用いて接続される（ステップＳ６）。半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とは、例えば、いずれもＰ端子とされ、ステップＳ６では、半導体モジュール１０とコンデンサ２０のＰ端子同士が接続される。接続部材３０はＰ端子として機能する。ステップＳ６において、接続部材３０は、半導体モジュール１０の第１端子１３とコンデンサ２０の第３端子２３との接続部及び半導体モジュール１０の第１絶縁紙１４を覆うコンデンサ２０の第２絶縁紙２４を跨ぐように配置され、半導体モジュール１０の第２端子１５とコンデンサ２０の第４端子２５とに接続される。
例えば、このステップＳ１～Ｓ６のような方法が用いられ、半導体装置１が製造される。
尚、ここでは、第１の実施の形態で述べたような半導体モジュール１０をコンデンサ２０と接続する場合を例にしたが、上記第２の実施の形態で述べたような半導体モジュール１０Ｂについても同様に、コンデンサ２０と接続することが可能である。
また、ここでは、半導体モジュール１０の第１端子１３及びコンデンサ２０の第３端子２３をＮ端子とし、半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５並びに接続部材３０をＰ端子とした。このほか、半導体モジュール１０の第１端子１３及びコンデンサ２０の第３端子２３をＰ端子とし、半導体モジュール１０の第２端子１５及びコンデンサ２０の第４端子２５並びに接続部材３０をＮ端子とすることもできる。この場合、ステップＳ４では、半導体モジュール１０とコンデンサ２０のＰ端子同士が接続され、ステップＳ６では、半導体モジュール１０とコンデンサ２０のＮ端子同士が接続されることになる。
１，１Ａ 半導体装置
１０，１０Ａ，１０Ｂ 半導体モジュール
１１ 第１ケース
２１ 第２ケース
１１ａ 第１縁部
２１ａ 第２縁部
１１ｂ 凹部
１１ｃ，２１ｃ 側端
１２，１２Ａ，１２Ｂ，２２ 端子構造部
１３，１３Ａ 第１端子
１５，１５Ａ 第２端子
２３ 第３端子
２５ 第４端子
１３ａ 接続領域
１４，１４Ａ 第１絶縁紙
２４ 第２絶縁紙
１４ａ 切り欠き部
２０ コンデンサ
３０ 接続部材
３１，３２ 端部
３３ 中間部
Ｄ１，Ｄ３ 縁部に沿った方向
Ｄ２，Ｄ４ 内外方向
Ｗ１ 第１幅
Ｗ２ 第２幅
Ｗ３ 第３幅
Ｗ４ 第４幅
Ｗ５ 第５幅
Ｗ６ 第６幅
Ｗａ，Ｗｂ 幅
Ｌａ，Ｌｂ，Ｌｘ，Ｌｙ，Ｌｚ，Ｌｚ１ 絶縁距離

Claims (13)

  1. 第１ケースと、
    前記第１ケースの第１縁部に設けられ、平面視で、前記第１縁部に沿った第１方向に第１幅を有し、前記第１ケースの外側から内側に向かって窪んだ形状を有し且つ前記第１方向に前記第１幅よりも小さい第２幅を有する切り欠き部を備えた第１絶縁紙と、
    前記第１ケースと前記第１絶縁紙との間に設けられ、平面視で、一部が前記切り欠き部に位置する状態で前記第１絶縁紙によって覆われ、前記第１方向に前記第１幅よりも小さく且つ前記第２幅よりも大きい第３幅を有する第１端子と、
    前記第１絶縁紙の、前記第１端子側とは反対側に設けられ、前記切り欠き部の前記第１端子の前記一部よりも前記第１ケースの内側に位置する第２端子と、
    を含み、且つ、
    前記第１絶縁紙は、前記第１ケースの前記第１縁部から外側へ延出され、前記切り欠き部が、前記第１ケースの前記第１縁部よりも外側に位置し、
    前記第１端子は、前記第１ケースの前記第１縁部から外側へ延出され、前記一部が前記第１縁部よりも外側の前記切り欠き部に位置する、
    半導体モジュールを備える、半導体装置。
  2. 前記切り欠き部を備えた前記第１絶縁紙は、平面視でＵ字形状を有する、請求項１に記載の半導体装置。
  3. 前記第１絶縁紙は、前記第１ケースの前記第１縁部から外側へ延出された部位が、前記第１幅を有し、
    前記第１端子は、前記第１ケースの前記第１縁部から外側へ延出された部位が、前記第３幅を有する、請求項１又は２に記載の半導体装置。
  4. 前記第１絶縁紙は、平面視で、前記第１ケースの前記第１縁部と重なる部位が、前記第１方向に前記第１幅よりも小さい第４幅を有する、請求項３に記載の半導体装置。
  5. 前記第１端子は、前記第２端子とは、異なる極性の端子である、請求項１乃至４の内いずれか一項に記載の半導体装置。
  6. 前記第１ケースの前記第１縁部に対向する第２縁部を有する第２ケースと、
    前記第２ケースの前記第２縁部に設けられ、前記第１絶縁紙の前記切り欠き部に位置する前記第１端子の前記一部に接続された第３端子と、
    接続された前記第３端子と前記第１端子の前記一部とを覆う第２絶縁紙と、
    前記第２ケースの前記第２縁部の、前記第３端子よりも前記第２ケースの内側に設けられた第４端子と、
    を含むコンデンサと、
    接続された前記第３端子と前記第１端子の前記一部とを覆う前記第２絶縁紙を跨いで、前記第２端子と前記第４端子とを接続する、導電性の接続部材と、
    を備える、請求項１乃至５の内いずれか一項に記載の半導体装置。
  7. 前記第３端子の、前記第１端子の前記一部に接続される部位が、平面視で、前記第１方向に前記第１端子の前記第３幅よりも小さい第５幅を有する、請求項６に記載の半導体装置。
  8. 前記接続部材の、前記第１端子と対向する部位が、平面視で、前記第１方向に前記第１端子の前記第３幅よりも小さい第６幅を有する、請求項６又は７に記載の半導体装置。
  9. 前記第１方向の前記切り欠き部を通る位置での断面において、前記接続部材から前記第１端子までの前記第２絶縁紙及び前記第１絶縁紙に沿った絶縁距離は、前記接続部材から前記第３端子までの前記第２絶縁紙に沿った絶縁距離以上である、請求項６乃至８の内いずれか一項に記載の半導体装置。
  10. 第１ケースと、
    前記第１ケースの第１縁部に設けられ、平面視で、前記第１縁部に沿った第１方向に第１幅を有し、前記第１ケースの外側から内側に向かって窪んだ形状を有し且つ前記第１方向に前記第１幅よりも小さい第２幅を有する切り欠き部を備えた第１絶縁紙と、
    前記第１ケースと前記第１絶縁紙との間に設けられ、平面視で、一部が前記切り欠き部に位置する状態で前記第１絶縁紙によって覆われ、前記第１方向に前記第１幅よりも小さく且つ前記第２幅よりも大きい第３幅を有する第１端子と、
    前記第１絶縁紙の、前記第１端子側とは反対側に設けられ、前記切り欠き部の前記第１端子の前記一部よりも前記第１ケースの内側に位置する第２端子と、を含み、且つ、
    前記第１絶縁紙は、前記第１ケースの前記第１縁部から外側へ延出され、前記切り欠き部が、前記第１ケースの前記第１縁部よりも外側に位置し、
    前記第１端子は、前記第１ケースの前記第１縁部から外側へ延出され、前記一部が前記第１縁部よりも外側の前記切り欠き部に位置する、
    半導体モジュールを準備する工程と、
    第２ケースと、
    前記第２ケースの第２縁部に設けられた第３端子と、
    前記第２ケースの前記第２縁部に設けられ、前記第３端子よりも前記第２ケースの内側に位置する第４端子と、
    第２絶縁紙と、を含むコンデンサを、前記第２縁部が前記第１ケースの前記第１縁部に対向するように配置する工程と、
    前記第１絶縁紙の前記切り欠き部に位置する前記第１端子の前記一部に前記第３端子を接続する工程と、
    接続された前記第３端子と前記第１端子の前記一部とを前記第２絶縁紙で覆う工程と、
    前記第２絶縁紙を跨いで、前記第２端子と前記第４端子とを導電性の接続部材で接続する工程と、
    を含む、半導体装置の製造方法。
  11. 前記第３端子の、前記第１端子の前記一部に接続される部位が、平面視で、前記第１方向に前記第１端子の前記第３幅よりも小さい第４幅を有する、請求項１０に記載の半導体装置の製造方法。
  12. 前記接続部材の、前記第１端子と対向する部位が、平面視で、前記第１方向に前記第１端子の前記第３幅よりも小さい第５幅を有する、請求項１０又は１１に記載の半導体装置の製造方法。
  13. 前記第１方向の前記切り欠き部を通る位置での断面において、前記接続部材から前記第１端子までの前記第２絶縁紙及び前記第１絶縁紙に沿った絶縁距離は、前記接続部材から前記第３端子までの前記第２絶縁紙に沿った絶縁距離以上である、請求項１０乃至１２の内いずれか一項に記載の半導体装置の製造方法。
JP2021171318A 2021-10-20 2021-10-20 半導体装置及び半導体装置の製造方法 Pending JP2023061441A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021171318A JP2023061441A (ja) 2021-10-20 2021-10-20 半導体装置及び半導体装置の製造方法
CN202211004673.5A CN116013914A (zh) 2021-10-20 2022-08-22 半导体装置以及半导体装置的制造方法
US17/896,637 US20230120152A1 (en) 2021-10-20 2022-08-26 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021171318A JP2023061441A (ja) 2021-10-20 2021-10-20 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023061441A true JP2023061441A (ja) 2023-05-02

Family

ID=85981958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021171318A Pending JP2023061441A (ja) 2021-10-20 2021-10-20 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20230120152A1 (ja)
JP (1) JP2023061441A (ja)
CN (1) CN116013914A (ja)

Also Published As

Publication number Publication date
CN116013914A (zh) 2023-04-25
US20230120152A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US20190139874A1 (en) Semiconductor device having two switching elements
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP7452597B2 (ja) 半導体装置及びその製造方法
JP4660214B2 (ja) 電力用半導体装置
US9159715B2 (en) Miniaturized semiconductor device
WO2019123818A1 (ja) 電力変換装置
US11398448B2 (en) Semiconductor module
CN106252312B (zh) 具有堆叠端子的半导体器件
JP2002208673A (ja) 半導体装置およびパワーモジュール
WO2017159081A1 (ja) 半導体モジュール
JP7451521B2 (ja) 半導体装置及び半導体装置の製造方法
JP7467913B2 (ja) 半導体装置
US20220157682A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP6480856B2 (ja) 半導体モジュール
US11335660B2 (en) Semiconductor module
JP2021114893A (ja) 電子回路ユニット
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP2022526411A (ja) 電子スイッチングユニット
WO2022124011A1 (ja) 積層型コンデンサおよび半導体装置
JP2023061441A (ja) 半導体装置及び半導体装置の製造方法
WO2019064904A1 (ja) 半導体モジュール
JP6493751B2 (ja) 電力変換装置
US20230112316A1 (en) Power semiconductor module having a dc voltage connecting device
WO2021014875A1 (ja) 半導体装置
WO2021187409A1 (ja) 半導体装置