CN108650788A - 一种电路模组及终端设备 - Google Patents

一种电路模组及终端设备 Download PDF

Info

Publication number
CN108650788A
CN108650788A CN201810467181.7A CN201810467181A CN108650788A CN 108650788 A CN108650788 A CN 108650788A CN 201810467181 A CN201810467181 A CN 201810467181A CN 108650788 A CN108650788 A CN 108650788A
Authority
CN
China
Prior art keywords
component
package substrate
circuit board
main circuit
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810467181.7A
Other languages
English (en)
Inventor
罗雷
杨俊�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201810467181.7A priority Critical patent/CN108650788A/zh
Publication of CN108650788A publication Critical patent/CN108650788A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

本发明提供一种电路模组及终端设备，电路模组包括主电路板、第一元器件、第二元器件以及叠设于主电路板上的封装基板，且封装基板与主电路板电连接；第一元器件夹设于封装基板与主电路板之间，且第一元器件设于封装基板或者所述主电路板上；第二元器件设于封装基板的远离第一元器件的表面。本发明实施例提供的电路模组，通过将第一元器件设于封装基板与主电路板之间，且第二元器件设于封装基板的远离第一元器件的表面，从而在保证电路正常工作的前提下，可以增加第一元器件和第二元器件的安装空间。

Description

一种电路模组及终端设备
技术领域
本发明实施例涉及电子技术领域，尤其涉及一种电路模组及终端设备。
背景技术
随着电子技术的发展，手机、平板电脑以及车载电子设备等终端设备已越来越普及，终端设备已成为人们日常生活中不可缺少的一部分。终端设备电路作为实现终端设备正常工作必不可缺的一部分，其合理设计对于终端设备的性能至关重要。
目前的电路模组，通常是将各元器件(包括有源器件和无源器件)直接封装于主电路板。但是，由于终端设备中的元器件越来越多，且主电路板上用于封装元器件的空间有限，使得各元器件封装于主电路板上的封装空间受限。
可见，目前的电路模组中，存在元器件封装于主电路板上的封装空间受限的问题。
发明内容
本发明实施例提供一种电路模组及终端设备，以解决目前的电路模组中，存在元器件封装于主电路板上的封装空间受限的问题。
为解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种电路模组，包括主电路板、第一元器件和第二元器件，所述电路模组还包括叠设于所述主电路板上的封装基板；
所述封装基板与所述主电路板电连接；所述第一元器件夹设于所述封装基板与所述主电路板之间，且所述第一元器件设于所述封装基板或者所述主电路板上；所述第二元器件设于所述封装基板的远离所述主电路板的表面。
第二方面，本发明实施例还提供一种终端设备，包括上述电路模组。
本发明实施例中，电路模组包括主电路板、第一元器件、第二元器件以及叠设于主电路板上的封装基板，且封装基板与主电路板电连接；第一元器件夹设于封装基板与主电路板之间，且第一元器件设于封装基板或者所述主电路板上；第二元器件设于封装基板的远离第一元器件的表面。这样，通过将第一元器件设于封装基板与主电路板之间，且第二元器件设于封装基板的远离第一元器件的表面，从而在保证电路正常工作的前提下，可以增加第一元器件和第二元器件的安装空间。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种电路模组的结构示意图；
图2是图1中电路模组沿A-A线的剖面示意图；
图3是图2中B部分的放大示意图；
图4是本发明实施例提供的一种电路模组的制作流程示意图；
图5a是本发明实施例提供的电路模组封装过程中部分结构的示意图之一；
图5b是本发明实施例提供的电路模组封装过程中部分结构的示意图之二；
图5c是本发明实施例提供的电路模组封装过程中部分结构的示意图之三；
图5d是本发明实施例提供的电路模组封装过程中部分结构的示意图之四；
图5e是本发明实施例提供的电路模组封装过程中部分结构的示意图之五；
图5f是本发明实施例提供的电路模组封装过程中部分结构的示意图之六。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例所述的电路模组，包括主电路板、第一元器件、第二元器件以及叠设于所述主电路板上的封装基板；
所述封装基板与所述主电路板电连接；所述第一元器件夹设于所述封装基板与所述主电路板之间，且所述第一元器件设于所述封装基板或者所述主电路板上；所述第二元器件设于所述封装基板的远离所述主电路板的表面。
本发明实施例所述的电路模组，通过将第一元器件设于封装基板与主电路板之间，且第二元器件设于封装基板的远离第一元器件的表面，从而在保证电路正常工作的前提下，可以增加第一元器件和第二元器件的安装空间。
请同时参见图1和图2，图1是本发明实施例提供的一种电路模组的结构示意图；图2是图1中电路模组沿A-A线的剖面结构示意图，如图1和图2所示，电路模组包括主电路板10、第一元器件20、第二元器件30以及叠设于所述主电路板10上的封装基板40；
所述封装基板40与所述主电路板10电连接；所述第一元器件20夹设于所述封装基板40与所述主电路板10之间，且第一元器件20设于封装基板40或者所述主电路板10上；所述第二元器件30设于所述封装基板40的远离所述第一元器件20的表面。
本发明实施例中，上述主电路板10和封装基板40上设置有线路，且主电路板10上的线路和封装基板40上的线路连接；第一元器件20和第二元器件30通过主电路板10上的线路和封装基板40上的线路，实现与外部电路的连通，从而使电路模组的实现正常工作。
其中，上述第一元器件20和第二元器件30可以分别包括一个元器件或者多个元器件；以及，上述第一元器件20和第二元器件30可以是同一功能电路或者不同功能电路中的元器件，在此并不进行限定。
例如：上述电路模组为终端设备中的电源管理电路的模组，且该电源管理电路包括电源控制芯片、升压稳压芯片、储能电容以及电阻等元器件，等等；则上述第一元器件20可以包括上述电源控制芯片等；而上述第二元器件可以包括上述升压稳压芯片升压稳压芯片、储能电容以及电阻等。
另外，上述第一元器件20和第二元器件30可以是设置有直插引脚的元器件，则上述第一元器件20通过其直插引脚插入到主电路板10或者封装基板40上对应插座中，以及第二元器件30通过其直插引脚插入到封装基板40上对应插座中，并进行焊接；当然，上述第一元器件20和第二元器件30也可以是贴片元器件，且通过表面贴装技术(Surface MountTechnology，SMT)以及金线连接等技术，第一元器件20贴装于主电路板10或者封装基板40上，以及第二元器件30贴装于封装基板40上。
而上述第一元器件20夹设于上述封装基板40与上述主电路板10之间，且上述第一元器件20设于上述封装基板40或者上述主电路板10上，即当第一元器件20贴装于主电路板10上时，第一元器件20直接与主电路板10的线路连接；而当第一元器件20贴装于封装基板40上时，第一元器件20与封装基板40上的线路连接，且通过封装基板40上的线路与主电路板10电连接。
这里，第一元器件20可以是通过SMT等技术贴装于主电路板10或者封装基板40上，从而可以缩小第一元器件20与主电路板10或者封装基板40的间距，使电路模组的厚度减小；且第一元器件20与主电路板10或者封装基板40之间的连接更牢固可靠，以及降低加工难度。
其中，上述第一元器件20夹设于上述封装基板40与上述主电路板10之间，而当上述第一元器件20为产生较大热量的元器件(如电源控制芯片等)时，若第一元器件20产生的热量不及时散发出去，可能导致第一元器件20的温度升高，而降低第一元器件20的工作稳定性。
因此，可以通过在第一元器件20与封装基板40或者主电路板10之间设置导热层，将第一元器件20的产生的热量通过导热层传导至主电路板10或者封装基板40上，实现第一元器件20的温度的产生。具体地，在所述第一元器件20设于所述封装基板40上的情况下，所述第一元器件20的与所述主电路板10的接触面之间设置有第一导热层50；
在所述第一元器件20设于所述主电路板10上的情况下，所述第一元器件20的与所述封装基板40的接触面之间设置有第二导热层。
应当说明的是，图2中仅示出了第一元器件20通过SMT技术贴装于封装基板40上的情况，在此情况下，第一元器件20通过锡球焊接于封装基板40上，且第一元器件20可以通过焊锡层的将一部分热量传导至封装基板40上；而第一元器件20与主电路板10之间设置有上述第一导热层50，使第一元器件20还可以通过第一导热层50将一部分热量传导至主电路板10上，从而提升散热效果。
其中，上述第一导热层50以及第二导热层可以是由任何导热材料形成，例如：第一导热层50以及第二导热层可以是石墨烯层、导热硅胶层或者导热陶瓷层，等等。
本发明具体实施例中，如图3所示，所述第一导热层50包括相互贴设的第一金属层51和第二金属层52，所述第一金属层51设置于所述第一元器件20上，所述第二金属层52设置于所述主电路板10上；
所述第二导热层包括相互贴设的第三金属层和第四金属层，所述第三金属层设置于所述第一元器件20上，所述第四金属层设置于所述封装基板40上。
这里，图3中仅示出了第一导热层50的情况，而在此情况下，通过第一金属层51和第二金属层52可以将第一元器件20的热量传导至主电路板10上，导热效果好，且可以通过将第一金属层51和第二金属层52焊接，使第一元器件20与主电路板10之间连接稳固可靠；由于第二导热层的结构与第一导热层50的结构相同，可以实现与第一导热层50相同的效果，在此并不赘述。
本实施方式中，上述第一金属层51、第二金属层52、第三金属层以及第四金属层可以是由任何具备良好导热性能的金属材料制成的金属层，例如：上述金属层均为铜质金属层，且第二金属层52可以是主电路板10上的镀铜层，以及第四金属层可以是封装基板40上的镀铜层，等等。
另外，由于上述第一元器件20夹设于上述封装基板40与上述主电路板10之间，第一元器件20与封装基板40以及主电路板10之间的连接稳固性，以及第一元器件20自身的工作稳定性尤为重要。
本发明具体实施例中，如图2所示，所述主电路板10与所述封装基板40之间夹设有点胶层60，且所述点胶层60环绕所述第一元器件20设置。这里，通过环绕第一元器件20设置点胶层60，可以将第一元器件20焊接于主电路板10或者封装基板40上后的间隙填充，使第一元器件20与主电路板10或者封装基板40连接更紧密牢固，防止第一元器件20脱落；同时，点胶层60可以保护第一元器件20被腐蚀或者氧化等，提升第一元器件20的使用寿命。
其中，上述点胶层60可以是由环氧树脂材料等形成，在此并不进行限定。
本发明实施例中，上述第二元器件30贴设于上述封装基板40的远离上述主电路板的表面，即第一元器件20和第二元器件30分别设于封装基板40的相对两表面，从而可以避免第二元器件30占据主电路板10上的安装空间。
其中，上述第二元器件30设于上述封装基板40上，如上所述，其可以是通过直插引脚焊接于封装基板40上；或者，若第二元器件30为贴片元件，也可以是第二元器件30通过SMT或者金线连接等方式设于封装基板40上。
如上所述，上述第二元器件30可以为裸片形式或者非裸片形式的贴片元件，当采用裸片形式的贴装元器件时，可以降低电路成本。
而当第二元器件30为裸片形式的元器件时，第二元器件30易于受损，本发明具体实施例中，所述第二元器件30为裸片形式的元器件；所述封装基板40上还设置有保护层70，且所述第二元器件30被包裹于所述保护层70内，从而通过将第二元器件30包括于保护层70内，可以起到保护第二元器件30的作用，避免第二元器件30受损、腐蚀或者受潮等。
应当说明的是，上述保护层70可以是由树脂材料以及其他绝缘材料等形成，在此并不进行限定。
另外，当上述第二元器件30为贴片元件时，第二元器件30也可以是倒装于封装基板40上，此时，第二元器件30可以通过金线或者铜线等导电丝与封装基板40上的线路电连接；同样地，为了提高第二元器件30的散热性能，也可以在第二元器件30与封装基板40之间设置导热层，且该导热层可以与上述第一导热层50以及第二导热层结构类似，在此并不进行赘述。
本发明实施例中，上述主电路板10与封装基板40电连接，可以是在主电路板10与封装基板40的对应位置连接金线或者铜线等导电丝；或者，具体地，上述封装基板40与上述主电路板10之间可以夹设有锡球80，上述封装基板40与上述主电路板10通过所述锡球电连接，从而不仅可以使主电路板10与封装基板40之间的电连接性能良好，同时可以通过锡球使主电路板10与封装基板40之间的连接更牢固可靠，以及可以增加主电路板10与封装基板40之间的导热性能。
如上所述，上述电路模组可以是任何功能电路的模组，而充电电路作为终端设备中重要电路，其通常包括如图1和图2所示的充电芯片21、N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)芯片31、P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)芯片32以及至少一个无源元器件33，由于其芯片元器件在充电过程中容易产生热量，充电电路中元器件对于安装空间要求较高，通常要求电路中各元器件能够保持足够的间距。
本发明具体实施例中，所述第一元器件20可以包括充电芯片21；所述第二元器件30可以包括间隔设置的NMOS芯片31、PMOS芯片32以及至少一个无源元器件33，这样，可以实现充电电路中各元器件之间的间隔合适，使充电电路中元器件产生的热量及时散发，提升充电电路的工作稳定性。
其中，由于上述封装基板40的安装空间有限，而NMOS芯片31和PMOS芯片32通常占据的安装空间较大，因而合理设置第二元器件30中各元器件的分布，对于进一步提升封装基板40上的元器件的散热性能及其重要。
本发明具体实施例中，所述至少一个无源元器件33围绕所述NMOS芯片31和所述PMOS芯片32设置，从而使封装基板40上元器件的分布更为合理。
需要说明的是，图1和图2中仅示出了电路模组为充电电路的模组，而如上所述，本发明实施例的电路模组还可以是其他电路的模组，在此并不进行限定。
上述实施例中仅对电路模组的具体结构进行说明，本发明实施例中还对电路模组的制作过程进行说明，其中，以如图1和图2所示的充电电路的模组的制作过程为例，如图4所示，具体如下：
步骤401、在封装基板40的第一表面上进行SMT，焊接上述至少一个无源元器件33；
这里，在将上述至少一个无源元器件33贴装于SMT上时，如图5a所示，可以将至少一个元器件环绕封装基板40的外边缘设置。
步骤402、分别将裸片行驶的NMOS芯片31和PMOS芯片32堆叠至封装基板40的第一表面；
这里，可以在封装基板40上进行堆叠裸片组装，分别组装NMOS芯片31和PMOS芯片32，如图5b所示。其中，裸片组装中通常使用胶水或者粘性膜将NMOS芯片31的裸片和PMOS芯片32的裸片固定在封装基板40上。
应当说明的是，图4中仅示出步骤402在步骤401之后执行的情况，而在实际制作过程中，步骤402可以在步骤401之前执行，也可以是同时执行。
步骤403、采用绑线键合(wirebonding)技术分别将NMOS芯片31和PMOS芯片32与封装基板40电连接；
这里，在步骤402之后，即将NMOS芯片31的裸片和PMOS芯片32的裸片堆叠至封装基板40上之后，可以使用金线或者铜线等导电丝，分别实现NMOS芯片31和PMOS芯片32与封装基板40的电连接，如图5c所示。
步骤404、对电连接有NMOS芯片31和PMOS芯片32与封装基板40进行模塑处理，生成包裹NMOS芯片31和PMOS芯片32的保护层；
这里，在上述步骤403之后，即将NMOS芯片31和PMOS芯片32与封装基板40电连接之后，可以采用树脂材料在封装基板40上进行模塑处理，使将NMOS芯片31和PMOS芯片32被包裹于生成的保护层中。
步骤405、将充电芯片21通过SMT焊接在封装基板40的第二表面；
这里，可以采用SMT技术将充电芯片21贴装于封装基板40上，使充电芯片21与封装基板40电连接，如图5d所示，其中，上述第二表面与第一表面相对设置。
应当说明的，图4中仅示出了步骤405在步骤404之后执行的情况，而在实际制作过程中，步骤405可以在步骤404之前执行，也可以是同时执行。
步骤406、在贴装于封装基板40上的充电芯片21周围的底部进行点胶，生成点胶层60；
这里，在上述步骤405将充电芯片21贴装于封装基板40上之后，可以对封装基板40进行清洗，并在清洗之后进行点胶处理，生成围绕充电芯片21的点胶层60，如图5e所示，从而保护充电芯片21。
步骤407、在点胶处理后的封装基板40上边缘位置安装锡球80，如图5f所示；
步骤408、将安装有锡球80的封装基板40贴装到主电路板10的对应位置上，并使充电芯片21上的金属层设于主电路板10上的金属层，得到电路模组，如图1和图2所示。
这里，通过锡球80焊接主电路板10和封装基板40；充电芯片21上的金属层可以通过焊锡焊接到主电路板10的金属层上，且主电路板10的金属层可以覆盖充电芯片21的金属层，通过大面积的接触提升散热效果。
本发明实施例的电路模组，包括主电路板、第一元器件、第二元器件以及叠设于主电路板上的封装基板，且封装基板与主电路板电连接；第一元器件夹设于封装基板与主电路板之间，且第一元器件设于封装基板或者所述主电路板上；第二元器件设于封装基板的远离第一元器件的表面。这样，通过将第一元器件设于封装基板与主电路板之间，且第二元器件设于封装基板的远离第一元器件的表面，从而在保证电路正常工作的前提下，可以增加第一元器件和第二元器件的安装空间。
基于上述电路模组，本发明实施例还提供一种终端设备，包括上述电路模组。
由于终端设备本体结构为本领域技术人员熟知，而电路模组已上述实施例中进行详细描述，在此对于终端设备的具体结构不再进行赘述。
本发明实施例中，上述终端设备可以包括：手机、平板电脑(Tablet PersonalComputer)、膝上型电脑(Laptop Computer)、个人数字助理(personal digitalassistant，简称PDA)、移动上网装置(Mobile Internet Device，MID)或可穿戴式设备(Wearable Device)等。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (10)

1.一种电路模组，包括主电路板、第一元器件和第二元器件，其特征在于，所述电路模组还包括叠设于所述主电路板上的封装基板；
所述封装基板与所述主电路板电连接；所述第一元器件夹设于所述封装基板与所述主电路板之间，且所述第一元器件设于所述封装基板或者所述主电路板上；所述第二元器件设于所述封装基板的远离所述主电路板的表面。
2.根据权利要求1所述的电路模组，其特征在于，在所述第一元器件设于所述封装基板上的情况下，所述第一元器件的与所述主电路板的接触面之间设置有第一导热层；
在所述第一元器件设于所述主电路板上的情况下，所述第一元器件的与所述封装基板的接触面之间设置有第二导热层。
3.根据权利要求2所述的电路模组，其特征在于，所述第一导热层包括相互贴设的第一金属层和第二金属层，所述第一金属层设置于所述第一元器件上，所述第二金属层设置于所述主电路板上；
所述第二导热层包括相互贴设的第三金属层和第四金属层，所述第三金属层设置于所述第一元器件上，所述第四金属层设置于所述封装基板上。
4.根据权利要求3所述的电路模组，其特征在于，所述第二金属层完全覆盖所述第一金属层；
所述第四金属层完全覆盖所述第三金属层。
5.根据权利要求1所述的电路模组，其特征在于，所述封装基板与所述主电路板之间夹设有锡球，所述封装基板与所述主电路板通过所述锡球电连接。
6.根据权利要求1所述的电路模组，其特征在于，所述第二元器件为裸片形式的元器件；所述封装基板上还设置有保护层，且所述第二元器件被包裹于所述保护层内。
7.根据权利要求1所述的电路模组，其特征在于，所述主电路板与所述封装基板之间夹设有点胶层，且所述点胶层环绕所述第一元器件设置。
8.根据权利要求1所述的电路模组，其特征在于，所述第一元器件包括充电芯片；所述第二元器件包括间隔设置的N型金属氧化物半导体NMOS芯片、P型金属氧化物半导体PMOS芯片以及至少一个无源元器件。
9.根据权利要求8所述的电路模组，其特征在于，所述至少一个无源元器件围绕所述NMOS芯片和所述PMOS芯片设置。
10.一种终端设备，其特征在于，包括如权利要求1至9中任一项所述的电路模组。
CN201810467181.7A 2018-05-16 2018-05-16 一种电路模组及终端设备 Pending CN108650788A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810467181.7A CN108650788A (zh) 2018-05-16 2018-05-16 一种电路模组及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810467181.7A CN108650788A (zh) 2018-05-16 2018-05-16 一种电路模组及终端设备

Publications (1)

Publication Number Publication Date
CN108650788A true CN108650788A (zh) 2018-10-12

Family

ID=63756022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810467181.7A Pending CN108650788A (zh) 2018-05-16 2018-05-16 一种电路模组及终端设备

Country Status (1)

Country Link
CN (1) CN108650788A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571201A (zh) * 2019-09-29 2019-12-13 广东佛智芯微电子技术研究有限公司 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN113301717A (zh) * 2021-05-21 2021-08-24 维沃移动通信有限公司 电路板结构以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571201A (zh) * 2019-09-29 2019-12-13 广东佛智芯微电子技术研究有限公司 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN113301717A (zh) * 2021-05-21 2021-08-24 维沃移动通信有限公司 电路板结构以及电子设备

Similar Documents

Publication Publication Date Title
US7829995B2 (en) Semiconductor device and method of fabrication
US8547068B2 (en) Protection circuit module and secondary battery including the protection circuit module
US20060202313A1 (en) High performance chip scale leadframe with t-shape die pad and method of manufacturing package
US10193193B2 (en) Structure of battery protection circuit module package coupled with holder, and battery pack having same
CN107305875B (zh) 双向半导体封装件
CN104253105A (zh) 半导体器件和形成低廓形3d扇出封装的方法
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
US20100294358A1 (en) Semiconductor package
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
JP4075204B2 (ja) 積層型半導体装置
CN112018049B (zh) 一种芯片封装结构及一种电子设备
CN102315135B (zh) 芯片封装及其制作工艺
US8963303B2 (en) Power electronic device
CN108650788A (zh) 一种电路模组及终端设备
TWI405319B (zh) 堆疊之積體電路晶片組成件
CN201946588U (zh) 一种功率半导体器件的封装结构
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
JP3993336B2 (ja) 充電電池の保護回路モジュール
CN207834271U (zh) 一种圆片级背金芯片的封装结构
TW558863B (en) Circuit module for protecting a charged battery and method for manufacturing the same
CN212113705U (zh) 一种功率半导体模块
US11605959B2 (en) Battery control system-in-package and method of fabricating the same
CN212625552U (zh) 半导体芯片封装结构与电子设备
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
US20210257283A1 (en) Notebook battery protection circuit package and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181012