CN204303801U - 双面bump芯片包封后重布线的封装结构 - Google Patents

双面bump芯片包封后重布线的封装结构 Download PDF

Info

Publication number
CN204303801U
CN204303801U CN201420750335.0U CN201420750335U CN204303801U CN 204303801 U CN204303801 U CN 204303801U CN 201420750335 U CN201420750335 U CN 201420750335U CN 204303801 U CN204303801 U CN 204303801U
Authority
CN
China
Prior art keywords
chip
projection
back side
packaging material
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420750335.0U
Other languages
English (en)
Inventor
杨志
赵励强
唐悦
王新
缪富军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201420750335.0U priority Critical patent/CN204303801U/zh
Application granted granted Critical
Publication of CN204303801U publication Critical patent/CN204303801U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种双面BUMP芯片包封后重布线封装结构及其制作方法，它包括基板（1）和芯片（2），其特征在于在所述芯片（2）上开设多个通孔（3），且在芯片（2）的正面、背面均设置有凸块（4），所述芯片（2）通过正面的凸块（4）焊接于基板（1）正面，在所述芯片（2）以及芯片（2）正面、背面的凸块（4）外围包封有塑封料（5），所述塑封料（5）的正面与芯片（2）背面的凸块（4）顶部齐平，在所述塑封料（5）的正面设置有金属线路层（6），所述金属线路层（6）与芯片（2）背面的凸块（4）相连。本实用新型提高了顶层芯片装片形式的灵活性，同时降低了产品的高度，缩短了信号传输的路径，从而能提升信号的质量。

Description

双面BUMP芯片包封后重布线的封装结构
技术领域
本实用新型涉及一种双面BUMP（凸块）芯片包封后重布线的封装结构及其制作方法。属电子封装技术领域。
背景技术
目前电子封装中堆叠的产品主要有三种堆叠方式：
第一种是普通堆叠产品，其结构是在芯片上面直接堆叠芯片，然后进行打线，然后再进行包封如图4；
第二种是直接TSV堆叠的产品，其结构是在做过TSV之后的芯片上面采用FC工艺堆叠芯片如图5；
第三种是使用POP技术在塑封体之上堆叠封装如图6。
上述堆叠产品的方式存在以下不足：
第一种是普通堆叠产品，这种结构对顶层芯片有限制，不仅是芯片尺寸，而且只能采用焊线互联芯片；
第二种是直接TSV堆叠的产品，这种方法的顶层芯片倒装位置不能超出底层芯片的尺寸；
第三种是使用POP技术在塑封体之上堆叠封装如图6，这种方式的堆叠由于有顶层封装的基板，因此package整体尺寸会比较厚。
发明内容
本实用新型的目的在于克服上述不足，提供一种双面BUMP芯片包封后重布线的封装结构，提高顶层芯片装片形式的灵活性，同时降低产品的高度，缩短了信号传输的路径，从而能提升信号的质量。
本实用新型的目的是这样实现的：一种双面BUMP芯片包封后重布线封装结构，它包括基板和芯片，在所述芯片上开设多个通孔，且在芯片正面、背面均设置有凸块，所述芯片通过芯片正面的凸块焊接于基板正面，在所述芯片以及芯片正面、背面的凸块外围包封有塑封料，所述塑封料的正面与芯片背面的凸块顶部齐平，在所述塑封料的正面设置有金属线路层，所述金属线路层与芯片背面的凸块相连。
与现有技术相比，本实用新型具有以下有益效果：
1、本实用新型采用双面BUMP的芯片，包封完成后在塑封体上进行走线，引出用于顶层芯片或元器件贴装的焊盘，从而能将芯片或元器件直接贴装在塑封体之上。
2、相比传统堆叠产品，本实用新型由于采用重布线技术，因此顶层芯片装片形式将更加灵活，既可以是普通的焊线工艺的芯片，也可以是FC的芯片，或者甚至可以贴装SMT元器件。
3、相比直接TSV堆叠的产品，本实用新型由于塑封体上可以重新走线，顶层芯片倒装位置可以突破底层芯片尺寸的限制，顶层可以堆叠的芯片尺寸以及I/O位置将更加灵活。
4、相比POP的封装，本实用新型由于省去了顶层堆叠封装的基板，因此能降低产品的高度。同时，由于信号可以直接通过TSV传输，因此也缩短了信号传输的路径，从而能提升信号的质量。
附图说明
图1为本实用新型一种双面BUMP芯片包封后重布线的封装结构的结构示意图。
图2为本实用新型一种双面BUMP芯片包封后重布线的封装结构贴装FC芯片的结构示意图。
图3为本实用新型一种双面BUMP芯片包封后重布线的封装结构用于多装装片方式混合的结构示意图。
图4为采用传统普通堆叠产品的结构示意图。
图5为采用传统直接TSV堆叠产品的结构示意图。
图6为传统使用POP技术在塑封体之上堆叠封装的结构示意图。
其中：
基板1
芯片2
通孔3
凸块4
塑封料5
金属线路层6。
具体实施方式
参见图1，本实用新型涉及一种双面BUMP芯片包封后重布线封装结构，它包括基板1和芯片2，在所述芯片2上通过硅穿孔（TSV）工艺加工多个通孔3，且在芯片2的正面、背面均设置有金属凸块（BUMP）4，所述芯片2通过正面的凸块4焊接于基板1正面，在所述芯片2以及芯片2正面、背面的凸块4外围包封有塑封料5，所述塑封料5的正面与芯片2背面的凸块4顶部齐平，在所述塑封料5的正面设置有金属线路层6，所述金属线路层6与芯片2背面的凸块4相连。
所述金属线路层6实现了包封后重布线，给后续的芯片以及元器件提供电气连接。
参见图2，在上述封装结构的金属线路层6上贴装FC芯片，然后进行二次包封即可完成，参见图3，多种装片方式混合的应用，可以使用wire bond芯片，然后进行球焊，或者直接贴装SMT元器件，从而实现对芯片以及元器件的保护。

Claims (1)

1.一种双面BUMP芯片包封后重布线封装结构，它包括基板（1）和芯片（2），其特征在于在所述芯片（2）上开设多个通孔（3），且在芯片（2）的正面、背面均设置有凸块（4），所述芯片（2）通过正面的凸块（4）焊接于基板（1）正面，在所述芯片（2）以及芯片（2）正面、背面的凸块（4）外围包封有塑封料（5），所述塑封料（5）的正面与芯片（2）背面的凸块（4）顶部齐平，在所述塑封料（5）的正面设置有金属线路层（6），所述金属线路层（6）与芯片（2）背面的凸块（4）相连。
CN201420750335.0U 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构 Expired - Fee Related CN204303801U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420750335.0U CN204303801U (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420750335.0U CN204303801U (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构

Publications (1)

Publication Number Publication Date
CN204303801U true CN204303801U (zh) 2015-04-29

Family

ID=53109319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420750335.0U Expired - Fee Related CN204303801U (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构

Country Status (1)

Country Link
CN (1) CN204303801U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN106711118B (zh) 电子封装件及其制法
TW200633163A (en) Semiconductor device and capsule type semiconductor package
CN203503623U (zh) 基于导电柱圆片级封装的单片集成式mems芯片
TWI620293B (zh) 半導體裝置之製造方法
CN102646663B (zh) 半导体封装件
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN203721707U (zh) 芯片封装结构
TWI406376B (zh) 晶片封裝構造
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN204303801U (zh) 双面bump芯片包封后重布线的封装结构
CN103337486B (zh) 半导体封装构造及其制造方法
CN208608194U (zh) 一种半导体双面封装结构
CN103400826B (zh) 半导体封装及其制造方法
CN104538368A (zh) 一种基于二次塑封技术的三维堆叠封装结构及其制备方法
CN206727065U (zh) 一种用于多组半导体芯片堆叠封装的结构
CN103367338B (zh) 芯片装置和形成其的方法、芯片封装和形成其的方法
CN203839371U (zh) 一种dram双芯片堆叠封装结构
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
US20100164085A1 (en) Multi-die building block for stacked-die package
CN104952736A (zh) 四方平面无引脚的封装结构及其方法
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN202257646U (zh) 一种内置tsop存储ic的封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20171204

CF01 Termination of patent right due to non-payment of annual fee