DE102004004880B4 - Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse - Google Patents

Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse Download PDF

Info

Publication number
DE102004004880B4
DE102004004880B4 DE102004004880A DE102004004880A DE102004004880B4 DE 102004004880 B4 DE102004004880 B4 DE 102004004880B4 DE 102004004880 A DE102004004880 A DE 102004004880A DE 102004004880 A DE102004004880 A DE 102004004880A DE 102004004880 B4 DE102004004880 B4 DE 102004004880B4
Authority
DE
Germany
Prior art keywords
chip
chips
integrated circuit
stacked
bond pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004004880A
Other languages
English (en)
Other versions
DE102004004880A1 (de
Inventor
Todd C. Adelmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE102004004880A1 publication Critical patent/DE102004004880A1/de
Application granted granted Critical
Publication of DE102004004880B4 publication Critical patent/DE102004004880B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum elektrischen Verbinden einer Mehrzahl von identischen gestapelten integrierten Schaltungschips (60), das folgende Schritte umfaßt:
Plazieren eines zweiten Chips (62) auf einem ersten Chip (61), wobei der zweite Chip (62) identisch zu dem ersten Chip (61) ist, wobei der zweite Chip (62) bezüglich des ersten Chips (61) gedreht angeordnet ist und wobei der erste Chip (61) und der zweite Chip (62) jeweils eine Mehrzahl von Bondanschlussflächensätzen aufweisen;
Kontaktieren einer Mehrzahl von Bondanschlussflächen (70) auf dem ersten Chip (61) mit einer Mehrzahl von Bondanschlussflächen (70) auf dem zweiten Chip (62); und
Bilden elektrischer Verbindungen (40) zwischen benachbarten gestapelten Chips (60).

Description

  • Moderne Halbleiterbauelemente, die üblicherweise als integrierte Schaltungen oder „Chips" bezeichnet werden, werden auf Wafern hergestellt, und die Wafer werden dann in Gitter gesägt, wodurch die einzelnen Chips vor dem Zusammenbau in einem Gehäuse getrennt werden. Integrierte Schaltungen werden in einer Vielzahl von Größen hergestellt, aber reichen typischerweise von nur wenigen Millimetern zu einigen Zentimetern oder mehr in der Breite. Jeder Chip kann zahlreiche elektrische Signale für Eingabe oder Ausgabe aufweisen. Prozessoren können beispielsweise mehrere hundert Signale aufweisen.
  • Es müssen Maßnahmen getroffen werden, um einen Chip elektrisch mit der gedruckten Schaltungsplatine zu verbinden, mit der derselbe verwendet wird, und auch um den Chip vor Schäden oder anderen externen Bedingungen zu schützen, die den Betrieb desselben behindern könnten. Häusungstechnik oder Häusen ist das Gebiet in der Halbleitertechnik, das diese Bedürfnisse adressiert. Integrierte Schaltungen sind typischerweise in „Gehäusen" auf gedruckten Schaltungsplatinen befestigt, d. h. Strukturen, die eine elektrische Schnittstelle mit einer gedruckten Schaltungsplatine (oder einfach „Platine") liefern und auch einen bloßen Chip und dessen elektrische Verbindungen vor Schäden zu schützen, einschließlich Schäden aufgrund von Feuchtigkeit, Erschütterung und Stößen. Ein gehäuster Chip ist im allgemeinen an einem Metalleiterrahmen oder einem Substrat befestigt, elektrisch mit dem Leiterrahmen oder Substrat befestigt und zum Schutz mit einer keramischen Umhüllung oder einer Kunststoff-„Gußzusammensetzung” umhüllt.
  • Gelegentlich bieten herkömmliche Häusungslösungen keine angemessenen Platzeinsparungen auf einer gedruckten Schaltungsplatine. Insbesondere im Fall von Speichervorrichtungen kann die Funktionalität von mehreren Chips erforderlich sein, während nur für einen gehäusten Chip Platz auf einer Platine verfügbar ist. In solchen Fällen wird häufig die Verwendung eines „Multichipmoduls" (MCM) oder eines einzelnen Gehäuses, das mehrere Chips enthält, in Betracht gezogen. In einigen MCMs werden Chips Seite an Seite auf einem einzigen Substrat angeordnet. Abhängig von der Anwendung liefert dieser Lösungsansatz jedoch im Vergleich zum einfachen getrennten Häusen mehrerer Chips, einem weiter verbreiteten Zusammenbauprozeß, eventuell keine wesentlichen Platzeinsparungen. Folglich kann es wünschenswert sein, mehrere Chips in einem einzigen Gehäuse zu stapeln.
  • Es gibt mehrere Vorteile von gestapelten Chipgehäusen. Es kann mehr Funktionalität in einem bestimmten Bereich von Platinenplatz erreicht werden, da mehr Siliziumfunktionen pro Fläche an Platinenplatz (und pro Einheitsvolumen von Anwendungsplatz) möglich sind. Das Eliminieren einzelner Gehäuse für jeden Chip kann zu wesentlichen Größen- und Gewichtsreduzierungen der gedruckten Schaltungsplatinen und der elektronischen Geräte führen, in denen dieselben installiert sind. Das Aufnehmen von zwei oder mehr Chips in einem Gehäuse verringert die Anzahl von Komponenten, die auf einer Anwendungsplatine befestigt sind, wodurch potentiell die Gesamtsystemkosten reduziert werden. Außerdem kann das Bereitstellen eines einzigen Gehäuses für Gehäuseanordnung, elektrisches Testen und Handhaben die Herstellungskosten reduzieren.
  • In einigen Fällen ist es wünschenswert, mehrere identische Chips in ein einziges Gehäuse zu häusen, wie z. B. im Fall von bestimmten Speichervorrichtungen. Als ein Beispiel könnten vier identische 8-Megabyte (Mb-)Chips miteinander verbunden werden, um als eine einzige 32-Mb-Vorrichtung zu wirken. Außerdem könnte eine 16- oder 24-Mb-Vorrichtung auf dem gleichen Gehäusesubstrat oder der gleichen Gehäuseplatine zusammengebaut werden, durch Verbinden von zwei oder drei dieser Chips, ohne die Notwendigkeit des Entwerfens und Herstellens eines zusätzlichen Chipentwurfs.
  • Das Stapeln und elektrische Verbinden mehrerer elektrischer Chips hat sich als problematisch erwiesen, da jeder identische Chip die genau gleichen internen Strukturen, Schaltungsanordnungen und Strukturen von Bondanschlußflächen aufweist. Folglich ist es schwierig, mehrere identische Chips durch die Chips unter denselben zu einem Substrat oder zu einer Hauptplatine zu leiten, da ein aktives Merkmal auf einem Chip auf dem Chip unterhalb desselben einen Bereich erfordern würde, der keine aktive Schaltungsanordnung aufweist, um durch denselben zu verlaufen und eine Verbindung mit dem Substrat oder der Platine herzustellen. Es besteht ein Bedarf, eine Lösung zum Verbinden mehrerer identisch gestapelter Chips mit flachem Profil zu liefern.
  • Aus der US 6,376,914 B2 ist bereits ein Verfahren zum Verbinden von mehreren gestapelten identischen IC-Chips bekannt, bei dem Lötmittel-Pumps jeweils auf einer ersten Seite der Chips und Anschlussflächen auf der anderen Seite der Chips vorgesehen sind, die Datenanschlüsse und Chipauswahlanschlüsse bilden, wobei die Chips in einem gegenseitigen Winkel von 0 bis 45° zueinander versetzt angeordnet werden und wobei der zweite Chip gegenüber dem ersten Chip durch Verflüssigung der Lötmittel-Pumps auf den Chips verbunden wird.
  • Aus der US 2002/0017719 A1 , der US 2003/0062612 A1 und aus der US 6,448,661 B1 sind jeweils gestapelte Multichipmodule mit gestapelten Chips bekannt.
  • Aus der US 5,165,067 und aus der US 5,568,256 sind gestapelte Module aus mehreren verpackten Chips bekannt, welche Verbindersätze haben, die räumlich invariant bleiben, wenn ein Chip um einen bestimmten Winkel gegenüber der Modulachse verdreht wird.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum elektrischen Verbinden einer Mehrzahl identischer gestapelter integrierter Schaltungschips, einen integrierten Schaltungschip, ein integriertes Schaltungsgehäuse, eine Verbindungseinrichtung zum elektrischen Verbinden einer Mehrzahl von identischen gestapelten integrierten Schaltungschips und ein elektronisches System mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, einen Chip gemäß Anspruch 8 und 18, ein Gehäuse gemäß Anspruch 23, eine Einrichtung gemäß Anspruch 26 sowie ein System gemäß Anspruch 27 und 28 gelöst.
  • Es ist ein Verfahren und System zum Verbinden eines integrierten Schaltungschips offenbart, der eine Oberfläche aufweist, der eine integrierte Schaltung und eine Mehrzahl von Verbindungsanschlußflächensätzen umfaßt, wobei jeder Bondanschlußflächensatz im wesentlichen identische An schlußflächenlayouts auf der Chipoberfläche aufweist. Ein Chip, der gemäß der vorliegenden Erfindung entworfen ist, kann direkt mit einem anderen identischen Chip verbunden werden, durch Plazieren eines zweiten Chips auf einen ersten Chip. Der zweite Chip ist im wesentlichen identisch mit dem ersten Chip und weist eine Rotation bezüglich des ersten Chips auf. Eine Mehrzahl von elektrischen Verbindungen auf dem ersten Chip ist mit einer Mehrzahl von elektrischen Verbindungen auf dem zweiten Chip in Kontakt, wodurch elektrische Verbindungen zwischen benachbarten gestapelten Chips gebildet werden.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Systemebenenschema einer elektronischen Vorrichtung;
  • 2A eine Querschnittsansicht eines ersten Ausführungsbeispiels der vorliegenden Erfindung mit einem Gehäuse, das vier identische gestapelte Chips enthält;
  • 2B eine Draufsicht eines Chipentwurfs gemäß einem darstellenden Ausführungsbeispiel;
  • 2C eine perspektivische Ansicht von vier gestapelten Chips gemäß einem darstellenden Ausführungsbeispiel;
  • 2D eine Querschnittsansicht von vier gestapelten Chips gemäß einem darstellenden Ausführungsbeispiel;
  • 3A eine Draufsicht eines alternativen Ausführungsbeispiels eines Chipentwurfs zum Stapeln von mehr als vier Chips;
  • 3B eine Querschnittsansicht eines alternativen Ausführungsbeispiels eines Chipentwurfs zum Stapeln von mehr als vier Chips; und
  • 4 eine Draufsicht eines Chipentwurfs mit einer alternativen Bondanschlußflächenkonfiguration.
  • In der folgenden Beschreibung und den Ansprüchen werden bestimmte Begriffe verwendet, um spezielle Systemkomponenten zu bezeichnen. Wie es für einen Fachmann auf diesem Gebiet offensichtlich ist, können Halbleiterfirmen Prozesse, Komponenten und Unterkomponenten mit unterschiedlichen Namen bezeichnen. Dieses Dokument möchte nicht zwischen Komponenten unterscheiden, die sich dem Namen aber nicht der Funktion nach unterscheiden. Bei der folgenden Erörterung und in den Ansprüchen werden die Begriffe „umfassen" und „enthalten" auf offene Weise verwendet, und sollten somit interpretiert werden, um „umfassen, aber nicht beschränkt auf ..." zu bedeuten.
  • Der Begriff „integrierte Schaltung" bezieht sich auf einen Satz von elektronischen Komponenten und deren Verbindungen (zusammen interne elektrische Schaltungselemente), die auf der Oberfläche eines Mikrochips strukturiert sind. Der Begriff „Halbleiterbauelement" bezieht sich allgemein auf eine integrierte Schaltung (IC), die in einen Halbleiterwafer integriert sein kann, von einem Wafer vereinzelt bzw. singuliert sein kann oder für die Verwendung auf einer Schaltungsplatine gehäust sein kann. Der Begriff „Chip" („Chips" für mehrere) bezieht sich allgemein auf einen Halbleitermikrochip in verschiedenen Stufen der Fertigstellung, unabhängig davon, ob derselbe integriert in einen Wafer oder vereinzelt von einem Halbleiterwafer ist, und der eine integrierte Schaltung umfaßt, die auf der Oberfläche desselben hergestellt ist. Der Begriff „Wafer" bezieht sich auf ein im allgemeinen rundes Einkristallhalbleiter substrat, auf dem integrierte Schaltungen in der Form von Chips hergestellt werden.
  • Der Begriff „Verbindung" bezieht sich auf eine physikalische Verbindung, die eine mögliche elektrische Kommunikation zwischen den verbundenen Elementen liefert. Der Begriff „Bond-Anschlußfläche" bezieht sich allgemein auf eine leitfähige Stelle, die zum Leiten von Signalen oder anderen elektrischen Verbindungen zu oder von einem Chip verwendet wird, und kann sich auf Stellen für die Verwendung mit einer Drahtverbindung, einer C4-Kugelbefestigung oder anderen Verbindungsmethoden beziehen. Es ist klar, wenn der Begriff „Seite" im Zusammenhang mit Bond-Anschlußflächen verwendet wird, eine „Seite" sich auf einen Peripheriebereich auf einer oberen oder unteren Oberfläche eines Chips am nächstliegendsten zu einer speziellen Chipkantenfläche bezieht. Der Begriff „Stift" bezieht sich auf den Abschlußpunkt auf einer Chipoberfläche einer elektrischen Verbindung (wie z. B. eine Signaladresse, Leistung, Masse oder keine Verbindung) und entspricht im allgemeinen einer spezifischen Bond-Anschlußfläche. Der Begriff „Kontaktstelle" bezieht sich auf eine leitfähige Verbindungsstelle auf einem Gehäusesubstrat oder einer gedruckten Schaltungsplatine. Wenn nicht jeder Begriff in dieser Beschreibung speziell definiert ist, ist die Absicht, daß dem Begriff seine einfache und übliche Bedeutung zugewiesen ist.
  • Die folgende Erörterung bezieht sich auf verschiedene Ausführungsbeispiele der Erfindung. Obwohl eines oder mehrere dieser Ausführungsbeispiele bevorzugt werden können, sollten die offenbarten Ausführungsbeispiele nicht als den Schutzbereich der Offenbarung, einschließlich den Ansprüchen, begrenzend interpretiert oder anderweitig verwendet werden. Außerdem versteht ein Fachmann auf diesem Gebiet, daß die folgende Beschreibung breite Anwendung findet, und die Erörterung jedes Ausführungsbeispiels nur beispielhaft für dieses Ausführungsbeispiel gemeint ist, und den Schutzbereich der Offenbarung, einschließlich der Ansprüche, nicht auf dieses Ausführungsbeispiel beschränken soll.
  • Gemäß der vorliegenden Erfindung sind ein Verfahren und System zum Verbinden mehrerer identischer gestapelter Halbleiterchips offenbart. Mit Bezugnahme auf 1 ist ein Systemebenenschema eines elektronischen Geräts 10 gezeigt, das Chips 60 umfaßt, die gemäß den bevorzugten Ausführungsbeispielen gestapelt sind. Ein elektronisches Gerät 10 umfaßt typischerweise ein oder mehrere gedruckte Schaltungsplatinen 20, mit denen eine Mehrzahl von Gehäusen 30 verbunden sind. Das elektronische Gerät 10 kann ein Computer, ein Mobiltelephon oder jedes typische elektronische Gerät sein, das eine gedruckte Schaltungsplatine 20 umfaßt. In einem Gehäuse 30 werden eine Mehrzahl identischer Chips 60 gestapelt und mit dem Gehäuse verbunden. Alternativ kann das Gehäuse 30 fehlen, und der unterste der gestapelten Chips 60 kann direkt mit der Platine 20 verbunden sein. Chips 60 verarbeiten typischerweise Eingangssignale und/oder liefern Informationen für den Betrieb des elektronischen Geräts 10.
  • Ein erstes Ausführungsbeispiel der vorliegenden Erfindung ist in 2A gezeigt, wobei vier identische gestapelte Chips 60 auf einem Substrat 34 gehäust sind und mit einem Kapselungsmaterial 32 bedeckt sind. Für die Zwecke dieser Offenbarung wird davon ausgegangen, daß die gestapelten Chips 60 identisch sind und durch die Position von unten nach oben mit den Bezugszeichen 61, 62, 63 bzw. 64 unterschieden werden. Bei dem gezeigten Ausführungsbeispiel sind die identischen Chips 61, 62, 63 und 64 alle 90° voneinander gedreht, um eine Achse 65 senkrecht zu den Chipoberflächen, die vertikal durch die geometrische Mitte der Chips verläuft.
  • Ein Chip umfaßt typischerweise integrierte Schaltungen mit Ausgangsanschlußflächen oder „Bond"-Anschlußflächen (nicht gezeigt) auf zumindest einer Oberfläche des Chips. Für einen Chip, der gemäß der vorliegenden Erfindung entworfen ist, haben sowohl die obere als auch die untere Fläche eines Chips übereinstimmende Strukturen von Bondanschlußflächen, wobei jedes Paar von passenden Bondanschlußflächen durch Verbindungen verbunden ist, die von der oberen Fläche zu der unteren Fläche verlaufen. Der Chip ist entworfen, um in verschiedenen Rotationspositionen bezüglich des Substrats 34 verwendbar zu sein. Bei der folgenden Beschreibung wird davon ausgegangen, daß die Anzahl von Rotationspositionen gleich vier ist.
  • Obwohl vier Chips 60 gezeigt sind, ist es klar, daß mehr oder weniger Chips auf diese Weise zusammengesetzt werden könnten, ohne von der Wesensart der Erfindung abzuweichen. Es ist auch klar, daß die Chips so beschrieben werden, daß dieselben mit Kontakthügeln bzw. Bumps versehene Verbindungen 40 zueinander aufweisen, aber jedes geeignete Verfahren für eine direkte Verbindung gemäß den darstellenden Ausführungsbeispielen aufweisen können. Es ist auch klar, daß die Chips mit einer gedruckten Schaltungsplatine oder einer anderen Häusungslösung als einem Substrat verbunden sein können.
  • Ein Chip, der gemäß verschiedenen Ausführungsbeispielen entworfen ist, kann Anschlußflächen entlang allen vier Seiten der Chipoberfläche aufweisen, wobei jede Seite einen unterschiedlichen Satz von Stiften aufweist, die den Bondanschlußflächen (siehe 2B) zugewiesen sind. Wenn derselbe im Zusammenhang der Ausrichtung verwendet wird, bezieht sich der Begriff „Seite" im allgemeinen auf einen Peripheriebereich eines Chips, entweder eine Endfläche oder ein Oberflächenbereich in der Nähe einer solchen Endfläche. In einer Konfiguration mit vier identischen gestapelten Chips hat jede der vier Seiten auf jedem Chip eine andere Anschlußflächenzuweisungsreihenfolge. Es ist jedoch klar, daß jeder Chip das gleiche Anschlußflächenlayout aufweist, so daß die Abstände zwischen den und die Positionen der Bondanschlußflächen an jeder Seite an allen vier Seiten identisch sind. Wenn die Chips gemäß bestimmten Ausführungsbeispielen zusammengebaut werden, wird nur eine Seite pro Chip zum Leiten aller Signale verwendet.
  • Jeder Chip ist für die elektrische Verbindung mit anderen identischen gestapelten Chips entworfen. Das Anschlußflächenlayout kann so gewählt werden, daß in jedem Satz bestimmte Anschlußflächen existieren, und andere Anschlußflächen wirksam sind, um jeden Satz zu unterscheiden. Unterschiedliche Anschlußflächen müssen keine „Auswahl"-Leitungen sein, sondern können alternativ „Adreß"-Leitungen mit vier unterschiedlichen Logikmasken sein. Elektrische Verbindungen zwischen zwei Chips sind gebildet, so daß ein Satz Anschlußflächen von jedem Chip in elektrischer Kommunikation mit den anderen Chips ist. Falls, als ein Beispiel, vier Chips miteinander verbunden werden sollen, und jeder Chip ein Megabyte (Mb) Speicher darstellt, können Anschlußflächenpositionen für Datensignale und Adreßsignale in jedem Satz sein. Im wesentlichen hat eine spezielle Adreßsignalanschlußfläche auf jeder Seite des Chips die gleiche Position auf jeder Seite des Chips, unabhängig davon, wie der Chip gedreht ist.
  • Die Ausführungsbeispiele der vorliegenden Erfindung erfordern nicht das Verbinden mehrerer einzelner Chips, sondern ermöglichen eine direkte Verbindung von mehr als einem der gleichen Chips, die von dem Chip gedreht sind, der mit denselben geschichtet ist. Die Drehung bzw. Rotation zwischen benachbarten Chips wird durch die Symmetrie bestimmt, und für eine Vierfachsymmetrie kann die Drehung ein Mehrfaches von 90° sein. Zusätzlich zu einer Vierfachrotationssymmetrie umfassen andere möglicherweise nützliche Symmetrien Zweifach-, Dreifach- und Sechsfachsymmetrien. Folglich können Drehungen ganzzahligen Mehrfachen als 90° entsprechen, einschließlich 45°, 60°, 120° und 180°.
  • Viele Halbleiterbauelemente sind „anschlußflächenbegrenzt", was bedeutet, daß der gesamte verfügbare Platz auf dem Umfang einer Chipoberfläche für Bondanschlußflächen verwendet wird. Auf Speichervorrichtungen könnten jedoch alle Bondanschlußflächen häufig an einer Seite des Umfangs plaziert sein, wodurch die anderen drei Seiten frei bleiben zum Wiederholen der Anschlußfläche in einer übereinstimmenden Struktur. Diese Konfiguration ermöglicht es, daß mehr als einer der gleichen Chips gestapelt werden können, wenn dieselben gemäß den beschriebenen Ausführungsbeispielen gedreht werden.
  • Chips, die gemäß dem Verbindungsverfahren verschiedener Ausführungsbeispiele entworfen sind, sind spezifisch entworfen, um leitfähige Durchgänge oder Durchgangslöcher (nicht gezeigt) aufzuweisen, die zwischen elektrischen Verbindungen auf der oberen und der unteren Oberfläche des Chips durch einen Chip verlaufen. Diese elektrischen Verbindungen können leitfähige „Bond"-Anschlußflächen sein, auf denen eine leitfähige Kugel oder ein „Bump" zum Verbinden der Oberfläche eines Chips mit der Oberfläche eines anderen Chips aufgebracht ist. Jede Bondanschlußfläche ist typischerweise einem bestimmten Signal oder einem anderen Stift (wie z. B. Leistung, Masse oder keine Verbindung) in dem Chip zugeordnet.
  • Ein darstellendes Ausführungsbeispiel ist in 2B gezeigt, in der eine Draufsicht eines Chips 60 gezeigt ist, mit Bondanschlußflächen 70, die in Sätzen 78 angeordnet sind, wobei jeder Satz 78 eine wirksame Beziehung mit der integrierten Schaltung des Chips aufweist, die für den speziellen Satz eindeutig ist. Jeder Satz 78 umfaßt eine oder mehrere Bondanschlußflächen 70, wobei jede Bondanschlußfläche eine wirksame Beziehung mit der integrierten Schaltung aufweist, die betriebsmäßig nicht von einer entsprechenden Bondanschlußfläche in einem anderen Bondanschlußflächensatz unterschieden werden kann. Jeder Satz 78 ist durch einen Adreßbereich, der für den Satz eindeutig ist, mit der integrierten Schaltung gekoppelt.
  • Jede Bondanschlußfläche 70 ist typischerweise einem Stift zugeordnet, wobei ein Abschnitt der Stifte als „B" für Leerstellen 72, „S" für Auswahlleitungen 74, und „Ax" (wobei Ax aufeinanderfolgende Adreßstifte von A1 bis An darstellt) für Adreßleitungen 76 gekennzeichnet ist. Die Adreßstifte auf jeder Chipseite werden gemeinsam als „Adreß-/Datenbus" bezeichnet, in dem die Adreß- und Datenstifte multiplext werden können. Leere Anschlußflächen 72 sind einfach Platzhalter in einer Anschlußflächenkonfiguration, die als nicht genutzte Plätze dienen, durch die Durchgangslöcher und andere Leitungen vertikal zu benachbarten Chips verlaufen können, und die eventuell keine elektrische Verbindung zu der internen Schaltungsanordnung in dem Chip benötigen. Auswahlleitungen 74 bestimmen, welcher der mehreren Chips derzeit adressiert wird und folglich, welcher der mehreren Chips die Steuerung des Adreß-/Datenbus hat. Zusammen werden die leeren Anschlußflächen 72 und die Auswahlleitungen 74 in einem Satz 78 als „Auswahlbondanschlußflächen" bezeichnet. Typischerweise ist nur ein Auswahlsignal zu einem Zeitpunkt aktiv. Auf jeder Chipseite wird die Zuweisung von Auswahlanschlußflächen und leeren Anschlußflächen variiert, um es zu ermöglichen, daß der gedrehte identische Chip gemäß der vorliegenden Erfindung verwendet wird.
  • Bei einer beispielhaften Implementierung würden Adreß/Datenleitungen A(N+1) und A(N+2) von dem Hostcomputer/Mikroprozessor (nicht gezeigt) decodiert, um einzelne Adreßleitungen zu liefern, die mit den Auswahlleitungen auf den Anschlußflächen 61–64 verbunden würden. Dies würde es den vier Chips ermöglichen, jeweils einen anderen Adreßraum abzudecken und nur zu dem geeigneten Zeitpunkt ausgewählt (aktiviert) zu werden. Beispielsweise kann es 16 Adreß/Datenleitungen A1 bis A16 geben. Das bedeutet, daß jeder Chip 64 K adressierbare Bytes hätte. Zwei zusätzliche Adreßleitungen, beispielsweise A17 und A18 würden zu den Auswahlleitungen geleitet, so daß der Chip 61 für Zugriffe in dem Bereich 0–64 KB, der Chip 62 in dem Bereich 64– 128 KB, der Chip 63 in dem Bereich 128 K–192 KB und der Chip 64 in dem Bereich 192–256 KB aktiviert wäre.
  • Bei diesem ersten Ausführungsbeispiel der vorliegenden Erfindung hat jeder der vier Chips 60 eine interne Schaltungsanordnung, die mit einer der Auswahlleitungen verbunden ist. Wenn die geeignete Auswahlleitung aktiviert ist, spricht der Chip auf die Adreßsignale an und kann Daten auf Datensignalleitungen (nicht gezeigt) liefern oder speichern. Adreßleitungen 76 antworten und senden Daten zurück. Es ist klar, daß zusätzlich zu den Stifttypen, die hierin dargestellt sind, Leistungs-, Masse- und andere Steuerleitungen auf dem Chip vorliegen können. Als ein Beispiel sind zwischen den geschichteten Adreßleitungen 76 von vier gestapelten Chips alle vier zugewiesenen Adreßpositionen zur gleichen Zeit verbunden und aktiv. Auswahlstifte variieren die Position auf jeder Seite eines Chips, so daß, wenn dieselben gemäß der vorliegenden Erfindung mit benachbarten gestapelten Chips ausgerichtet sind, die Stifte über oder unter der bestimmten Auswahlposition leere Stifte sind.
  • Adreßstifte haben auf jeder Seite eines Chips die gleiche Position, so daß A1 auf einem Chip mit A1 auf einem benachbarten Chip ausgerichtet ist, unabhängig von der Drehausrichtung des benachbarten Chips.
  • Das erste Ausführungsbeispiel der vorliegenden Erfindung ist in der perspektivischen Ansicht in 2C deutlicher dargestellt, wo vier identische Chips 60 gestapelt sind und elektrisch miteinander verbunden sind. Bei diesem Ausführungsbeispiel weist der Chip 60 eine spezielle Struktur und Beabstandung von Bondanschlußflächen 70 auf, die einem herkömmlichen „Bondring"-Entwurf folgen kann, wobei die Anschlußflächen auf der Chipoberfläche in der Nähe des Umfangs des Chips 60 angeordnet sind. Jede Seite (81, 82, 83 bzw. 84) des Chips 60 weist eine eindeutige Reihenfolge von Stiftzuweisungen auf, so daß, wenn jeder nachfolgende Chip um 90 Grad gedreht wird und auf dem vorhergehenden Chip gestapelt wird, physikalische Bondanschlußflächen in der gleichen Struktur wiederholt werden, aber die Stifte, die jeder Anschlußfläche zugewiesen sind, werden häufig variiert, abhängig von dem Stifttyp, um eine elektrische Verbindung durch alle gestapelten Chips zu ermöglichen. Erneut ist klar, obwohl vier Chips als ein Beispiel gezeigt sind, mehr oder weniger Chips gemäß den darstellenden Ausführungsbeispielen zusammengebaut sein können, ohne von der Wesensart der Erfindung abzuweichen.
  • Wie bei 2A sind die identischen gestapelten Chips 60, die in 2C gezeigt sind, zu Unterscheidungszwecken von unten nach oben als 61, 62, 63 und 64 bezeichnet. Jeder Chip 60 weist im allgemeinen vier Seiten 81, 82, 83 und 84 auf, und das Drehen eines Chips um 90 Grad präsentiert in einer Seitenansicht eine andere Seite. Wenn vier identische Chips 60 miteinander verbunden sind, sind vier eindeutige Endflächen vorzugsweise mit denjenigen über und unter derselben ausgerichtet. Falls mehr als vier Chips verbunden werden, kann eine Chipendfläche auf einer Fläche des Stapels wiederholt werden, wie es notwendig ist, um das erforderliche Leiten zu erreichen.
  • Bei einer Querschnittsansicht eines ersten Ausführungsbeispiels der Erfindung, wie es in 2D gezeigt ist, sind identische Chips 61, 62, 63 und 64 gestapelt, mit den Endflächen 81, 82, 83 bzw. 84 jeweils in einer Reihe. Wenn eine Chipauswahl 74 auf einem Chip 64 aktiviert werden soll, kann dieses Signal von einem Gerät (nicht gezeigt) auf dem Substrat 34 kommuniziert werden und durch die Leerstellen 72 auf den drei Chips 60 unter dem Chip 64 nach oben geleitet werden. Wenn eine Chipauswahl 74 auf dem Chip 63 aktiviert werden soll, kann dieses Signal von dem Substrat 34 kommuniziert werden und durch die Leerstellen 72 auf den beiden Chips 60 unter dem Chip 64 verlaufen. Wenn eine Chipauswahl 74 auf dem Chip 62 aktiviert werden soll, kann dieses Signal von einem Gerät (nicht gezeigt) auf dem Substrat 34 kommuniziert werden, und durch die Leerstellen 72 auf dem einzelnen Chip 60 unter dem Chip 64 verlaufen. Wenn eine Chipauswahl 74 auf dem Chip 61 aktiviert werden soll, kann das Signal direkt von dem Substrat 34 weitergeleitet werden. Wenn eine der Adressen 76 (von den Adressen A1 bis Adresse AN) aktiv ist, sind alle vier geschichteten Adreßpositionen zum gleichen Zeitpunkt aktiv, so daß, wenn A1 auf dem Chip 64 aktiv ist, A1 auch auf den Chips 61, 62 und 63 aktiv ist.
  • Im allgemeinen entspricht die Anzahl von gestapelten Chips der Anzahl von Seiten pro Chip, die für die Verbindung verwendet werden. Mehr als ein Bondanschlußflächenring kann jedoch auf jeder Seite eines Chips vorhanden sein, wodurch es ermöglicht wird, daß mehr als vier Chips gestapelt und verbunden werden. Wie es in einer Draufsicht in 3A gezeigt ist, weist ein alternatives Ausführungsbeispiel der vorliegenden Erfindung mehr als einen Satz 100 von Bondanschlußflächen 70 pro Chipseite auf, wobei es im allgemeinen einen Satz 90 von Bondanschlußflächen auf einer Chipoberfläche pro Chip 90 gibt, der gestapelt werden soll. Obwohl solche Sätze in 3A als linear angeordnete Ringe von Bondanschlußflächen 70 in der Nähe des Chipumfangs gezeigt wurden, ist es klar, daß die Bondanschlußflächen jeder anderen Struktur auf der Chipoberfläche entsprechen können, linear oder anders, solange diese Struktur wiederholt wird, während der Chip 90 in 90 Grad-Inkrementen gedreht wird.
  • 3B zeigt eine Seitenansicht einer möglichen Stiftanordnung für einen Chip mit mehr als vier Sätzen von Bondanschlußflächen pro Seite um das Stapeln von mehr als vier Chips zu ermöglichen. Sechs Chips 90 sind gezeigt, die durch die Position von unten nach oben mit den Bezugszeichen 91, 92, 93, 94, 95 bzw. 96 unterschieden werden. Um eine solche Konfiguration zu ermöglichen, wird ein anderer Satz 100 von Anschlußflächen 70 als Ziel genommen, durch Variieren der Verbindungsstruktur zwischen dem vierten und fünften Chip, wie sie von der Unterseite des Stapels her bezeichnet sind, für Chipkonfigurationen mit vier eindeutigen Anschlußflächensätzen. Beispielsweise ist in 3B ersichtlich, daß die Struktur von Verbindungen 40, die für die Chips 91–94 verwendet wird, nicht mehr für die Chips 95 und darüber benötigt wird, da alle vier Konfigurationen des äußeren Satzes 102 bei der Drehung verwendet wurden.
  • Es ist klar, daß in den Chips 95 und 96 der äußere Satz 102 nach wie vor existiert, aber aus Deutlichkeitsgründen in der Seitenansicht von 3B nicht gezeigt ist. Diese erste Struktur der Verbindungen 40 zwischen den Anschlußflächen der Sätze 102 kann an dem vierten Chip oder dem Chip 94 beendet werden und zwischen den Anschlußflächen des Satzes 104 kann eine neue Struktur verwendet werden, die den vierten Chip 94 und jeden nachfolgenden Chip (95 und 96) verbindet. Es ist klar, obwohl dies nicht gezeigt ist, daß der Satz 104 ausreichend leere Anschlußflächen 72 umfaßt, um das Leiten von Chips über dem vierten Chip (z. B. Chips 95 und 96) durch die ersten vier Chips (z. B. Chips 91–94) zu dem Substrat 34 zu ermöglichen. Jeder Chip ist entworfen und in dem Stapel gedreht, so daß nur ein Chip aktivierten Adreßleitungen Aufmerksamkeit schenkt.
  • Es ist auch klar, daß die Bondanschlußflächen keinem herkömmlichen „Ring"-Entwurf entsprechen müssen, der die Plazierung auf dem Umfang einer Chipoberfläche erfordert. Da mit Bumps versehene Chips häufig Verbindungen auf der Fläche einer Chipoberfläche aufweisen, kann jede leitbare Konfiguration von Bondanschlußflächen verwendet werden, ohne Beschränkung auf eine bestimmte geographische Position auf der Chipoberfläche, solange dieselben wiederholt werden, während der Chip in 90°-Inkrementen gedreht wird. Dies ist in 4 dargestellt, wo eine Draufsicht eines Chips 110 eine wiederholende Struktur von Bondanschlußflächen 120 aufweist, die nicht in einer typischen Umfangsringkonfiguration angeordnet sind, aber sich trotzdem wiederholen, wenn dieselben um 90°-Inkremente gedreht werden.
  • Chips sind durch ein bekanntes elektrisches Verbindungsverfahren aneinander befestigt, einschließlich C4-Kugelbefestigung, oder jedes andere geeignete Verfahren, das in der Technik bekannt ist. Im wesentlichen funktionieren alle verbundenen Chips als einer. Für Speichervorrichtungen kann diese Anordnung die kundenspezifische Einstellung von Speicherbedürfnissen ermöglichen, da jeder zusätzliche gestapelte Chip mehr Speicher beitragen kann, wodurch ein Grad an kundenspezifischer Einstellung in dem Platz ermöglicht wird, der für ein Gehäuse verwendet wird. Zusätzlich zu den bereits erwähnten Vorteilen muß für die Verwendung mit einem darstellenden Ausführungsbeispiel nur eine Vorrichtung entworfen, hergestellt, getestet und zusammengesetzt werden, was potentiell zu Zuführkettenvorteilen, einfacherer Fehlerbehebung und Ertragsverwaltung führen kann.

Claims (28)

  1. Verfahren zum elektrischen Verbinden einer Mehrzahl von identischen gestapelten integrierten Schaltungschips (60), das folgende Schritte umfaßt: Plazieren eines zweiten Chips (62) auf einem ersten Chip (61), wobei der zweite Chip (62) identisch zu dem ersten Chip (61) ist, wobei der zweite Chip (62) bezüglich des ersten Chips (61) gedreht angeordnet ist und wobei der erste Chip (61) und der zweite Chip (62) jeweils eine Mehrzahl von Bondanschlussflächensätzen aufweisen; Kontaktieren einer Mehrzahl von Bondanschlussflächen (70) auf dem ersten Chip (61) mit einer Mehrzahl von Bondanschlussflächen (70) auf dem zweiten Chip (62); und Bilden elektrischer Verbindungen (40) zwischen benachbarten gestapelten Chips (60).
  2. Verfahren gemäß Anspruch 1, bei dem die Mehrzahl von identischen Chips (60) drei oder mehr identische Chips (60) umfaßt.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem die elektrischen Verbindungen (40) C4-Bumps sind.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem die elektrischen Verbindungen (40) Lötmittelsäulen sind.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die Chips direkt an einer gedruckten Schaltungsplatine befestigt sind.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Chips auf einem Halbleitergehäusesubstrat gehäust sind.
  7. Verfahren gemäß Anspruch 6, bei dem das Gehäuse (30) an einer gedruckten Schaltungsplatine (20) befestigt ist.
  8. Integrierter Schaltungschip (60), der folgende Merkmale umfaßt: eine Oberfläche mit einer integrierten Schaltung; und eine Mehrzahl von Bondanschlußflächensätzen (78), die jeweils im wesentlichen identische Anschlußflächenlayouts auf der Oberfläche aufweisen, wobei die im wesentlichen identischen Anschlußflächenlayouts durch Drehungen um eine Achse senkrecht zu der Oberfläche aufeinander bezogen sind, wobei jeder Bondanschlußflächensatz (78) ein oder mehrere entsprechende Auswahlbondanschlußflächen (74) umfaßt, die als eine Gruppe eine wirksame Beziehung zu der integrierten Schaltung haben, die für den Bondanschlußflächensatz (48) eindeutig ist.
  9. Chip gemäß Anspruch 8, bei dem die Bondanschlußflächensätze (78) durch leitfähige Wege mit passenden Bondanschlußflächensätzen (78) auf einer gegenüberliegenden Oberfläche des Chips (60) gekoppelt sind.
  10. Chip (60) gemäß Anspruch 8 oder 9, bei dem jeder Bondanschlußflächensatz (78) ferner ein oder mehrere Bondanschlußflächen (70) umfaßt, die jeweils eine wirksame Beziehung zu der integrierten Schaltung haben, die wirkungsmäßig nicht von einer entsprechenden Bon danschlußfläche (70) in jedem anderen Bondanschlußflächensatz (78) unterschieden werden kann.
  11. Chip (60) gemäß einem der Ansprüche 8 bis 10, bei dem jede der Auswahlbondanschlußflächen (74) in der Gruppe ein Auswahlsignal befördert, und wobei jeder der Bondanschlußflächensätze nur eine der Auswahlbondanschlußflächen (74) von dem Satz (78) mit der integrierten Schaltung koppelt.
  12. Chip (60) gemäß einem der Ansprüche 8 bis 11, bei denen die Drehungen ganzzahligen Mehrfachen von 45° entsprechen.
  13. Chip (60) gemäß einem der Ansprüche 8 bis 11, bei dem die Drehungen ganzzahligen Mehrfachen von 60° entsprechen.
  14. Chip (60) gemäß einem der Ansprüche 8 bis 11, bei dem die Drehungen ganzzahligen Mehrfachen von 90° entsprechen.
  15. Chip (60) gemäß einem der Ansprüche 8 bis 11, bei dem die Drehungen ganzzahligen Mehrfachen von 120° entsprechen.
  16. Chip (60) gemäß einem der Ansprüche 8 bis 11, bei dem die Drehungen ganzzahligen Mehrfachen von 180° entsprechen.
  17. Chip (60) gemäß einem der Ansprüche 8 bis 16, bei dem die Sätze (78) von einer oder mehreren entsprechenden Bondanschlußflächen (76) Adreßsignale befördern und wobei jeder der Sätze (78) durch einen eindeutigen Adreßbereich mit der integrierten Schaltung gekoppelt ist.
  18. Integrierter Schaltungschip, der folgende Merkmale umfaßt: eine integrierte Schaltung; und Bondanschlußflächen, die ein rotationssymmetrisches Layout aufweisen, wobei jede Bondanschlußfläche elektrisch mit einer entsprechenden ausgerichteten Bondanschlußfläche auf einer gegenüberliegenden Oberfläche des Chips verbunden ist.
  19. Chip gemäß Anspruch 18, bei dem die integrierte Schaltung für einen korrekten Betrieb in jeder Drehausrichtung von Bondanschlußflächen mit einem Satz von gelieferten Betriebssignalen entworfen ist.
  20. Chip gemäß Anspruch 19, bei dem der Betrieb der integrierten Schaltung auf eine drehungsabhängige Weise aktiviert ist.
  21. Chip gemäß einem der Ansprüche 18 bis 20, bei dem die Rotationssymmetrie zweifach oder vierfach ist.
  22. Chip gemäß einem der Ansprüche 18 bis 20, bei dem die Rotationssymmetrie dreifach, sechsfach oder achtfach ist.
  23. Integriertes Schaltungsgehäuse, das folgende Merkmale umfaßt: eine Mehrzahl identischer Chips (60), die gestapelt sind und elektrisch mit benachbarten Chips verbunden sind, wobei jeder Chip bezüglich benachbarter Chips gedreht ist; ein Kapselungsmaterial, das die Mehrzahl von identischen Chips umgibt; und ein Gehäusesubstrat (34), auf dem die gestapelten Chips verbunden sind.
  24. Integriertes Schaltungsgehäuse (34) gemäß Anspruch 23, bei dem die Mehrzahl identischer Chips (60) drei oder mehr identische Chips umfaßt.
  25. Integriertes Schaltungsgehäuse gemäß Anspruch 23 oder 24, bei dem die identischen Chips (60) entlang einer Rotationssymmetrieachse ausgerichtet sind.
  26. Verbindungsverfahren zum elektrischen Verbinden einer Mehrzahl von identischen gestapelten integrierten Schaltungschips, das folgende Schritte umfaßt: Plazieren eines zweiten Chips (62) auf einem ersten Chip (61), wobei der zweite Chip (62) identisch zu dem ersten Chip (61) ist, wobei der zweite Chip (62) eine Drehung bezüglich des ersten Chips (61) aufweist; Kontaktieren einer Mehrzahl elektrischer Verbindungen (70) auf dem ersten Chip (61) mit einer Mehrzahl von elektrischen Verbindungen (70) auf dem zweiten Chip (62); und Bilden elektrischer Verbindungen (40) zwischen benachbarten gestapelten Chips (60).
  27. Elektronisches System, das folgende Merkmale umfaßt: ein elektronisches Gerät, wobei das elektronische Gerät eine gedruckte Schaltungsplatine umfaßt; eine Mehrzahl von identischen Chips (60), die gestapelt und mit benachbarten Chips elektrisch verbunden sind, wobei jeder Chip bezüglich benachbarten Chips gedreht ist; ein Kapselungsmaterial, das die Mehrzahl identischer Chips umgibt; und ein Gehäusesubstrat (34), auf dem die gestapelten Chips verbunden sind, wobei das Gehäusesubstrat (34) mit der gedruckten Schaltungsplatine verbunden ist.
  28. Elektronisches System, das folgende Merkmale umfaßt: ein elektronisches Gerät, wobei das elektronische Gerät eine gedruckte Schaltungsplatine umfaßt; und eine Mehrzahl identischer Chips (60), die gestapelt und mit benachbarten Chips elektrisch verbunden sind, wobei jeder Chip bezüglich benachbarten Chips gedreht ist, und wobei die gestapelten Chips (60) mit der gedruckten Schaltungsplatine verbunden sind.
DE102004004880A 2003-05-19 2004-01-30 Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse Expired - Fee Related DE102004004880B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/440,815 US7098541B2 (en) 2003-05-19 2003-05-19 Interconnect method for directly connected stacked integrated circuits
US10/440815 2003-05-19

Publications (2)

Publication Number Publication Date
DE102004004880A1 DE102004004880A1 (de) 2004-12-16
DE102004004880B4 true DE102004004880B4 (de) 2008-03-20

Family

ID=32469643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004004880A Expired - Fee Related DE102004004880B4 (de) 2003-05-19 2004-01-30 Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse

Country Status (5)

Country Link
US (1) US7098541B2 (de)
JP (1) JP4078332B2 (de)
DE (1) DE102004004880B4 (de)
GB (1) GB2402547B (de)
TW (1) TW200427047A (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7826243B2 (en) * 2005-12-29 2010-11-02 Bitmicro Networks, Inc. Multiple chip module and package stacking for storage devices
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US7288835B2 (en) * 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US7714450B2 (en) 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US7701045B2 (en) 2006-04-11 2010-04-20 Rambus Inc. Point-to-point connection topology for stacked devices
US20080086603A1 (en) * 2006-10-05 2008-04-10 Vesa Lahtinen Memory management method and system
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US9171824B2 (en) 2009-05-26 2015-10-27 Rambus Inc. Stacked semiconductor device assembly
US8328218B2 (en) * 2009-07-13 2012-12-11 Columbia Cycle Works, LLC Commuter vehicle
US9466561B2 (en) * 2009-08-06 2016-10-11 Rambus Inc. Packaged semiconductor device for high performance memory and logic
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US9142262B2 (en) 2009-10-23 2015-09-22 Rambus Inc. Stacked semiconductor device
US8432027B2 (en) 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8315068B2 (en) 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8417974B2 (en) * 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US9093445B2 (en) * 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
US8749037B1 (en) * 2011-10-28 2014-06-10 Altera Corporation Multi-access memory system and a method to manufacture the system
JP5970078B2 (ja) * 2011-12-02 2016-08-17 インテル・コーポレーション デバイス相互接続の変化を可能にする積層メモリ
US9029234B2 (en) 2012-05-15 2015-05-12 International Business Machines Corporation Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US8786069B1 (en) * 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
TWI539565B (zh) * 2014-01-29 2016-06-21 森富科技股份有限公司 記憶體與記憶體球位焊墊之佈局方法
US9337146B1 (en) 2015-01-30 2016-05-10 Qualcomm Incorporated Three-dimensional integrated circuit stack
TWI565385B (zh) * 2015-12-23 2017-01-01 創意電子股份有限公司 層疊基板結構
KR102108221B1 (ko) * 2019-11-07 2020-05-08 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법
KR20210095754A (ko) 2020-01-23 2021-08-03 삼성전자주식회사 반도체 장치
US12112113B2 (en) 2021-03-05 2024-10-08 Apple Inc. Complementary die-to-die interface
US11803471B2 (en) 2021-08-23 2023-10-31 Apple Inc. Scalable system on a chip

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165067A (en) * 1989-12-01 1992-11-17 Inmos Limited Semiconductor chip packages
US5568256A (en) * 1993-04-21 1996-10-22 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and apparatus utilizing an optical stage for topographic surface analysis
US20020017719A1 (en) * 2000-08-02 2002-02-14 Fujitsu Limited Semiconductor device having bonding wires serving as external connection terminals
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6448661B1 (en) * 2001-02-09 2002-09-10 Samsung Electornics Co., Ltd. Three-dimensional multi-chip package having chip selection pads and manufacturing method thereof
US20030062612A1 (en) * 2001-09-29 2003-04-03 Kabushiki Kaisha Toshiba Stacked type semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601856A (ja) 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
US5166087A (en) * 1991-01-16 1992-11-24 Sharp Kabushiki Kaisha Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls
JPH07142673A (ja) * 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 集積回路装置
US5568356A (en) * 1995-04-18 1996-10-22 Hughes Aircraft Company Stacked module assembly including electrically interconnected switching module and plural electronic modules
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6548907B1 (en) * 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
US6458623B1 (en) * 2001-01-17 2002-10-01 International Business Machines Corporation Conductive adhesive interconnection with insulating polymer carrier
US6462422B2 (en) * 2001-01-19 2002-10-08 Siliconware Precision Industries Co., Ltd. Intercrossedly-stacked dual-chip semiconductor package
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP3643570B2 (ja) 2002-05-29 2005-04-27 株式会社日立製作所 電子部品および電子部品モジュール
JP2004296853A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165067A (en) * 1989-12-01 1992-11-17 Inmos Limited Semiconductor chip packages
US5568256A (en) * 1993-04-21 1996-10-22 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and apparatus utilizing an optical stage for topographic surface analysis
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US20020017719A1 (en) * 2000-08-02 2002-02-14 Fujitsu Limited Semiconductor device having bonding wires serving as external connection terminals
US6448661B1 (en) * 2001-02-09 2002-09-10 Samsung Electornics Co., Ltd. Three-dimensional multi-chip package having chip selection pads and manufacturing method thereof
US20030062612A1 (en) * 2001-09-29 2003-04-03 Kabushiki Kaisha Toshiba Stacked type semiconductor device

Also Published As

Publication number Publication date
US7098541B2 (en) 2006-08-29
US20040232559A1 (en) 2004-11-25
DE102004004880A1 (de) 2004-12-16
GB0409589D0 (en) 2004-06-02
JP2004349694A (ja) 2004-12-09
GB2402547B (en) 2006-06-21
TW200427047A (en) 2004-12-01
GB2402547A (en) 2004-12-08
JP4078332B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE69032970T2 (de) Halbleiterchippackungen und Module bestehend aus Stapeln derartiger Packungen
DE69334083T2 (de) Flüssigkristall-Plattenmodul und Bandträgerpackung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE69232611T2 (de) Gestapelte Chip-Anordnung und Herstellungsverfahren für dieselbe
DE102005001856A1 (de) Packungsleiterplatte, Herstellungs- und Spannungsbereitstellungsverfahren
DE10156272B4 (de) Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE10147955A1 (de) Halbleitervorrichtung
DE102006001999A1 (de) Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul
DE3853764T2 (de) Zwischenschaltungssystem für integrierte Halbleiterschaltungen.
DE112010002692T5 (de) Stapelchip-Pakete in elner Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen,und Systeme, die sie enthalten.
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE102007002707A1 (de) System-in Package-Modul
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE102004001829A1 (de) Halbleitervorrichtung
DE112009004069T5 (de) Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE69524724T2 (de) Elektronische schaltungspackung
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee