DE3781469T2 - Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. - Google Patents

Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.

Info

Publication number
DE3781469T2
DE3781469T2 DE8787305487T DE3781469T DE3781469T2 DE 3781469 T2 DE3781469 T2 DE 3781469T2 DE 8787305487 T DE8787305487 T DE 8787305487T DE 3781469 T DE3781469 T DE 3781469T DE 3781469 T2 DE3781469 T2 DE 3781469T2
Authority
DE
Germany
Prior art keywords
layer
layers
strip
conductive
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787305487T
Other languages
English (en)
Other versions
DE3781469D1 (de
Inventor
Masaharu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE3781469D1 publication Critical patent/DE3781469D1/de
Publication of DE3781469T2 publication Critical patent/DE3781469T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

    Hintergrund der Erfindung:
  • Die vorliegende Erfindung betrifft eine integrierte Halbleiter-Schaltung mit einer verbesserten Verdrahtungsstruktur und insbesondere eine Leistungszuführungsverdrahtung eines integrierten Schaltkreises des Gate array-Typs.
  • Bei der Gate array-Technik werden verschiedene Grundschaltungen wie TTL Ausgangspufferschaltungen und ECL Ausgangspufferschaltungen vorher auf einem Ausgangssubstrat hergestellt und "individuelle Verdrahtungen" oder "anwendungsspezifische Verdrahtungen" werden durch die Zusammenschaltung ausgewählter Grundschaltungen und der Verbindung von Leistungszuführungsverdrahtung mit ausgewählten Grundschaltungen hergestellt, um eine erwünschte Funktion für eine bestimmte Anwendung zu erreichen.
  • Die Leistungszuführungsverdrahtungen werden im allgemeinen aus einer Verdrahtungslage hergestellt, die eine Dicke haben sollte, die so groß wie möglich ist, um ihren Widerstand zu reduzieren und eine unvorteilhafte Höhenverschiebung in der Verdrahtungslage zu vermindern. Die Dicke einer einzigen Verdrahtungslage, wie einer Aluminiumlage, hat jedoch eine Grenze von beispielsweise 2 um oder weniger, wegen der feinen Formen, der Einheitlichkeit der Dicke und der zuverlässigen Instandhaltung der Herstellungsanlagen, wie Vakuum-Aufdampfanlagen, mit denen die Lage hergestellt wird. Es wurde demgemäß so verfahren, die Leistungszuführungsverdrahtung oder eine Signalleitung mit doppelten Verdrahtungslagen niedrigen Widerstands herzustellen, einer unteren Lage, und einer darauf mithilfe einer Isolierschicht überlagerten oberen Lage, die elektrisch mit der unteren Lage durch mehrere in der Isolierschicht ausgebildeten Kontaktlöcher verbunden ist. Die beiden Lagen weisen in einer Draufsicht das gleiche Muster, die gleiche Form auf.
  • Die doppellagige Leistungszuführung oder Signalleitung mit niedrigem Widerstand erfordert mindestens drei Masken zu ihrer Herstellung auf dem Substrat der integrierten Schaltung; einer ersten Maske für die untere Lage, einer zweiten Maske für die Kontaktlöcher und einer dritten Maske für die obere Lage. Eine andere doppellagige Leitung erfordert drei andere Masken. Mit anderen Worten, es müssen drei Masken neu entworfen und hergestellt werden, wenn ein Muster der doppellagigen Leitung verändert wird. Das ist unvorteilhaft, besonders bei Gate array-Vorrichtungen, bei denen eine große Anzahl von Masken feststeht und nur solche Masken gemäß einer Funktion, die für eine bestimmte Anwendung erforderlich ist, geändert werden, die zur Herstellung der individuellen Verdrahtungen nötig sind.
  • In der Europäischen Patentanmeldung Nr. 103 362, veröffentlicht am 21. März 1984, wird eine integrierte Halbleiter-Schaltung eines Gate array-Typs mit TTL Eingangs/Ausgangspufferschaltungen beschrieben, die Leistungszuführungsverdrahtungen für die Zuführung einer ersten und zweiten Spannung aufweist; die Leistungszuführungsverdrahtungen werden in einer ersten Höhe gebildet und erstrecken sich in eine Richtung, eine davon wird von einer streifenartigen Verdrahtungslage in einer zweiten Höhe überlappt, die von der ersten Höhe durch eine Isolierschicht getrennt ist, deren Schicht sich in die gleiche Richtung erstreckt, und ist elektrisch mit der genannten einen Leistungszuführungsverdrahtung durch mehrere in der Isolierschicht ausgebildeten Kontaktlöcher verbunden, so, daß eine doppellagige Leistungszuführungsverdrahtung mit niedrigem Widerstand gebildet wird.
  • In der Europäischen Patentanmeldung Nr. 154 998, veröffentlicht am 18. September 1985, wird eine integrierte Halbleiter-Schaltung beschrieben, die eine untere Verdrahtungslage für die Zuführung einer ersten Spannung, die mit einer Isolierschicht bedeckt ist, und eine erste und zweite obere Verdrahtungslage aufweist, die zueinander parallel verlaufen und die untere Verdrahtungslage überlappen, mit der sie durch mehrere Kontaktlöcher verbunden sind.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiter-Schaltung bereitzustellen, die eine doppellagige Leitung mit niedrigem Widerstand besitzt, bei der eine Änderung des Musters der doppellagigen Leitung mit niedrigem Widerstand keine komplette Änderung einer Vielzahl von Masken herbeiführt.
  • Eine erfindungsgemäße integrierte Halbleiter-Schaltung wird in Patentanspruch 1 definiert.
  • Bei einer zu beschreibenden Ausführungsform umfaßt entweder die obere Lage oder die untere Lage eine Vielzahl parallel angeordneter Einheitsstreifen des leitenden Materials, die die gleiche Länge und Breite besitzen. Die Länge kann bei einer anderen Gruppe von Einheitsstreifen unterschiedlich sein. Die Breite wird schmal gestaltet, nicht schmaler als eine mögliche schmalste Breite der Leitung. Ein Muster der Kontaktlöcher wird entsprechend dem Muster der Einheitsstreifen der oberen (oder unteren) Lage fest vorgegeben. Ein Muster der unteren (oder oberen) Lage wird gemäß dem Entwurf der doppellagigen Leitung festgelegt, so daß es von einem oder mehreren Einheitsstreifen der oberen (oder unteren) Lage überlappt wird, oder diese überlappt.
  • Die zu beschreibende Halbleiter-Schaltung umfaßt ein Halbleitersubstrat, eine erste und zweite Verdrahtungslage mit einer Höhe, die auf dem Substrat auf einer Isolierschicht ausgebildet ist und sich in eine Richtung erstreckt, und mindestens drei streifenartige Verdrahtungslagen mit einer anderen Höhe, die auf dem Substrat auf einer Isolierschicht ausgebildet ist und die parallel zueinander mit konstantem Abstand angeordnet sind, wobei sich jede in die eine Richtung erstreckt. Jede der streifenartigen Verdrahtungslagen hat die Breite die gleich oder schmaler als die Breite der ersten und zweiten Verdrahtungslage ist, und ist oberhalb oder unterhalb entweder der ersten oder zweiten Verdrahtungslage angebracht, um diese zu überlappen, oder von dieser überlappt zu werden, und mit der überlappten ersten oder zweiten leitenden Schicht durch mehrere Kontaktlöcher verbunden, die in der einen Richtung angeordnet, und in der Isolierschicht, zwischen der streifenartigen leitenden Schicht und der überlappten ersten oder zweiten leitenden Schicht ausgebildet sind. Die Anzahl der streifenartigen Verdrahtungslagen kann vier oder mehr betragen. Die doppellagige Verdrahtungsstruktur der vorliegenden Erfindung kann in einer integrierten Halbleiter-Schaltung des Gate array- Typs verwendet werden.
  • Kurzbeschreibungen der Abbildungen:
  • Fig. 1A, Fig. 2A und Fig 3 zeigen Draufsichten von Ausführungsformen der vorliegenden Erfindung; Fig. 1B und Fig. 2B sind Querschnittsansichten entlang den Linien B-B' in Fig. 1A, bzw. Fig. 2A in Richtung der Pfeile betrachtet, und Fig. 1C und Fig. 2C sind Querschnittsansichten entlang den Linien C-C' in Fig. 1A, bzw. 2A in Richtung der Pfeile betrachtet.
  • Beschreibung der Ausführungsformen
  • Mit Verweis auf Fig. 1A bis 1C, die Leistungszuführungs-Verdrahtungsleitungen auf einem an der Außenseite befindlichen Abschnitt eines gemischten integrierten TTL und ECL Eingangs-/Ausgangs-Schaltungschips des Gate array-Typs darstellen, weisen die Leistungszuführungs-Verdrahtungsleitungen eine Höchst-Potential Leistungszuführungs-Spannungsleitung (Vcc) 900 und 400 auf, eine Zwischen-Potential Leistungszuführungs-Spannungsleitungen (Erdung) 300 und eine Niedrigst-Potential Leistungszuführungs-Spannungsleitung (VEE) 500, 700 und 800. Diese drei Leitungsarten werden aus Aluminium hergestellt. Die Aluminiumlagen für Signalleitungen und die Leistungszuführungsverdrahtungen werden in erster, zweiter und dritter Höhe auf der Feld-Silizium-Oxid- schicht 51, die auf der Hauptoberfläche des Siliziumsubstrats 50 bereitgestellt ist, mit dazwischen eingefügten Isolierzwischenschichten 52 und 53, gebildet. Die VEE Leitung 500 ist elektrisch verbunden mit dem Verbindungsglied (Anschlußstreifen) 31 der Aluminiumlage auf der dritten Höhe und umfaßt die untere Aluminiumlage 33 auf der zweiten Höhe und die obere Aluminiumlage 32 auf der dritten Höhe, die sich kontinuierlich vom Verbindungsglied 31 erstreckt, und elektrisch mit der unteren Aluminiumlage 33 durch mehrere Kontaktlöcher verbunden ist (nicht dargestellt in Fig. 1A, aber ähnlich den Kontaktlöchern 54 in Fig. 1B und 1C). Die VEE Leitung 700 enthält die untere Aluminiumlage 19 der zweiten Höhe, die elektrisch mit der unteren Aluminiumlage 33 der Leitung 500 über die Aluminiumlage 16 der ersten Höhe verbunden ist, mit der die Lagen 33 und 19 durch die Kontaktlöcher 17 verbunden sind, die in der Zwischenschicht 52 bereitgestellt sind. Die VEE Leitung 700 enthält weiterhin die obere Aluminiumlage 18 der dritten Höhe, die mit der unteren Aluminiumlage 19 durch mehrere Kontaktlöcher verbunden ist (nicht dargestellt, aber ähnlich den Kontaktlöchern 54 in Fig. 1B und 1C). Die VEE Leitung 800 umfaßt die untere Aluminiumlage 35 der zweiten Höhe, die mit der unteren Aluminiumlage 33 der Leitung 500 über die Aluminiumlage 36 der ersten Höhe verbunden ist, die mit den Lagen 33 und 35 durch Kontaktlöcher 37 verbunden ist, die in der Isolierzwischenschicht 52 bereitgestellt sind und, zwei streifenartige obere Aluminiumlagen 62 der dritten Höhe. Jede der oberen Lagen 62 ist mit der unteren Aluminiumlage 35 durch mehrere Kontaktlöcher 54 verbunden (Fig. 1B und Fig 1C), die in der Isolierzwischenschicht 53 bereitgestellt sind. Die VEE Leitung 800 ist mit ECL Ausgangspufferschaltungen verbunden (nicht dargestellt) über die Aluminiumlage 38 der ersten Höhe, die mit der unteren Lage 35 der Leitung 800 durch das Kontaktloch 39 verbunden ist.
  • Die VGND Leitung 300 enthält mehrere Stammleitungen (in Fig. 1A sind drei dargestellt), die mit mehreren Aluminium- Verbindungsgliedern (Anschlußstreifen) 11 der dritten Höhe verbunden sind (dargestellt sind vier), und mehrere Abzweigleitungen (dargestellt sind zwei), die sich von der Stammleitung aus erstrecken. Jede der Stamm- und Abzweigleitungen weist die untere Aluminiumlage 13 der zweiten Höhe und die obere Aluminiumlage 12 der dritten Höhe auf, die mit der unteren Aluminiumlage 13 durch mehrere Kontaktlöcher (nicht dargestellt) verbunden ist. Die Verbindungsglieder 11 sind mit den oberen Aluminiumlagen 12 verbunden.
  • Die Vcc Leitung 900 umfaßt die untere Aluminiumlage 23 der zweiten Höhe, die mit TTL Ausgangspufferschaltungen verbunden ist (nicht dargestellt) über die Aluminiumlage 28 der ersten Höhe, die dann wieder mit der Lage 23 durch das Kontaktloch 29 verbunden ist. Die Vcc Leitung 900 enthält weiterhin zwei streifenartige obere Aluminiumlagen 62 der dritten Höhe und eine kurze Leitung (Verdrahtung) 22 der oberen Aluminiumlage der dritten Höhe, die mit dem Verbindungsglied 21 verbunden ist. Jede der streifenartigen oberen Aluminiumlagen 62 ist mit der unteren Aluminiumlage 23 durch Kontaktlöcher 54, die in Fig. 1C dargestellt sind, verbunden. Die kurze Leitung 22 der dritten Höhe erstreckt sich kontinuierlich vom Verbindungsglied 21 aus und ist mit der unteren Aluminiumlage durch mehrere Kontaktlöcher verbunden (nicht dargestellt). Bei anderen Vcc Leitungen 400 sind die unteren Aluminiumlagen 25 der zweiten Höhe elektrisch mit der unteren Aluminiumlage 23 der Vcc Leitung 900 über die Aluminiumlage 26 der ersten Höhe elektrisch verbunden, die mit den Lagen 25 und 23 durch Kontaktlöcher 27 verbunden ist und mit den oberen Aluminiumlagen 24 der dritten Höhe, die mit den jeweiligen unteren Aluminiumschichten 25 durch mehrere Kontaktlöcher verbunden sind (nicht dargestellt). Außer den oben erwähnten Spannungszuführungsleitungen 300, 400, 500, 700, 800 und 900 werden weitere Spannungszuführungsleitungen 60 bereitgestellt, die parallel angeordnete streifenartige Aluminiumlagen der dritten Höhe aufweisen.
  • Die Aluminiumlagen 16, 36, 26, 28 und 38 der ersten Höhe werden auf der Feld-Silizium Oxidschicht 51 ausgebildet, die auf der Hauptoberfläche des P-Typ Siliziumsubstrats 50 bereitgestellt werden und haben eine Dicke von 1.0 um. Die Aluminiumverdrahtungslagen (Aluminiumleitungslagen) 33, 19, 23, 13, 35 und 25 der zweiten Höhe mit einer Dicke von 1.2 um werden auf der ersten Isolierzwischenschicht 52 ausgebildet, die aus Silizium-Oxid oder Silizium-Nitrid besteht und eine Dicke von 0.5 um hat, die die Aluminiumlagen auf der ersten Höhe und die Feld-Isolierschicht 51 überdeckt. Die Lage 35 ist 116 um breit und die Lage 23 hat ebenfalls eine Breite von 116 um. Die Aluminiumlagen 32, 18, 62, 12, 22 und 24 der dritten Höhe mit 1.6 um Dicke werden auf der zweiten Isolierzwischenschicht 53 bereitgestellt, die aus Silizium-Oxid oder Silizium-Nitrid der Dicke 0.5 um besteht, und die Aluminiumlagen auf der zweiten Höhe und die erste Isolierzwischenschicht 52 überdeckt. Die Aluminiumlagen auf der dritten Höhe sind mit den jeweiligen Lagen auf der zweiten Höhe durch mehrere Kontaktlöcher verbunden, die, wie oben erwähnt, in der zweiten Isolierzwischenschicht 53 bereitgestellt sind. Die streifenartigen Aluminiumlagen 62 der vorliegenden Erfindung haben die Breite (W) von 46 um und sind parallel zueinander mit einem konstanten Abstand (P, dargestellt in Fig. 1C) von 66 um angeordnet. Daher beträgt ein Intervall zwischen den benachbarten Lagen 62 20 um.
  • Mit Verweis auf Fig. 2A bis 2C, die eine zweite Ausführungsform darstellen, bei der die Gate array-Vorrichtung eine größere Anzahl von TTL Ausgangspufferschaltungen (nicht dargestellt) und eine kleinere Anzahl von ECL Ausgangspufferschaltungen (nicht dargestellt) als in der ersten Ausführungsform enthält, wird das Muster der Aluminiumlage auf der dritten Höhe, einschließlich der streifenartigen Aluminiumlagen 62, gegenüber dem der ersten Ausführungsform, die in Fig. 1A dargestellt ist, nicht geändert. Trotzdem hat die VEE Leitung 810, die zu den ECL Ausgangspufferschaltungen führt, eine geringere Breite, und die Vcc Leitung 910 zu den TTL Ausgangspufferschaltungen ist breiter. Das Muster der Aluminiumlage 135 der VEE Leitung 810 auf der zweiten Höhe wird zu einer Breite von 50 um geändert und nur eine der streifenartigen Aluminiumlagen 62 der dritten Höhe (mit 46 um Breite) ist hierbei mit der unteren Lage 135 durch mehrere Kontaktlöcher 54 verbunden, die in Längsrichtung angeordnet sind. Das Muster der Aluminiumlage 123 der Vcc Leitung auf der zweiten Höhe wird zu einer Breite von 182 um geändert, und drei der streifenartigen Aluminiumlagen 62 der dritten Höhe sind hierbei mit der unteren Lage 123 durch mehrere Kontaktlöcher 54 verbunden, die in jeder Längsrichtung angeordnet sind. Die Breite (W) und der Abstand (P) der streifenartigen Lagen 62, die in Fig. 2C abgebildet sind, sind in Fig. 1C dieselben. In Fig. 2A bis 2C sind dieselben Bestandteile wie die in Fig. 1A bis 1C mit denselben Bezugszeichen bezeichnet.
  • Mit Verweis auf Fig. 3, die eine dritte Ausführungsform darstellt, bei der die Gate array-Vorrichtung nur ECL Pufferschaltungen und keine TTL Pufferschaltungen verwendet, wird keine Vcc Leitung bereitgestellt, und nur VGND Leitungen und VEE Leitungen werden verwendet. Wiederum gibt es keine Änderung bei Fig. 3 im Muster der Aluminiumlagen auf der dritten Höhe, die streifenartige Lagen 62 von denen aus Fig. 1A enthalten. Daher ist keine Änderung der Maske erforderlich. Nur das Muster der Aluminiumlagen der zweiten Höhe wird so geändert, daß die untere Lage 23 (in Fig. 1A) vom Abschnitt unter der oberen Lage 22 getrennt und über die untere Lage 13 der zentralen VGND Leitung 300 verlängert wird, damit sie damit verbunden wird, so entsteht daraus eine untere Lage 223 eines anderen Zweiges 300' der VGND Leitung. Die Lage 28, die mit diesem VGND Zweig 300' verbunden ist, wird eher zu ECL Pufferschaltungen als zu TTL Pufferschaltungen erweitert. Der Abschnitt der unteren Lage unter der oberen Lage 22 wird mit der unteren Lage 133 einer anderen VGND Leitung verbunden. Das Erdungspotential VGND wird anstelle des Vcc Potentials an das verbindungsglied 21 angelegt, das mit der kurzen Leitung 22 verbunden ist. In Fig. 3 sind dieselben Bestandteile wie die in Fig. 1A mit denselben Bezugszeichen bezeichnet.

Claims (4)

1. Integrierte Halbleiterschaltung mit einem Halbleitersubstrat (50), einer auf einer Hauptfläche des Substrats (50) ausgebildeten Isolierlage (51) und Metallisationslagen mit verschiedenen Höhen für Signal- und Leistungszuführleitungen mit zwischen diesen angeordneten Isolierzwischenschichten (52, 53), wobei die Metallisationslagen aufweisen eine erste leitende Lage (23, 123, 223) mit einer Höhe, die zu einer ersten Leistungszuführungsleitung zum Zuführen einer ersten Spannung gehört, wobei die erste leitende Lage (23, 123, 223) auf einer der Isolierschichten (52) ausgebildet ist und sich in einer Richtung erstreckt, einer zweiten leitenden Lage (35, 135) mit der einen Höhe, die zu einer zweiten Leistungszuführungsleitung gehört zum Zuführen einer von der ersten Spannung verschiedenen zweiten Spannung, wobei die zweite leitende Lage (35, 135) ebenfalls auf der einen genannten Isolierschicht (52) ausgebildet ist und sich in der einen Richtung parallel zu der ersten leitenden Lage (23, 123, 223) erstreckt, und mindestens drei streifenartigen leitenden Lagen (62) mit einer von der ersten Höhe verschiedenen anderen Höhe, die von der ersten und der zweiten leitenden Lage durch die zweite Isolierschicht (53) getrennt ist und sich in der einen Richtung parallel zueinander mit konstanten Abständen erstrecken, wobei mindestens eine der streifenartigen leitenden Lagen (62) die erste oder die zweite leitende Lage (23, 123, 223) (35, 135) über die zweite Isolierschicht (53) überlappt und alle anderen streifenartigen leitenden Lagen (62) die andere der ersten oder der zweiten leitenden Lage (23, 123, 223) (35, 135) über die zweite Isolierschicht (53) überlappt und wobei jede der streifenartigen leitenden Lagen (62) mit der zugehörigen überlappten der ersten oder zweiten leitenden Lage (23, 123, 223) (35, 135) durch mehrere in der zweiten Isolierschicht (53) ausgebildete Kontaktlöcher (54) elektrisch verbunden sind, und in der einen Richtung angeordnet sind, wodurch doppellagige Leistungszuführungsleitungen (900, 800, 910, 810, 300) mit niedrigem Widerstand ausgebildet werden.
2. Integrierte Halbleitervorrichtung nach Anspruch 1, wobei die Anzahl der streifenartigen leitenden Lagen (62) vier oder größer ist.
3. Integrierte Halbleitervorrichtung nach Anspruch 1, wobei die streifenartigen leitenden Lagen (62) im wesentlichen die gleiche Breite (W) haben.
4. Integrierte Halbleitervorrichtung nach Anspruch 1, wobei die Vorrichtung ein Gate array-Typ ist mit TTL Eingange/Ausgangspufferschaltungen und ECL Eingangs-/Ausgangspufferschaltungen.
DE8787305487T 1986-06-19 1987-06-19 Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. Expired - Fee Related DE3781469T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61144365A JPH0789568B2 (ja) 1986-06-19 1986-06-19 集積回路装置

Publications (2)

Publication Number Publication Date
DE3781469D1 DE3781469D1 (de) 1992-10-08
DE3781469T2 true DE3781469T2 (de) 1993-01-07

Family

ID=15360413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787305487T Expired - Fee Related DE3781469T2 (de) 1986-06-19 1987-06-19 Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.

Country Status (4)

Country Link
US (1) US4825276A (de)
EP (1) EP0250269B1 (de)
JP (1) JPH0789568B2 (de)
DE (1) DE3781469T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647749A (en) * 1985-01-17 1987-03-03 Joy Manufacturing Company Apparatus and method for weld cladding cylindrical objects
JPS6435934A (en) * 1987-07-30 1989-02-07 Hitachi Ltd Semiconductor integrated circuit device
KR0130776B1 (ko) * 1987-09-19 1998-04-06 미다 가쓰시게 반도체 집적회로 장치
JPH0194636A (ja) * 1987-10-06 1989-04-13 Hitachi Ltd 半導体装置
JPH01241843A (ja) * 1988-03-23 1989-09-26 Nec Corp 集積回路装置
JPH0738416B2 (ja) * 1988-04-08 1995-04-26 富士通株式会社 半導体装置
JP2894635B2 (ja) * 1990-11-30 1999-05-24 株式会社東芝 半導体記憶装置
US5182629A (en) * 1991-10-24 1993-01-26 Unisys Corporation Integrated circuit die having a power distribution system for at least ten-thousand bipolar logic cells
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
JP2919241B2 (ja) * 1993-09-13 1999-07-12 日本電気株式会社 電源配線
US6307162B1 (en) 1996-12-09 2001-10-23 International Business Machines Corporation Integrated circuit wiring
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
CN1901162B (zh) * 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120150A (en) * 1979-03-09 1980-09-16 Toshiba Corp Semiconductor device
EP0020116B1 (de) * 1979-05-24 1984-03-14 Fujitsu Limited Halbleitervorrichtung vom "MASTERSLICE"-Typ und Herstellungsverfahren
JPS56138939A (en) * 1980-03-31 1981-10-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Master slice type integrated circuit
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS59158536A (ja) * 1983-02-28 1984-09-08 Nec Corp 多層配線を有する半導体装置
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
EP0177336B1 (de) * 1984-10-03 1992-07-22 Fujitsu Limited Integrierte Gate-Matrixstruktur
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP0250269B1 (de) 1992-09-02
EP0250269A2 (de) 1987-12-23
US4825276A (en) 1989-04-25
JPS63138A (ja) 1988-01-05
DE3781469D1 (de) 1992-10-08
JPH0789568B2 (ja) 1995-09-27
EP0250269A3 (en) 1988-12-14

Similar Documents

Publication Publication Date Title
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE2542518C3 (de)
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
EP1252660B1 (de) Bipolartransistor
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE3423211C2 (de) Halbleiterbauteil
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
DE1639173C3 (de) Temperaturkompensierte Z-Diodenanordnung
DE3782748T2 (de) Feldeffekttransistor mit isoliertem gate.
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE68917515T2 (de) Anordnung für integrierte Halbleiterschaltung vom Master-Slice Typ.
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
DE4328474C2 (de) Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
EP0001209A1 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee