JPS63138A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS63138A
JPS63138A JP61144365A JP14436586A JPS63138A JP S63138 A JPS63138 A JP S63138A JP 61144365 A JP61144365 A JP 61144365A JP 14436586 A JP14436586 A JP 14436586A JP S63138 A JPS63138 A JP S63138A
Authority
JP
Japan
Prior art keywords
wiring
power supply
layer
power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61144365A
Other languages
English (en)
Other versions
JPH0789568B2 (ja
Inventor
Masaharu Kobayashi
正治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61144365A priority Critical patent/JPH0789568B2/ja
Priority to US07/064,996 priority patent/US4825276A/en
Priority to DE8787305487T priority patent/DE3781469T2/de
Priority to EP87305487A priority patent/EP0250269B1/en
Publication of JPS63138A publication Critical patent/JPS63138A/ja
Publication of JPH0789568B2 publication Critical patent/JPH0789568B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にマスタースライス方
式集積回路装置の電源配線に関する。
〔従来の技術〕
マスタースライス方式集積回路装量の中には、ゲートア
レイと呼ばれ、予め作シ込まれているマスター基板上に
品種個有の専用メタライズマスクを用いて穐々の回路を
構成し、特定の回路機能を有した集積回路装置を作るも
のがある。
ゲートアレイにおいては集積回路装置の製造コストが安
いこと、専用メタライズマスク製作日数が短かいこと、
集積回路装置の胸造日程が短かいことを常に意識する必
要がある。。
従来より、ＥＣＬゲートアレイ等大電流を扱いかつ、集
積回路チップ内部の電源電圧のレベルシフト量を小さく
抑えなければならない集積回路チップにおいては、チッ
プサイズを縮少し製造歩留シを向上させると共に、電源
電圧のレベルシフト量を小さくするためメタライズ層を
増加させ、主たる電源配線Ｋ例えば第２層配線と第３層
配線とを平行に布設した構造を用いている。
この場合、Ｍ３層配線はパッドと同層とし品穐毎に用意
する専用メタライズマスク数低減のため複数品種に共通
なパターンによる汎用メタライズマスクとすることが多
い。
この汎用メタライズパターンは品種個有の専用メタライ
ズ層を介して集積回路チップ内部に電源電圧を供給して
いるが、予め固定されている汎用メタライズパターンの
用途は常に同じであった。
これは電源の極類が高電位電源と低電位電源の２ＷＡ類
であったためである。
ところで、近年ＴＴＬ入出力、ＥＣＬ入出力を双方取シ
扱うことのできるＴＴＬ入出力ＥＣＬ入出力混在形マス
タースライス方式集積回路装置が製作されている。この
ＴＴＬ入出力ＥＣＬ入出力混在形マスタースライス方式
集債回路装置のゲートアレイにおいても、生じうる電源
供給形態の総てに対応可能な電源配線パターンを形成す
れば、従来のゲートアレイと同僚第１！−配線、第２層
配線を品攬個有の専用メタライズマスクとして製作し、
第３層配ＩＰは共通パターンによる汎用メタ２イズマス
クとすることができるが、個々の一品種をとってみれば
無駄に使われている電源配線が生じ易くなる。これは、
例えば、ＴＴＬ出力バツファ回路が多用されているある
品種においては最高電位を供給している電源配線の内部
電位シフト量が大きくなり電気的特性が劣化するが、逆
にＥＣＬ出力バッファ回蕗が殆ど使用されないため最低
電位を供給している電源配線にはわずかなＴＩＬ流しか
流れず無駄な使われ方をしている状態が存在する。
第４図は従来例を示したものである。第４図はＴＴＬ入
出力混在形マスタースライス方式集積回路チップのＴＴ
Ｌ入出力、ＥＣＬ入出力混在用電源配線パタンの一周辺
部分の平面図であり、最塙電位電源電圧供給用ｖＣＣパ
ッド４Ｈと最高電位電源電圧供給用ｖＣＣパッド４Ｈよ
シ集積回路チップ内部に電力を供給するためＶｅｃ電源
配緘４Ｉ。
４Ｍ、４０．中間電位電源電圧供給用ＧＮＤパッド４１
と中間電位電源電圧供給用ＧＮＤパッド４１よ）集積回
路チップ内部に電力を供給するためのＧＮＤ電源配線４
２、最低電位電詠電圧供給用Ｖｇｇバッド４３と最低電
位電源電圧供給用Ｖｒ、ｇパッド４３よシ集積回路チッ
プ内部に電力を供給するためＶｒ；ｚ１１Ｌ源配線４４
．４８．４Ｃ，出力バッファトランジスタ用中間電位電
源電圧供給用ＧＮＤＡバッド４Ｄ、４Ｆと出力バツ７ア
トランジスタ用中間電位電源電圧供給用Ｇ　Ｎ　Ｄ　Ａ
バッド４Ｄ、４Ｆよりそれぞれ集積回路チップ内部に電
力を供給するためのＧＮＤＡ［源配線４Ｅ、４Ｇ。
その他人出力バッファ回路動作に必要な各種基準電圧を
供給するための基準電圧供給用配線４Ｐ。
４Ｑ　、４Ｒ，４Ｓ　、４Ｔ　、４Ｕ、４Ｖ、　おｊび
第４図では枠しか示していないが人出力バッファセル領
域４Ｗ、４Ｘとによ−ｂ　ｙ成される。
第４図において点線は第１層電源配線、実線は第１層電
源配線、１点鎖線は第３層電源配線を表わしており、例
えば、ｖＣＣ電源配＠４　Ｍは１−２層間スルーホール
４Ｌ、第１ｆＷＩ電源配１Ｍ４に、１−２層間スルーホ
ール４Ｊを経てＶｃｃ電源配線４Ｉと接続している。′
また、図面が複雑になるのを避けるため図示してはいな
いが、第２層’ｍ源配線と第：３＃′ｔｌＬ源配線との
間には必要な場所に適宜２−３層間スルーホールが配置
されていて電気的に導通しているものとする。
第４図の電源配線パタンによｊ５、ＴＴＬ入出力とＥＣ
Ｌ入出力とが混在している場合に全て対応しているもの
とすると、例えばＴＴＬ出力パッ７ア回路が大部分を占
めているある品種においては出力バッファトランジスタ
に最高電位を供給するためのＶｃｃの電源配線４Ｉに非
常に大きな電流が流れＶｃｃ電源配線４工での内部電位
レベルシフト量が太き（ＴＴＬ出力レベル変動等の電気
的特性が劣化する。しかし隣接しているＶｉｖ電源配線
４８には、ＥＣＬ出力パツファ回路が殆ど使用されてい
ないためわずかな電流しか流れず無駄な使われ方をして
いる。
一方、第５図はＴＴＬ入出力、ＥＣＬ入出力混在形マス
タースライス方式集積回路チップのＥＣＬ入出力専用の
電源配線パタンの一周辺部分の平面図であり、高電位電
源電圧供給用ＧＮＤパッド５１と高電位電源電圧供給用
ＧＮＤパッド５１よシ集積回路チップ内部に電力を供給
するためのＧＮＤ電源配線５２、低電位電源電圧供給用
Ｖｔｇパッド５３と低電位電源電圧供給用Ｖｍｉバッド
５３よシ集積回路チップ内部に電力を供給するたメｏｖ
ｘｘ電源配置１１５４　、　ｓｓ　、　ｓｃ、出力バツ
ファトランジスタ用高電位電源電圧供給用ＧＮＤＡパッ
ド５Ｄ、５Ｆと出力バツファトランジスタ用高電位電源
電圧供給用ＧＮＤＡパッド５Ｄ、５Ｆよりそれぞれ集積
回路チップ内部に電力を供給するためのＧＭＤＡ電源配
線５Ｅ、５Ｇ、その他、人出力バッファ回路動作に必要
な各種基準電圧を供給するための基準電圧供給用配線５
Ｐ　、　５Ｑ　。
ＳＲ，５８，５Ｖ、および図では枠しか示していないが
、人出カバッファセル領域５＃、５Ｘによシ構成される
。
第４図と同様に第５図において、点線は第１層電源配線
、実線は第２層電源配線、１点鎖線は第３層電源配線を
表わしておシ、第２層電源配線と第３層電源配線との関
には必要な場所に適宜２−３層間スルーホールが配置さ
れているものとする。
第５図は第４図と比較してＶｃｃ電源配＠４Ｉ。
４Ｍ、４０が除かれ全てＧＮＤ電源配Ｉｉｓ！５２とし
ている。また、最高電位電源電圧供給用Ｍａｃバッド４
Ｈは出力バッ７アトランジスタ用高電位電源電圧供給用
ＧＮＤＡバッド５Ｈとして、ＥＣＬ出カバカバッファト
ランジスタ作に伴女う電源電圧のゆらぎを低減するのに
用いている。さらに１各種基準電圧供給用配酬のうちＴ
ＴＬ人出力バツファ回路にしか使用されない基準電圧供
給用配線４Ｔ　、４Ｕ社布設していない。
Ｔ　１’　Ｌ入出力ＥＣＬ入出力混在用の電源配線パタ
ー／を第４図に示す１パターンＫまとめて汎用電源配線
パターンとしても、ＥＣＬ入出力専用の電源配線パター
ンとしては第５図に示す様な異なる電源配線パターンを
準備する必要がある。したがって、３層メタライズマス
クは、少なくとも、ＴＴＬ入出力ＥＣＬ入出力混在用の
メタライズマスクとＥＣＬ入出力専用のメタライズマス
クの２極類が必要となシ、品種に応じて使い分けること
となる。なお、品種によっては集積回路チップのある一
辺にＴＴＬ入出入出力７プ７７ 集積回路チップの別の一辺にＥＣＬ入出力バッファ回路
が集中することが起こるが、その場合には、集積回路チ
ップの各コーナ毎にＴＴＬ入出入出力ＥＣ出入出力混在
用電源配線バタンＣＬ入出力専用電源配線パタンとを使
いわけなければならず、このとき３層メタライズマスク
は新規に製作する必要が生じる。
〔発明が解決しようとする問題点〕
ＴＴＬ入出力Ｆ’ＣＬ入出力混在形マスタースライス方
式集積回路装置の汎用電源配線パターンでは、品種によ
り使用される入出力パラフッ回路が大きく異なり、予め
準備されている電源配線バタンでは、ある１！源配線に
訃いては殆ど電流が流れずに無駄な使われ方をしている
Ｋも関わらず、隣接している異なった電位を供給してい
る電源配線においては電流が多く流れて内部電位レベル
シフト量が大きく、電気的特性を劣化させているという
欠点がめる。
〔問題点を解決するための手段〕
上記欠点’ＩＦ決するための手段として、本発明の集積
回路装置は、少くとも２層配線構造を有する集積回路装
置において、上層配線層における第１の配線と第２の配
線とが非配線部をはさみ隣接し、かつ、対向して設置さ
れ、前記第１の配線と前記第２の配線とが前記非配線部
内において、下層配線層管用いて布設されている縞３の
配線によシ短絡されていることを％徴とする。
〔実施例〕
以下本発明を実施例を用いて説明する。
第１図と笛２図は本発明を用いた一実施例である。第１
図は、ＴＴＬ入出力ＥＣＬ入出力混在形マスタースライ
ス方式集積回路チップの標準的なＴＴＬ入出力混在用ｉ
ｉｔ源配線パタンの一周辺部分の平面図であり、最高電
位′ＦＩＬ源電圧供給用ＶｃｃバッドＩＨと最高電位電
源圧供給用ＶｅｃｌＨよシ集積回路チップ内部に電力を
供給するためのＶｃｃ電源配ＭＩＨ，ＡＭ，１０、中間
電位′ｒＩＬ源ｍ圧供給用ＧＮＤバッド１１と中間電位
電源電圧供給用ＧＮＤパッド１１よ）集積回路チップ内
部に電力を供給するためのＧＮＤ［源配＃１２、数似電
位電源電圧供給用Ｖｉｖバッド１３と最低電位電源供給
用ＶＥ鳶パッド１３よシ集積回路チップ内部に電力を供
給するためのＶｚｘ電源配線１４，１８．ＩＣ１出力バ
ッ７アトランジスタ用中間電位電源電圧供給用ＧＮＤＡ
パッドＩＤ、ＩＦと出力バッ７アトランジスタ粗中間電
位電源電圧供給用ＧＮＤＡパッドＩＤ、ＩＦよシそれぞ
れ集積回路チップ内部に電力を供給するためのＧＭＤＡ
電源配線ＩＥ。
ＩＧ、その他人出力バッファ回路動作に必安な各種基準
電圧を供給するための基準電圧供給用配線ＩＰ、ＩＱ、
ＩＲ，Ｉｓ、ＩＴ、ＩＵ、ＩＶ、　及び第１図では枠し
か示していないが、人出力バツファセル領域ＩＷ、ＩＸ
によシ構成される。
第１図において点線は第１層電源配線、実線は第２層電
源配線、１点鎖線は第３層電源配線を表わしておシ、例
えば、■ＣＣ電源配線ＩＭは１−２層間スルーホールＩ
Ｌ、第１層電源配線ｌＫ１１−２層間スルーホールＩＪ
１ｆ！：経てＶｃｅ電源配線１工と接続している。また
、図面が複雑になるのを避けるため図示してはいないが
、第２層電源配線と第３層電源配線との間には必要な場
所に適宜２−３層間スルーホールが配置されていて電気
的に導通しているものとする。
第１図の電気配線バタンは、標準的な状態、すなわちＴ
ＴＬ入出力パツ７７回路とＥＣＬ入出力バッファ回路と
が同じ位の割合で使用される場合使用される電源配線バ
タンであり、各々の電源配線には適切な電流が流れ電源
配線での内部電位レベルシフト量も許容範囲内に抑えら
れ出力レベル変動等の電気的特性が劣化することはらい
ものとする。
第２図ｄ、ＴＴＬ入出力ＥＣＬ入出力混在形マスタース
ライス方式集積回路チップのＴＴＬ入出カバッファ回路
が多用されている場合のＴＴＬ入出力ＥＣＬ入出力混在
用電源配線バター／の一周辺部分の平面図であシ、最高
電位電源電圧供給用Ｖｃｃパッド２Ｈと最高電位電源電
圧供給用Ｖｃｃパッド２Ｈよυ集積回路チップ内部に電
力を供給すルｆｃメ（ＤＶｃｃ’Ｕ１Ｍ配置ｆＭ　２　
装　、　２　Ｍ　、　２０、中間ｉｉＫ位電源電圧供給
用ＧＮＤパッド２１と中間電位電源電圧供給用ＧＮＤパ
ッド２１よシ集積回路チップ内部に電力を供給するため
のＧＮＤ電源配線２２、最低電位電源電圧供給用Ｖｚ冨
パッド２３と最低電位電源電圧供給用Ｖｚｇバッド２３
よシ集積回路チップ内部に電力を供給するためのＶｍｇ
電源配線２４．２８．２Ｃ，出力バッファト２ンジスタ
用中間電位電源電圧供給用ＧＮＤＡパッド２Ｄ　、　２
Ｆと出力バッファトランジスタ雨中間電位電源電圧供給
用ＧＮＤＡバッド２Ｄ、２Ｆよシ集積回路チップ内部に
それぞれ集積回路チップ内部に電力を供給するためのＧ
ＮＤＡ電源配線２Ｅ、２Ｇ、その油入出力バッ７ア回路
動作に必要な各１基準電圧を供給するだめの基準電圧供
給用配線２Ｐ。
２Ｑ、２Ｒ，２８，２Ｔ、２Ｕ、２Ｖ、　及び第１図同
様枠しか示していないが、入出力バツファセル領域２Ｗ
、２Ｘによシ構成される。
第２図においても点線は第１層電源配線、実線は第２層
電源配線、１点鎖線は第３層電源配線を表わしておシ、
例えば、ＶＣＣ電源配線２ＭＦｉ１−２層間スルーホー
ル２Ｌ、第１層電源配ｍ　２　Ｋ％１−２層間スルーホ
ール２Ｊｔ−経てＶｃｅ電源配線２工と接続している。
また、図面が複雑になるの全避けるため図示してはいな
いが、第２７Ｉ電源配線と第３層電源配線との間には必
要な場所に適宜２−３層間スルーホールが配置されてい
て電気的に導通しているものとする。
今、ＴＴＬ出力バッ７ア回路が大部分金占めているある
品種において第１図の′電源配線バタンを配置すると出
力バツ７アトランジスタに最高電位を供給するためのＶ
ｃｃ電源配４１１に、非常に犬さな電流が流れ、Ｖｃｅ
電源配線１工での内部電位レベルシフト量が太き（ＴＴ
Ｌ出力レベル変動等の電気的特性が劣化してしまう。そ
のため、第２図の電源配線バタンを配置することによシ
対処する。
第１図と第２図の相異点は第１図のＶｃｅ電源配線１工
が第２図においては第１図のＶｇｘ電源配線１８の一部
であった３層電源配線を含めて強化されてＶｃｅ電源配
線２工となシ、代わりに第１図のＶｉｃｇ電源配線１８
は第２図においては配線幅を狭めＶｔｇ電源配線２８と
なっている点である。
第２図の電源配線バタンによ５ＴＴＬ出力パツフアが多
用されている品種において出力バッ７アトランジスタに
最高電位を供給するためＶｃ　ｃ　’＠、源配線２工に
流れる電流密度が低下しＷｅｅ電源配線２工での内部電
位レベルシフト量も許容範囲内に抑えられ出力レベル変
動等の電気的特性が劣化することはない。このとき、隣
接しているＶｍ罵　電源配線２８に＃１ＥＣＬ出力パッ
ファ回路が殆ど使用されていないため配線幅が減少して
も内部電位レベルジアド敬は許容範囲内に抑えられ出力
レベル変動等の電気的特性が劣化することはない。
また、第１図から第２図への配線パターンの変更は第１
層配線および第２層配線で行なうことができ、第３層配
線パターンは一切変更していない。
したがって第１層配線、第２層配線を品種専用メタ２イ
ズマスク工程とし、第３層配線は共通パターンによる汎
用メタライズマスクとすることが可能である。
第３図は本発明の第２の実施例である。
第３図はＴＴＬ入出力ＥＣＬ入出力混在形マスタースラ
イス方式集積回路チップのＥＣＬ入出力専用の電源配線
パタンの一周辺部分の平面図であシ、Ｉ％電位電源電圧
供給用ＧＮＤパッド３１と高電位電源電圧供給用ＧＮＤ
バッド３１より集積回路チップ内部に′電力を供給する
ためのＧＮＤ電源配線３２、低電位電源電圧供給用ＶＥ
Ｘバッド３３と低電位電源電圧供給用ｖｇ鵞パッド３３
よシ集積回路チップ内部に電力を供給するためのＶｇｎ
　　電源配線３４，３８，３Ｃ，出力バッファトランジ
スタ用高電位４源電圧供給用ＧＮＤＡパツド３Ｄ。
３Ｆと出力バッファトランジスタ用高電位電源供給用Ｇ
ＮＤＡパッド３Ｄ、３Ｆよシそれぞれ集積回路チップ内
部Ｋ１１ｔ力を供給するためのＧＮＤＡ電源配５３に、
３Ｇ、その他、人出力バッファ回路動作に必要な各撞着
準電圧を供給するための基準！圧供給用配置３Ｐ　、３
Ｑ　、３Ｒ，３８，３Ｖおよび図では枠しか示していな
いが、人出カバッファセル領域３Ｗ、３Ｘによシ構成さ
れる。
第１図と同様に第３図において、点線は第１層電源配線
、実線はＭ２層電源配線、１点鎖線は第３層電源配線と
の間には必要な場所に適宜２−３層間スルーホールが配
置されているものとする。
第３図は、第１図、第２図と比較して、ｖＣＣ電源配ｍ
ａｌ　Ｉ　、ｉＭ、１０或いａ２Ｉ　、２Ｍ、２０６ｓ
除かｎ１全てＧＮＤ′Ｉｔ源配線３２としている。また
、最高電位電源電圧供給用’／ｃｃバッドＩＨ，或いは
２Ｈは出力バッファトランジスタ用高電位電＃電圧供給
用ＧＮＤＡパッド３Ｈとして、ＥＣＬ出力バッファトラ
ンジスタの動作に伴なう電源電圧のゆらぎを低減するの
に用いている。さらに、各４基準電圧供給用配線のうち
ＴＴＬ入出力パッファ回路にしか使用されない基準電圧
供給用配線ＩＴ、ＩＵ或いは２Ｔ　、２０は布設せず、
代わりにＶＥＥ電源配線３Ｃの配線幅を太くしてＶＥＥ
電源配線を強化している。
第１図のＴＴＬ入出力ＥＣＬ入出力混在用の電源配線パ
ターンから、第３囚のＥＣＬ入出力専用の電源配線パタ
ーンに変更する場合にふ・いても、第１層配縁、第２ノ
ー配線の品拙専用メタ２イズマスク工程によシ質更でき
、第３ノψ配線は第１図。
第２図に用いたものと同じ汎用メタ２イズマスクにより
対処できる。
〔発明の効果〕
以上説明したように本発明は、予め固定されている第３
層配線パタンの用途を品種専用メタライズマスク工程に
よ）変更することによυ、品種専用メタライズマスクの
ａ類を増加することなく、品種によシ全く異なる入出カ
バ；ファ回路の使用形態に対して集積回路装置の電気的
特性の向上を計ることができる効果がある。
また、第３層配線パタンか品種によシ変更される場合に
おいては、第３層配線についても品種用データベースを
整備する必要がちシ、自動配置配線後の電源接続パタン
の確認も複雑になるが、第３層配線パタンを予め固定さ
れている汎用メタライズパターンにすることＫよシ、第
３層配線の品種用のデータベースは不要となシ、自動配
置配線後の電源接続パタンの確認も容易にでき、作業工
数を削減できる効果がある。
【図面の簡単な説明】
第１図、第２図、第３図は本発明の実施例の集積回路チ
ップの一周辺部の電源配線パタンの平面図、第４図、第
５図は従来の集積回路チップの一周辺部の電源配線パタ
ンの平面図である。 １１．４１・・・・・・ＧＮＤパッド、１２＝４２・・
・・・・ＧＮＤ電源配線、１３．４３・・・・・・ＶＥ
Ｘパッド、１４．１８．ＩＣ，４４，４８，４Ｃ・−−
−−−ＶｉＢ電源配線、ｌ　Ｈ、４Ｈ・−・・・Ｖｃｃ
パッド、ＩＩ、１Ｍ。 １０　、４１　、４　Ｍ　、　４　（）”・−Ｖｃｃｔ
源配線、ｌＤ。 ＩＦ、４Ｄ、４Ｆ・・・・・・ＧＮＤＡパッド、ＩＥ。 ＩＧ、４に、４Ｇ・・・・・・ＧＮＤＡ電源配線、１５
゜１７．１９．ＩＢ、ＩＪ、ＩＬ、ＩＮ、４５゜４７．
４９．４Ｂ、４Ｊ、４Ｌ、４Ｎ・・・・・・１−２層間
スルーホール、１６．ＩＡ、ＩＫ、４６゜４Ａ、４Ｋ・
・・・・・第１層電源配線、ＩＰ、ＩＱ。 ＩＲ，Ｉｓ、ＩＴ、ＩＵ、ＩＶ、４Ｐ、４Ｑ。 ４Ｒ，４Ｓ、４Ｔ、４Ｕ、４Ｖ・・・・・・基準電圧供
給用配線、ＩＷ、ＩＸ、４Ｗ、４Ｘ・・・・・・入出力
バッファセル領域、２１，３１．５１・・・・・・ＧＮ
Ｄパ。 ド、２２，３２，５２・・・・・・ＧＮＤ電源配線、２
３゜３３　、５３−−ｍｕ−ｓＶｚｘハッ）’、２４　
ｔ　２８　ｅ　２　Ｃｅ３４．３８，３Ｃ，５４，５８
，５Ｃ・・・・・・Ｖｙｘ冨電源配線、２Ｄ、２Ｆ、２
Ｈ，３Ｄ、３Ｆ、３Ｈ。 ５Ｄ、５Ｆ、５ＨＧＮＤＡバツド、２に、２Ｇ。 ３Ｅ、３Ｇ、５Ｅ、５Ｇ・・・・・・ＧＮＤＡ［源配線
、２５．２７，２９．２Ｂ、３５．３７，３９゜３Ｂ、
５５．５７．５９．５Ｂ・・・・・・１−２層間スルー
ホール、２６，２Ａ、３６，３Ａ、５６゜５Ａ・・・・
・・第１層電源配線、２Ｐ、２Ｑ、２Ｒ。 ２８．２Ｖ、３Ｐ、３Ｑ、３Ｒ，３Ｓ、３Ｖ。 Ｓ　Ｐ　、　５Ｑ　、　ＳＲ、５Ｓ　、　５Ｖ−−−−
−−基準％圧１ｉ用配線、２Ｗ、２Ｘ、３Ｗ、３Ｘ、５
Ｗ、５Ｘ・・・・・・入出力バッファセル領域。

Claims (1)

    【特許請求の範囲】
  1. 少なくとも２層配線構造を有する集積回路装置において
    、上層配線層における第１の配線と第２の配線とが非配
    線部をはさみ隣接し、かつ、対向して設置され、前記第
    １の配線と前記第２の配線とが前記非配線部内において
    下層配線層を用いて布設されている第３の配線により短
    絡されていることを特徴とする集積回路装置。
JP61144365A 1986-06-19 1986-06-19 集積回路装置 Expired - Lifetime JPH0789568B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61144365A JPH0789568B2 (ja) 1986-06-19 1986-06-19 集積回路装置
US07/064,996 US4825276A (en) 1986-06-19 1987-06-18 Integrated circuit semiconductor device having improved wiring structure
DE8787305487T DE3781469T2 (de) 1986-06-19 1987-06-19 Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
EP87305487A EP0250269B1 (en) 1986-06-19 1987-06-19 Integrated circuit semiconductor device having improved wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61144365A JPH0789568B2 (ja) 1986-06-19 1986-06-19 集積回路装置

Publications (2)

Publication Number Publication Date
JPS63138A true JPS63138A (ja) 1988-01-05
JPH0789568B2 JPH0789568B2 (ja) 1995-09-27

Family

ID=15360413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61144365A Expired - Lifetime JPH0789568B2 (ja) 1986-06-19 1986-06-19 集積回路装置

Country Status (4)

Country Link
US (1) US4825276A (ja)
EP (1) EP0250269B1 (ja)
JP (1) JPH0789568B2 (ja)
DE (1) DE3781469T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647749A (en) * 1985-01-17 1987-03-03 Joy Manufacturing Company Apparatus and method for weld cladding cylindrical objects
JPH01241843A (ja) * 1988-03-23 1989-09-26 Nec Corp 集積回路装置
JPH01259543A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435934A (en) * 1987-07-30 1989-02-07 Hitachi Ltd Semiconductor integrated circuit device
KR0130776B1 (ko) * 1987-09-19 1998-04-06 미다 가쓰시게 반도체 집적회로 장치
JPH0194636A (ja) * 1987-10-06 1989-04-13 Hitachi Ltd 半導体装置
JP2894635B2 (ja) * 1990-11-30 1999-05-24 株式会社東芝 半導体記憶装置
US5182629A (en) * 1991-10-24 1993-01-26 Unisys Corporation Integrated circuit die having a power distribution system for at least ten-thousand bipolar logic cells
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
JP2919241B2 (ja) * 1993-09-13 1999-07-12 日本電気株式会社 電源配線
US6307162B1 (en) 1996-12-09 2001-10-23 International Business Machines Corporation Integrated circuit wiring
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI320219B (en) * 2005-07-22 2010-02-01 Method for forming a double embossing structure
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138939A (en) * 1980-03-31 1981-10-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Master slice type integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120150A (en) * 1979-03-09 1980-09-16 Toshiba Corp Semiconductor device
DE3066941D1 (en) * 1979-05-24 1984-04-19 Fujitsu Ltd Masterslice semiconductor device and method of producing it
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS58103164A (ja) * 1981-12-16 1983-06-20 Toshiba Corp 半導体装置
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS59158536A (ja) * 1983-02-28 1984-09-08 Nec Corp 多層配線を有する半導体装置
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
DE3586385T2 (de) * 1984-10-03 1993-01-07 Fujitsu Ltd Integrierte gate-matrixstruktur.
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138939A (en) * 1980-03-31 1981-10-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Master slice type integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647749A (en) * 1985-01-17 1987-03-03 Joy Manufacturing Company Apparatus and method for weld cladding cylindrical objects
JPH01241843A (ja) * 1988-03-23 1989-09-26 Nec Corp 集積回路装置
JPH01259543A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
DE3781469T2 (de) 1993-01-07
EP0250269A2 (en) 1987-12-23
DE3781469D1 (de) 1992-10-08
EP0250269A3 (en) 1988-12-14
EP0250269B1 (en) 1992-09-02
JPH0789568B2 (ja) 1995-09-27
US4825276A (en) 1989-04-25

Similar Documents

Publication Publication Date Title
JPS63138A (ja) 集積回路装置
KR20000076580A (ko) 반도체 패키지와 그 실장체
JPH02177345A (ja) 半導体集積回路装置
JPH04116951A (ja) 半導体集積回路
US5959320A (en) Semiconductor die having on-die de-coupling capacitance
JPH05343648A (ja) マスタスライス方式半導体集積回路装置
JPH01225137A (ja) 半導体集積回路装置
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
JPH09134967A (ja) 半導体集積回路装置及びその製造方法
JPH06140607A (ja) 半導体集積回路
US20170346485A1 (en) Switch Cell Structure and Method
JPH08274127A (ja) 半導体装置
JPH0729978A (ja) 半導体集積回路
JP3132604B2 (ja) 半導体集積回路装置
JPS60110137A (ja) 半導体装置
JP3161338B2 (ja) 半導体集積回路のレイアウト方法
JPH05343520A (ja) 半導体集積回路装置
JP2000138289A (ja) 半導体集積回路装置
JPS641052B2 (ja)
JPH0582642A (ja) 半導体集積回路
JPS63147356A (ja) ウエ−ハ集積回路の電源供給方式
JPH0258380A (ja) 半導体集積回路装置
JPH02248049A (ja) 半導体集積回路
JPS6298644A (ja) 集積回路装置
JPH01205546A (ja) 半導体集積回路装置