JPS63147356A - ウエ−ハ集積回路の電源供給方式 - Google Patents
ウエ−ハ集積回路の電源供給方式Info
- Publication number
- JPS63147356A JPS63147356A JP29551386A JP29551386A JPS63147356A JP S63147356 A JPS63147356 A JP S63147356A JP 29551386 A JP29551386 A JP 29551386A JP 29551386 A JP29551386 A JP 29551386A JP S63147356 A JPS63147356 A JP S63147356A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- circuit blocks
- potential
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000002950 deficient Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ウェーハ集積回路に搭載されている複数のＣ
ＭＯ８回路ブロックに電源電圧を供給する方式において
、 選択された良品のＣＭＯ８回路ブロックのみに接地電位
を与えることにより、 電源ショートの故障を有するＣＭＯ８回路ブロックへ不
要なショート電流が流れ込むことに起因して生ずる電源
電圧の低下を防止するようにしたものである。
ＭＯ８回路ブロックに電源電圧を供給する方式において
、 選択された良品のＣＭＯ８回路ブロックのみに接地電位
を与えることにより、 電源ショートの故障を有するＣＭＯ８回路ブロックへ不
要なショート電流が流れ込むことに起因して生ずる電源
電圧の低下を防止するようにしたものである。
本発明はウェーハ集積回路の“ｆｆ１ｌｌｆｆ供給ｊＪ
式に係り、特にウェーハ集積回路に搭載されている複数
のＣＭＯ８回路ブロックのうち、選択された良品のＣＭ
Ｏ！９回路ブロックに対して電源電圧を供給する方式に
関する。
式に係り、特にウェーハ集積回路に搭載されている複数
のＣＭＯ８回路ブロックのうち、選択された良品のＣＭ
Ｏ！９回路ブロックに対して電源電圧を供給する方式に
関する。
論理集積回路の外部で信号が遅延する現東（オフチップ
ディレィ）を無くすこと、つ王−ハスクライブエ稈や組
立て工程を省略してコストダウンを図ること、スクライ
ビング領域を有効パターン領域として使用することなど
を目的どして、１枚のウェーハ上に複数個の個別回路ブ
ロックが形成されたウェーハ集積回路が種々検討されて
いる。
ディレィ）を無くすこと、つ王−ハスクライブエ稈や組
立て工程を省略してコストダウンを図ること、スクライ
ビング領域を有効パターン領域として使用することなど
を目的どして、１枚のウェーハ上に複数個の個別回路ブ
ロックが形成されたウェーハ集積回路が種々検討されて
いる。
このウェーハ集積回路では、個別部品である回路ブロッ
クが、歩留り改善を目的として９備の回路ブロックも含
めて冗長に１枚のウェーハ上に搭載されている。従って
、これら複数の回路ブロックのうち、良品の回路ブロッ
クを選択して配線を行なうに際し、電源電圧の供給の方
法が重要となる。
クが、歩留り改善を目的として９備の回路ブロックも含
めて冗長に１枚のウェーハ上に搭載されている。従って
、これら複数の回路ブロックのうち、良品の回路ブロッ
クを選択して配線を行なうに際し、電源電圧の供給の方
法が重要となる。
第２図（最終図）は従来のウェーハ集積回路の電源供給
方式の一例の構成図を示す。同図中、１はつｌ−ハで、
例えば６個の回路ブロック２１〜２６が搭載されている
。これらの回路ブロック２１〜２６はすべてＣＭＯＳ回
路で構成されたものか、又（よ少なくとも一部の回路ブ
ロックはＣＭＯＳ回路で構成されている。
方式の一例の構成図を示す。同図中、１はつｌ−ハで、
例えば６個の回路ブロック２１〜２６が搭載されている
。これらの回路ブロック２１〜２６はすべてＣＭＯＳ回
路で構成されたものか、又（よ少なくとも一部の回路ブ
ロックはＣＭＯＳ回路で構成されている。
従来はこのようなウェーハ集積回路の回路ブロック２１
〜２６に対して、電源電圧ＶＳＳ（これは接ｌＩ！ｌ電
位である）を端子３を介してすべてに与え、かつ、電源
電圧Ｖｄｄを端子４を介して良品の回路ブロック２２．
２３．２４及び２６にのみ大々与え、不良品の回路ブロ
ック２１及び２５には与えないようにしていた。
〜２６に対して、電源電圧ＶＳＳ（これは接ｌＩ！ｌ電
位である）を端子３を介してすべてに与え、かつ、電源
電圧Ｖｄｄを端子４を介して良品の回路ブロック２２．
２３．２４及び２６にのみ大々与え、不良品の回路ブロ
ック２１及び２５には与えないようにしていた。
これは不良品の回路ブロック２１及び２５の少なくとも
一方が、電源ショートの故障を有する回路ブロックであ
り、仮にこれらの不良品の回路ブロック２１及び２５に
も電１ＩＰｉ電圧Ｖｄｄを供給する構成とすると、電源
ショートの故障を有する回路ブＬ］ツクに大電流が流れ
、このため電源電位が低下し、良品の回路ブロック２２
〜２４及び２６が誤動作を起してしまうからである。
一方が、電源ショートの故障を有する回路ブロックであ
り、仮にこれらの不良品の回路ブロック２１及び２５に
も電１ＩＰｉ電圧Ｖｄｄを供給する構成とすると、電源
ショートの故障を有する回路ブＬ］ツクに大電流が流れ
、このため電源電位が低下し、良品の回路ブロック２２
〜２４及び２６が誤動作を起してしまうからである。
〔発明が解決しようとする問題点３
ＣＭＯＳ回路では、半導体基板がＶｄｄ電位になるため
、ＣＭＯＳ回路で構成されている回路ブ］」ツクのすべ
てに対してＶ ｄｄｉ位が供給される。従って、第２図
に示した従来電源供給方式では、不良品の回路ブロック
２１及び２５がＣＭＯＳ回路で構成されている場合はや
はりＶｄｄ電位が与えられることとなり、前記した電源
電位の低下及びそれによる良品の回路ブロック２２〜２
４．．２６の誤動作をもたらしてしまう。
、ＣＭＯＳ回路で構成されている回路ブ］」ツクのすべ
てに対してＶ ｄｄｉ位が供給される。従って、第２図
に示した従来電源供給方式では、不良品の回路ブロック
２１及び２５がＣＭＯＳ回路で構成されている場合はや
はりＶｄｄ電位が与えられることとなり、前記した電源
電位の低下及びそれによる良品の回路ブロック２２〜２
４．．２６の誤動作をもたらしてしまう。
そこで、回路ブロックがＣＭＯＳ回路で構成されている
ようなウェーハ集積回路では、テス（〜の結果、良品と
判定された回路ブロックのみにＶｄｄとＶｓｓの両電源
を供給し、不良品と判定された回路ブロックにはＶｄｄ
とＶｓｓの両信号を全く供給しない構成とすることも考
えられる。
ようなウェーハ集積回路では、テス（〜の結果、良品と
判定された回路ブロックのみにＶｄｄとＶｓｓの両電源
を供給し、不良品と判定された回路ブロックにはＶｄｄ
とＶｓｓの両信号を全く供給しない構成とすることも考
えられる。
しかし、この方法は良品の回路ブロックの位置や数がウ
ェーハ毎に異なるから、Ｖｄｄの電源ラインと、Ｖｓｓ
の電源ラインの両方の配線設計がその都度必要となり、
煩雑で設計に要する時間がかかる等の問題点があった。
ェーハ毎に異なるから、Ｖｄｄの電源ラインと、Ｖｓｓ
の電源ラインの両方の配線設計がその都度必要となり、
煩雑で設計に要する時間がかかる等の問題点があった。
本発明は上記の点に鑑みて創作されたもので、電源ショ
ートの故障を有するＣＭＯ３回路ブロックがあっても、
［１電位の低下を簡単に防止することができるウェーハ
集積回路の電源供給方式を提供することを目的する。
ートの故障を有するＣＭＯ３回路ブロックがあっても、
［１電位の低下を簡単に防止することができるウェーハ
集積回路の電源供給方式を提供することを目的する。
本発明のウェーハ集積回路の電源供給方式は、各々第１
及び第２の電源端子を有する複数の全ての回路ブロック
の第１の電源端子に電源電位を夫々供給すると共に、選
択された回路ブロックの第２の電源端子にのみ接地電位
を大々供給する構成としたものである。
及び第２の電源端子を有する複数の全ての回路ブロック
の第１の電源端子に電源電位を夫々供給すると共に、選
択された回路ブロックの第２の電源端子にのみ接地電位
を大々供給する構成としたものである。
１枚のつ１−ハ上に少なくとも１つ以上はＣＭＯＳ回路
で構成された回路ブロックを有する全部で複数の回路ブ
ロックが搭載されているウェーハ集積回路では、複数の
回路ブロックのうち良品の回路ブロックが選択されて、
それらの間で結線が行なわれる。
で構成された回路ブロックを有する全部で複数の回路ブ
ロックが搭載されているウェーハ集積回路では、複数の
回路ブロックのうち良品の回路ブロックが選択されて、
それらの間で結線が行なわれる。
上記の複数の回路ブロックには、各々第１及び第２の電
源端子があり、第１の電源端子に電１１？ＩＥ位が供給
され、がっ、第２の電源端子に接地電位が供給されるこ
とにより、回路ブロックに電流が流れ、動作する構成と
なっている。
源端子があり、第１の電源端子に電１１？ＩＥ位が供給
され、がっ、第２の電源端子に接地電位が供給されるこ
とにより、回路ブロックに電流が流れ、動作する構成と
なっている。
ここで、すべての回路ブロックの第１の電源端子に電源
電位が供給されるのに対し、前記の選択された回路ブロ
ックの第２の電源端子にのみ接地電位が供給されるため
、前記の選択された回路ブロックにのみ電流が流されて
所要の動作を行ない、それ以外の他の回路ブロックの第
２の電８１端子には接地電位が供給されないので、電流
は流れない。
電位が供給されるのに対し、前記の選択された回路ブロ
ックの第２の電源端子にのみ接地電位が供給されるため
、前記の選択された回路ブロックにのみ電流が流されて
所要の動作を行ない、それ以外の他の回路ブロックの第
２の電８１端子には接地電位が供給されないので、電流
は流れない。
第１図は本発明の一実施例の構成図を示す、同図中、第
２図と同一構成部分には同一符号を付し、その説明を省
略する。第１図において、つＴ−ハ１上のすべての回路
ブロック２１〜２６の各々には第１及び第２の電源端子
があり、そのうち第１の電源端子には端子５を介してＶ
ｄｄ電位が夫々供給されるように配線接続が行なわれて
いる。
２図と同一構成部分には同一符号を付し、その説明を省
略する。第１図において、つＴ−ハ１上のすべての回路
ブロック２１〜２６の各々には第１及び第２の電源端子
があり、そのうち第１の電源端子には端子５を介してＶ
ｄｄ電位が夫々供給されるように配線接続が行なわれて
いる。
また、選択された良品の回路ブロック２２゜２３．２４
及び２６の各々の第２の電源端子には端子６を介してＶ
ＳＳ電位、すなわら接地電位が供給されるように配線接
続されている。しかし、不良品の回路ブロック２１及び
２５の８第２の電源端子には上記のＶｓｓ電位（接地電
位）は供給されず、ぞの第２の電源端子は開放とされて
いる。
及び２６の各々の第２の電源端子には端子６を介してＶ
ＳＳ電位、すなわら接地電位が供給されるように配線接
続されている。しかし、不良品の回路ブロック２１及び
２５の８第２の電源端子には上記のＶｓｓ電位（接地電
位）は供給されず、ぞの第２の電源端子は開放とされて
いる。
これにより、回路ブロック２１及び２５のうち少なくと
も一方がＣＭＯＳ回路で構成されており、かつ、電源シ
ョートの故障をもつ回路ブロックであったとしても、半
導体基板がその第１の電源端子に印加されるＶｄｄ電位
と同電位なので、電流（ま流れず、よって電源電位Ｖｄ
ｄが低下することが防止される。
も一方がＣＭＯＳ回路で構成されており、かつ、電源シ
ョートの故障をもつ回路ブロックであったとしても、半
導体基板がその第１の電源端子に印加されるＶｄｄ電位
と同電位なので、電流（ま流れず、よって電源電位Ｖｄ
ｄが低下することが防止される。
上述の如く、本発明によれば、電源ショートの故障をも
つ回路ブロックが存在しても、この回路ブロックには不
要なショート電流は流れないから、“を源電位の低下を
未然に防止することができ、Ｊ：た寸べての回路ブロッ
クの第１の電源端子には夫々電源電位を供給しているか
ら、良品の回路ブロックのみに電源電位と接地電位とを
供給する従来方式に比べ、電源ラインの配線段８１が第
２の電源端子への電源ラインの設計のみでよく、簡単で
、短時間で行なうことができる等の特長を有するもので
ある。
つ回路ブロックが存在しても、この回路ブロックには不
要なショート電流は流れないから、“を源電位の低下を
未然に防止することができ、Ｊ：た寸べての回路ブロッ
クの第１の電源端子には夫々電源電位を供給しているか
ら、良品の回路ブロックのみに電源電位と接地電位とを
供給する従来方式に比べ、電源ラインの配線段８１が第
２の電源端子への電源ラインの設計のみでよく、簡単で
、短時間で行なうことができる等の特長を有するもので
ある。
第１図は本発明の電源供給方式の一実施例を示す構成図
、 第２図は従来の電源供給方式の一例を示す構成図である
。 図において、 １髪よウェーハ、 ５はＶ ｄｄｆｆｉ位入力端子、 ６はＶｓｓ電位（接地電位）入力端子、２１〜２６は回
路ブロックである。 代理人 弁理± １１ 桁 リ１− ．−。 第１図 第２図
、 第２図は従来の電源供給方式の一例を示す構成図である
。 図において、 １髪よウェーハ、 ５はＶ ｄｄｆｆｉ位入力端子、 ６はＶｓｓ電位（接地電位）入力端子、２１〜２６は回
路ブロックである。 代理人 弁理± １１ 桁 リ１− ．−。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １枚のウェーハ上に少なくとも１つ以上はＣＭＯＳ回路
で構成された回路ブロックを有する全部で複数の回路ブ
ロックが搭載され、該複数の回路ブロックのうち良品の
回路ブロックを選択してこれらの間を結線してなるウェ
ーハ集積回路に対して電源電位を供給する方式において
、 各々第１及び第２の電源端子を有する前記複数の全ての
回路ブロックの該第１の電源端子に電源電位を夫々供給
すると共に、前記選択された回路ブロックの該第２の電
源端子にのみ接地電位を夫々供給する構成としたことを
特徴とするウェーハ集積回路の電源供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29551386A JPS63147356A (ja) | 1986-12-10 | 1986-12-10 | ウエ−ハ集積回路の電源供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29551386A JPS63147356A (ja) | 1986-12-10 | 1986-12-10 | ウエ−ハ集積回路の電源供給方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63147356A true JPS63147356A (ja) | 1988-06-20 |
Family
ID=17821589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29551386A Pending JPS63147356A (ja) | 1986-12-10 | 1986-12-10 | ウエ−ハ集積回路の電源供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63147356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7644997B2 (en) | 2004-06-16 | 2010-01-12 | Toyota Jidosha Kabushiki Kaisha | Master cylinder with fill-up function |
-
1986
- 1986-12-10 JP JP29551386A patent/JPS63147356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7644997B2 (en) | 2004-06-16 | 2010-01-12 | Toyota Jidosha Kabushiki Kaisha | Master cylinder with fill-up function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63138A (ja) | 集積回路装置 | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| US4099162A (en) | Decoder circuit | |
| EP0541756B1 (de) | Monolithisch integrierter sensorschaltkreis in cmos-technik | |
| US5404035A (en) | Multi-voltage-level master-slice integrated circuit | |
| JPS63147356A (ja) | ウエ−ハ集積回路の電源供給方式 | |
| JPS61264747A (ja) | 半導体装置 | |
| US20170346485A1 (en) | Switch Cell Structure and Method | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| JP2005079594A (ja) | 半導体集積回路 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPS59163836A (ja) | 半導体集積回路 | |
| JPS62169464A (ja) | 半導体集積回路装置 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JPH0262062A (ja) | マスタースライス型半導体装置 | |
| JPS61190958A (ja) | 半導体集積回路 | |
| US8304813B2 (en) | Connection between an I/O region and the core region of an integrated circuit | |
| JPS6187357A (ja) | 半導体集積回路装置 | |
| JPS6380622A (ja) | 半導体集積回路装置 | |
| JP2000134079A (ja) | 半導体集積回路 | |
| JP3147861B2 (ja) | 半導体装置 | |
| JPS61119071A (ja) | 半導体集積回路 | |
| JP2000260947A (ja) | 集積回路 | |
| JPS6119151A (ja) | 半導体装置 | |
| JPS62100019A (ja) | 半導体集積回路 |