JPS61264747A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61264747A JPS61264747A JP60107561A JP10756185A JPS61264747A JP S61264747 A JPS61264747 A JP S61264747A JP 60107561 A JP60107561 A JP 60107561A JP 10756185 A JP10756185 A JP 10756185A JP S61264747 A JPS61264747 A JP S61264747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output circuit
- input
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、出力回路の動作に起因する電源電圧変動が
入力回路、あるいは内部回路へ及ぶ悪影響を取シ除く手
段を有する半導体装置に関する。
入力回路、あるいは内部回路へ及ぶ悪影響を取シ除く手
段を有する半導体装置に関する。
従来の技術
従来、半導体装置の、入力回路、内部回路、および出力
回路の電源は、第２図に例を示すように、第１電源ＶＤ
Ｄ端子９．同ＶＤＤ配線１０ならびに第２電源ＧＮＤ端
子１１．同ＧＮＤ配線１２により、全て、共通の電源端
子より供給され、入力回路、内部回路、出力回路のそれ
ぞれの電源は、互いに連続しており、１本の配線による
電源となっている。
回路の電源は、第２図に例を示すように、第１電源ＶＤ
Ｄ端子９．同ＶＤＤ配線１０ならびに第２電源ＧＮＤ端
子１１．同ＧＮＤ配線１２により、全て、共通の電源端
子より供給され、入力回路、内部回路、出力回路のそれ
ぞれの電源は、互いに連続しており、１本の配線による
電源となっている。
発明が解決しようとする問題点
以上のような電源電圧の供給手段によると、たとえば、
高速動作の場合や、大出力電流を必要とする出力回路で
は、スイッチング時のスパイク電流が大きく、このスパ
イク電流により、電源電圧の変動をもたらすこととなる
。また、出力回路が、一度にたくさんスイッチングする
場合には、スパイク電流も大きく、電源電圧の変動も、
より大きなものとなる。このように、出力回路の動作に
よって、電源電圧の変動がひき起こされると、入力回路
、および内部回路においても、電源配線が共通であるた
めに、電源電圧変動の影響があるために、誤動作を起こ
すという問題がある。
高速動作の場合や、大出力電流を必要とする出力回路で
は、スイッチング時のスパイク電流が大きく、このスパ
イク電流により、電源電圧の変動をもたらすこととなる
。また、出力回路が、一度にたくさんスイッチングする
場合には、スパイク電流も大きく、電源電圧の変動も、
より大きなものとなる。このように、出力回路の動作に
よって、電源電圧の変動がひき起こされると、入力回路
、および内部回路においても、電源配線が共通であるた
めに、電源電圧変動の影響があるために、誤動作を起こ
すという問題がある。
たとえば、ここで、０ＭＯ８ＩＣの品種７４ＨＣＯ４（
０ＭＯ３高速標準ロジック、インバーター６個内蔵）相
当の基本ゲート出力回路−を例にあげてみる。この出力
回路では、電源電圧が５ｖの時の、スイッチング時の過
渡電流は、約５０ ｍＡであるので、この出力回路が、
同時に、１０個動作をすると仮定すると、スイッチング
時の過渡電流は、約５００ ｍＡ流れることになる。ま
た、アルミニウムの配線抵抗、ワイヤーの抵抗、リード
フレームの抵抗、外部パッケージピンの抵抗、等々の抵
抗成分を、全て合計し、抵抗が１９であるとすると、ス
イッチング時に、電源電圧は、０．５ｖ程度の電圧の変
動（ΔＶＤＤ）を生じる。一方、ＴＴＬレベルの入力回
路では、スイッチング電圧（ｖｓｗ）は１．４ｖである
ので、入力電圧として、Ｖ Ｉ Ｎ＝ １．７Ｖを印加
スルト、Ｖ ５Ｗ（Ｖ Ｉ Ｎテあり、入力電圧は、ハ
イレベルとしての動作を行なう。ところが、出力回路の
動作による電源電圧の変動が、上述のとお９、Δ■ＳＳ
≠０．６ｖである場合、入力回路および内部回路では、
接地（ＧＮＤ）レベルを例にとると、通常では、ＶＳＳ
＝ｏＶであったところが、ＶＳＳ＝０．５Ｖとなり、こ
の瞬間、スイッチング電圧は、Ｖ Ｓ Ｗ ＝ １．４
Ｖ＋ｏ、５Ｖ＝１．９Ｖとなる。その結果、入力電圧Ｖ
ＩＮが１．７ｖ印加すした場合、ｖＳＷ〉■ＩＮとなり
、ローレベルとみなされて、回路は、誤動作をおこす。
０ＭＯ３高速標準ロジック、インバーター６個内蔵）相
当の基本ゲート出力回路−を例にあげてみる。この出力
回路では、電源電圧が５ｖの時の、スイッチング時の過
渡電流は、約５０ ｍＡであるので、この出力回路が、
同時に、１０個動作をすると仮定すると、スイッチング
時の過渡電流は、約５００ ｍＡ流れることになる。ま
た、アルミニウムの配線抵抗、ワイヤーの抵抗、リード
フレームの抵抗、外部パッケージピンの抵抗、等々の抵
抗成分を、全て合計し、抵抗が１９であるとすると、ス
イッチング時に、電源電圧は、０．５ｖ程度の電圧の変
動（ΔＶＤＤ）を生じる。一方、ＴＴＬレベルの入力回
路では、スイッチング電圧（ｖｓｗ）は１．４ｖである
ので、入力電圧として、Ｖ Ｉ Ｎ＝ １．７Ｖを印加
スルト、Ｖ ５Ｗ（Ｖ Ｉ Ｎテあり、入力電圧は、ハ
イレベルとしての動作を行なう。ところが、出力回路の
動作による電源電圧の変動が、上述のとお９、Δ■ＳＳ
≠０．６ｖである場合、入力回路および内部回路では、
接地（ＧＮＤ）レベルを例にとると、通常では、ＶＳＳ
＝ｏＶであったところが、ＶＳＳ＝０．５Ｖとなり、こ
の瞬間、スイッチング電圧は、Ｖ Ｓ Ｗ ＝ １．４
Ｖ＋ｏ、５Ｖ＝１．９Ｖとなる。その結果、入力電圧Ｖ
ＩＮが１．７ｖ印加すした場合、ｖＳＷ〉■ＩＮとなり
、ローレベルとみなされて、回路は、誤動作をおこす。
この発明は、上述のような問題点を解消するものである
。
。
問題点を解決するための手段
すなわち、この発明は、入力回路、および内部回路の電
源端子と、出力回路の電源端子とを、完全に分離させて
、電源の配線を形成したものである。
源端子と、出力回路の電源端子とを、完全に分離させて
、電源の配線を形成したものである。
作 用
この構成によシ、出力回路のスイッチング時のスパイク
電流による電源電圧の変動は、出力回路の電源でのみ生
じ、入力回路および内部回路の電源へは全く影響を及ぼ
さず、入力回路、および出力回路は正しく動作すること
となる。
電流による電源電圧の変動は、出力回路の電源でのみ生
じ、入力回路および内部回路の電源へは全く影響を及ぼ
さず、入力回路、および出力回路は正しく動作すること
となる。
実施例
第１図に、実施例を模式的に示した。入力回路、および
内部回路の電源ＶＤＤ端子１とその配＃２、ならびに出
力回路の電源ＶＤＤ端子３とその配線４さらには、入力
回路および内部回路の接地ＧＮＤ端子５とその配線６な
らびに出力回路の接地ＧＮＤ端子７とその配線８のそれ
ぞれについて、分離しである。そして、各々に対して、
独立して電圧を供給できるように、チップ内パッドも、
それぞれの配線毎に設けることにする。
内部回路の電源ＶＤＤ端子１とその配＃２、ならびに出
力回路の電源ＶＤＤ端子３とその配線４さらには、入力
回路および内部回路の接地ＧＮＤ端子５とその配線６な
らびに出力回路の接地ＧＮＤ端子７とその配線８のそれ
ぞれについて、分離しである。そして、各々に対して、
独立して電圧を供給できるように、チップ内パッドも、
それぞれの配線毎に設けることにする。
以上の結果、入力回路、および出力回路と、出力回路の
電源が分離されているので、出力回路の動作の入力回路
、および内部回路への影響がなくなる。
電源が分離されているので、出力回路の動作の入力回路
、および内部回路への影響がなくなる。
発明の効果
このように、入力回路、および内部回路と、出力回路の
電源が、分離された構造になっているから、その効果と
して、出力回路のスイッチング時のスパイク電流による
電源電圧の変動は、出力回路の電源でのみ生じ、入力回
路、および内部回路の電源へは、全く影響を及ぼさない
。従って、大電流が流れる、高速機能素子や高駆動能力
を要する素子、また、同時に複数の出力回路が動作する
素子においても、あるいは、室温と比較すると、１．３
倍から１．４倍の電流が流れる、−３０°Ｃ程度の低温
で、動作させた場合においても、入力回路、および出力
回路は、正しく動作し、その工業的価値は大である。
電源が、分離された構造になっているから、その効果と
して、出力回路のスイッチング時のスパイク電流による
電源電圧の変動は、出力回路の電源でのみ生じ、入力回
路、および内部回路の電源へは、全く影響を及ぼさない
。従って、大電流が流れる、高速機能素子や高駆動能力
を要する素子、また、同時に複数の出力回路が動作する
素子においても、あるいは、室温と比較すると、１．３
倍から１．４倍の電流が流れる、−３０°Ｃ程度の低温
で、動作させた場合においても、入力回路、および出力
回路は、正しく動作し、その工業的価値は大である。
第１図は本発明実施例の電源の配線の模式図であり、第
２図は従来装置の電源の配線の一例の模式図である。 １・・・・・・入力回路および内部回路用ＶＤＤ端子、
２・・・・・・入力回路および内部回路用ＶＤＤ配線、
３・・・・・・出力回路用ＶＤＤ端子、４・・・・・・
出力回路用ＧＮＤ配線、６・・・・・・入力回路および
内部回路用ＧＮＤ端子、６・・・・・・入力回路および
内部回路用ＧＮＤ配線、７・−・・・・出力回路用ＧＮ
Ｄ端子、８・・・・・−出力回路用ＧＮＤ配線、９・・
・・・・ＶＤＤ端子、１゜・・・・・・ＶＤＤ配線、１
１・・・・・・ＧＮＤ端子、１２・・・・・・ＧＮＤ配
線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名孝心 第２図
２図は従来装置の電源の配線の一例の模式図である。 １・・・・・・入力回路および内部回路用ＶＤＤ端子、
２・・・・・・入力回路および内部回路用ＶＤＤ配線、
３・・・・・・出力回路用ＶＤＤ端子、４・・・・・・
出力回路用ＧＮＤ配線、６・・・・・・入力回路および
内部回路用ＧＮＤ端子、６・・・・・・入力回路および
内部回路用ＧＮＤ配線、７・−・・・・出力回路用ＧＮ
Ｄ端子、８・・・・・−出力回路用ＧＮＤ配線、９・・
・・・・ＶＤＤ端子、１゜・・・・・・ＶＤＤ配線、１
１・・・・・・ＧＮＤ端子、１２・・・・・・ＧＮＤ配
線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名孝心 第２図
Claims (1)
- 単一電源電圧の入力回路、および内部回路の電源端子と
、出力回路の電源端子とを、別々のチップ内パッドで構
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107561A JPS61264747A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107561A JPS61264747A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264747A true JPS61264747A (ja) | 1986-11-22 |
Family
ID=14462292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107561A Pending JPS61264747A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264747A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260847A (ja) * | 1988-04-11 | 1989-10-18 | Nec Corp | 半導体集積回路装置 |
| JPH0459959U (ja) * | 1990-10-01 | 1992-05-22 | ||
| JPH05259392A (ja) * | 1991-11-21 | 1993-10-08 | Nec Corp | 半導体集積回路装置 |
| US5347150A (en) * | 1992-03-31 | 1994-09-13 | Kabushiki Kaisha Toshiba | Semiconductor input/output circuits operating at different power supply voltages |
| US5387809A (en) * | 1991-02-25 | 1995-02-07 | Hitachi, Ltd. | Semiconductor integrated circuit device capable of outputting a plurality of interface levels |
| US5539223A (en) * | 1992-03-26 | 1996-07-23 | Kabushiki Kaisha Toshiba | Wiring structure of source line used in semicustom integrated circuit |
| US5708372A (en) * | 1995-06-22 | 1998-01-13 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| JPH1155107A (ja) * | 1997-08-04 | 1999-02-26 | Hitachi Ltd | 半導体集積回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161856A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 集積回路装置 |
-
1985
- 1985-05-20 JP JP60107561A patent/JPS61264747A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161856A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 集積回路装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260847A (ja) * | 1988-04-11 | 1989-10-18 | Nec Corp | 半導体集積回路装置 |
| JPH0459959U (ja) * | 1990-10-01 | 1992-05-22 | ||
| US5387809A (en) * | 1991-02-25 | 1995-02-07 | Hitachi, Ltd. | Semiconductor integrated circuit device capable of outputting a plurality of interface levels |
| JPH05259392A (ja) * | 1991-11-21 | 1993-10-08 | Nec Corp | 半導体集積回路装置 |
| US5539223A (en) * | 1992-03-26 | 1996-07-23 | Kabushiki Kaisha Toshiba | Wiring structure of source line used in semicustom integrated circuit |
| US5347150A (en) * | 1992-03-31 | 1994-09-13 | Kabushiki Kaisha Toshiba | Semiconductor input/output circuits operating at different power supply voltages |
| US5708372A (en) * | 1995-06-22 | 1998-01-13 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| JPH1155107A (ja) * | 1997-08-04 | 1999-02-26 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880011800A (ko) | 데이터출력버퍼회로를 갖춘 반도체장치 | |
| JPS61264747A (ja) | 半導体装置 | |
| US20040070383A1 (en) | Integrated circuit driver having stable bootstrap power supply | |
| US4572972A (en) | CMOS Logic circuits with all pull-up transistors integrated in separate chip from all pull-down transistors | |
| JP2855701B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH07288265A (ja) | パワーｍｏｓドライバー | |
| JPH06331705A (ja) | マルチチップ半導体装置 | |
| JPH06120424A (ja) | 半導体集積回路装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPH03156965A (ja) | 半導体集積回路装置 | |
| TWI238503B (en) | Electronic devices | |
| JPH04336812A (ja) | デジタル回路装置 | |
| JP3693481B2 (ja) | 半導体集積回路 | |
| JPH0455333B2 (ja) | ||
| JPH03136273A (ja) | 半導体集積回路装置 | |
| JPH0587024B2 (ja) | ||
| JPS6187357A (ja) | 半導体集積回路装置 | |
| JPH0548003A (ja) | 半導体集積装置 | |
| DE19725835A1 (de) | Integrierte Vollbrückenschaltung mit vier Transistoren | |
| US6380795B1 (en) | Semiconductor integrated circuit | |
| JPS61284953A (ja) | 半導体集積回路装置 | |
| JPS6342217A (ja) | 半導体集積回路 | |
| JPH04914A (ja) | 半導体集積回路装置 | |
| JPS6218748A (ja) | 半導体集積回路装置 | |
| JP2004303949A (ja) | Ｍｏｓトランジスタ装置 |