JPH1155107A

JPH1155107A - 半導体集積回路装置

Info

Publication number: JPH1155107A
Application number: JP9209084A
Authority: JP
Inventors: Shigeo Kuboki; 茂雄久保木; Tadashi Sanpei; 忠三瓶; Hiroyuki Kida; 博之木田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-08-04
Filing date: 1997-08-04
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】外部周辺回路装置とのインターフェイス仕様
に対応できるとともに、耐ノイズ性に優れて信頼性が高
く、微細化プロセスに適すること。【解決手段】内部回路５と入力回路６１との間に入力
レベル変換回路１６ｂを設けるとともに内部回路５とス
リーステートバッファ（出力回路）７２との間に出力レ
ベル変換回路１６ａを設け、内部回路回路５と入力レベ
ル変換回路１６ｂの電源端子を第１の電源電圧線８を介
して第１の電源パッド１０に接続し、入力回路６１、ス
リーステートバッファ７２、出力レベル変換回路１６ａ
の電源端子を第２の電源端子９を介して第２の電源パッ
ド１１に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置に係り、特に、ページャ、ヘッドホンステレオなどの
携帯用電気機器に使用されるマイクロコンピュータやシ
ングルチップマイクロコンピュータに用いるに好適な半
導体集積回路装置に関する。

【０００２】

【従来の技術】携帯用電気機器などに使用される半導体
集積回路装置（ＬＳＩ）には半導体素子としてＭＯＳト
ランジスタが多く採用されている。この種の半導体集積
回路装置においては、近年、ＭＯＳ集積回路プロセスの
微細化に伴い、動作電圧を低くすることが要望されてお
り、各種の方法が提案されている。例えば、ＭＯＳトラ
ンジスタを３次元的に微細化し、同時に電源電圧、不純
物濃度などを系統的に変化させることで、ＭＯＳデバイ
スの高集積化、高性能化を達成できることは、スケーリ
ング則として知られている（菅野卓雄監修、飯塚哲哉
編、“ＣＭＯＳ超ＬＳＩの設計”、培風館、第９０頁〜
第９３頁、１９８９年４月２５日初版）。一般に、標準
デバイスの物理的な寸法を一定の係数Ｋ（Ｋ＞１）に反
比例して縮小すると、回路の遅延時間も１／Ｋになり、
速くなる。これは、電界一定のスケーリングと言われて
いる。しかし、実際のＬＳＩでは電源電圧５Ｖが使用さ
れることが多く、デバイス内部の電界は高くなる一方で
スケーリングとは異なる方法が採用されている。例え
ば、パンチスルーなどを防ぐために、種々のプロセス上
の対策（２重拡散構造、ＬＤＤ（ライトリ・ドープト・
ドレイン）構造など）が採用されているが、０．３５ミ
クロンメートル以下の微細化プロセスでは限界があり、
３Ｖ程度以下の低電圧駆動が避けられない情勢になりつ
つある。また周辺回路とのインターフェイスを行う入出
力回路は、外部周辺回路とのインターフェイス仕様（電
圧、電流）に合わせることが余儀なくされている。

【０００３】一方、携帯用電気機器の普及に伴い、放射
ノイズが低く、かつ外来ノイズに強い（以後耐ノイズ特
の高いと称する。）低消費電力化集積回路装置が求めら
れており、例えば、特開平６−１３５８８号公報、特開
平５−１２１６５０号公報、特開平５−２１８２０３号
公報、特開平５−２９９５８５号公報に記載されている
ように、各種論理演算を行う内部回路と入出力回路間に
レベル変換回路を設ける構成が採用されている。また出
力回路の同時駆動時に電源線に流れる電流による入力ハ
イレベル電圧、または入力ローレベル電圧のマージン低
下を防止するために、ＧＮＤまたはＶｃｃ電源線を独立
に２系統設けたりすることも行われている（特許番号第
１７３９２７６号「半導体集積回路装置」）。

【０００４】なお、放射ノイズとは、ＬＳＩ自体が放出
する電磁ノイズのことであり、実装ボードはもとより外
部装置に障害を与えることがある。この放射ノイズの強
さは、ＬＳＩの動作周波数、電流（電流波形、電流値）
及び配線パラメータ（電源レイアウト、配線容量など）
などに依存する。主に、内部回路クロック系回路駆動電
流および外部回路、特に出力回路（出力バッファ）の駆
動電流が大きなウエートを占めるが、これらは個々のＬ
ＳＩの仕様によって異なるものである。

【０００５】

【発明が解決しようとする課題】従来技術では、個々の
ＬＳＩごとにクロック駆動電流、出力回路（出力バッフ
ァ）駆動電流の低減化回路設計が行われているが、これ
らの設計仕様もＬＳＩの仕様制限内の範囲に限定される
という制約がある。また主に低消費電力化のために、
１．８Ｖ〜０．９Ｖ程度に動作電源電圧を低下させるこ
とも行われているが、この方法は低放射ノイズ特性を実
現する上では有効であるが、ＣＭＯＳデバイスの性能低
下により動作周波数が低下し、入力ピンからの外来ノイ
ズに弱くなるという課題がある。

【０００６】本発明の目的は、種々の外部周辺回路装置
とのインターフェイス仕様に対応できるとともに、耐ノ
イズ性に優れて信頼性が高く、微細化プロセスに好適な
半導体集積回路装置を提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に応答して論理動作を行う内部回路とを備
え、前記各回路の電源は、一対の電源端子のうち一方の
電源端子が各回路共通の接地電源線に接続され、他方の
電源端子のうち前記内部回路と前記入力レベル変換回路
の他方の電源端子が第１の電源電圧線に接続され、かつ
前記入力回路の他方の電源端子が第１の電源電圧線とは
電気的に絶縁された第２の電源電圧線に接続されてなる
半導体集積回路装置を構成したものである。

【０００８】また、本発明は、論理動作を行って論理動
作に応じた信号を出力する内部回路と、前記内部回路の
出力信号に応答してこの信号のレベルを負荷の信号レベ
ルに変換して出力する出力レベル変換回路と、前記出力
レベル変換回路の負荷として前記出力レベル変換回路の
出力信号を受けこの信号を少なくとも外部に出力する出
力回路とを備え、前記各回路の電源は、一対の電源端子
のうち一方の電源端子が各回路共通の接地電源線に接続
され、他方の電源端子のうち前記内部回路の他方の電源
端子が第１の電源電圧線に接続され、かつ前記出力レベ
ル変換回路と前記出力回路の他方の電源端子が第１の電
源電圧線とは電気的に絶縁された第２の電源電圧線に接
続されてなる半導体集積回路装置を構成したものであ
る。

【０００９】前記各半導体集積回路装置を構成するに際
しては、一対の電源端子のうち内部回路と入力レベル変
換回路の一方の電源端子を第１の接地電源線に接続し、
入力回路の一方の電源端子を第１の接地電源線とは電気
的に絶縁された第２の接地電源線に接続する構成を採用
したり、一対の電源線のうち内部回路の一方の電源端子
を第１の接地電源線に接続し、出力レベル変換回路と出
力回路の一方の電源端子を第１の接地電源線とは電気的
に絶縁された第２の接地電源線に接続する構成を採用す
ることもできる。

【００１０】また前記各半導体集積回路装置を組み合わ
せたものとして以下のようなものを構成することができ
る。

【００１１】（１）各回路の電源として、一対の電源端
子のうち一方の電源端子を各回路共通の接地電源線に接
続し、他方の電源端子のうち内部回路と入力レベル変換
回路を第１の電源電圧線に接続し、かつ入力回路と出力
レベル変換回路および出力回路の他方の電源端子を第２
の電源電圧線に接続する。

【００１２】（２）各回路の電源として、一対の電源端
子のうち一方の電源端子を各回路共通の接地電源線に接
続し、他方の電源端子のうち内部回路と入力レベル変換
回路の他方の電源端子を第１の電源電圧線に接続し、出
力レベル変換回路と出力回路の他方の電源端子を第２の
電源電圧線に接続し、さらに入力回路の他方の電源端子
を第３の電源電圧線に接続する。

【００１３】（３）各回路の電源として、一対の電源端
子のうち内部回路と入力レベル変換回路の一方の電源端
子を第１の接地電源線に接続し、入力回路と出力レベル
変換回路および出力回路の一方の電源端子を第２の接地
電源線に接続し、他方の電源端子のうち内部回路と入力
レベル変換回路の電源端子を第１の電源電圧線に接続
し、入力回路と出力レベル変換回路および出力回路の他
方の電源端子を第２の電源電圧線に接続する。

【００１４】（４）各回路の電源として、一対の電源端
子のうち内部回路と入力レベル変換回路の電源端子を第
１の接地電源線に接続し、出力レベル変換回路と出力回
路の一方の電源端子を第２の接地電源線に接続し、さら
に入力回路の一方の電源端子を第３の接地電源線に接続
し、他方の電源端子のうち内部回路と入力レベル変換回
路の電源端子を第１の電源電圧線に接続し、出力レベル
変換回路と出力回路の他方の電源端子を第２の電源電圧
線に接続し、入力回路の他方の電源端子を第３の電源電
圧線に接続する。

【００１５】また前記半導体集積回路を構成するに際し
ては、以下の要素を付加することができる。

【００１６】（１）前記いずれかの電源電圧線と前記い
ずれかの回路の電源端子との間に、前記いずれかの電源
電圧線からの電圧を指定の電圧に昇圧する昇圧回路また
は前記いずれかの電源電圧線からの電圧を指定の電圧ま
で降圧する降圧回路を備えている。

【００１７】（２）前記各電源電圧線はそれぞれ専用の
電源パッドに接続され、前記各接地電源線はそれぞれ専
用の接地電源パッドに接続されてなる。

【００１８】前記した手段によれば、入力回路と内部回
路との間に入力レベル変換回路を設けたり、出力回路と
内部回路との間に出力レベル変換回路を設けたりしたた
め、入力回路または出力回路と内部回路との間の信号レ
ベルが異なる場合でも、入力回路または出力回路と内部
回路とのインターフェイス仕様に対応させることができ
る。また入力回路または出力回路と内部回路の電源電圧
線を電気的に分離することで、電源電圧レベルをそれぞ
れ独立に設定できる。このためＭＯＳデバイスの微細化
に応じて内部回路の電源電圧を低下させることができる
とともに、入力回路または出力回路は外部周辺回路装置
ともインターフェイス仕様に対応した電圧レベルに設定
することができる。

【００１９】また入力回路または出力回路と内部回路の
接地電源線および電源電圧線を分離することで、各回路
間において駆動電流による干渉を少なくすることができ
る。さらに外部周辺回路から出力回路を経由して入って
くるノイズの内部回路への影響を少なくできるととも
に、内部回路から出力回路を経由して外部周辺回路装置
に入る電波ノイズおよび放射ノイズを軽減することがで
き、耐ノイズ性を向上させることができる。

【００２０】一方、内部回路の駆動電流に依存する放射
ノイズが大きいときは、第１の電源電圧線の電圧Ｖｃｃ
１＜第２の電源電圧線の電圧Ｖｃｃ２に設定し、出力回
路の駆動電流による放射ノイズの大きいときには、第１
の電源電圧Ｖｃｃ１＞第２の電源電圧Ｖｃｃ２に設定す
ることにより、全体としての放射ノイズを低減すること
ができる。

【００２１】また昇圧回路または降圧回路を設けること
により、外部ピン供給１電源電圧、内部２電源電圧動作
のＬＣＩを実現することができ、外部供給電源を１電源
にすることができる。そして入力回路または出力回路の
駆動電流による放射ノイズが大きい場合には、第２の電
源電Ｖｃｃ２から昇圧回路により第１の電源電圧Ｖｃｃ
１を発生させる（Ｖｃｃ１≧Ｖｃｃ２）。この場合、第
１の電源電圧Ｖｃｃ１を内部回路、入力レベル変換回路
に供給し、第２の電源電圧Ｖｃｃ２を出力回路、出力レ
ベル変換回路、入力回路に供給するように構成する。そ
してこのように構成すると、外部ピンからの供給電圧は
第２の電源電圧Ｖｃｃ２のみとなる。また第１の電源電
圧Ｖｃｃ１は、内部回路および入力レベル変換回路が仕
様速度で動作する下限近くに設定することで低消費電力
化（低電圧動作化）も達成できる。

【００２２】一方、内部回路の駆動電流による放射ノイ
ズが大きい場合は、第１の電源電圧Ｖｃｃ１と第２の電
源電圧Ｖｃｃ２との関係を逆、すなわちＶｃｃ１≦Ｖｃ
ｃ２にすれば良いことは明らかである。この場合、外部
ピンからの供給電圧は第１の電源電圧Ｖｃｃ１のみとな
り、昇圧回路の出力が第２の電源電圧Ｖｃｃ２として回
路に供給されることになる。

【００２３】

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。

【００２４】図１は本発明の一実施形態を示す半導体集
積回路装置の全体構成図である。図１において、半導体
集積回路装置は複数の内部回路５、複数の入力回路６
１、複数のレベル変換回路付き出力回路７１を備えて構
成されている。各内部回路５は、少なくとも外部からの
入力信号に応答して論理動作を行うように構成されてい
る。各内部回路５の電源は、一対の電源端子のうち一方
の電源端子が各回路共通の接地電源線（図示省略）に接
続され、他方の電源端子が第１の電源電圧線８に接続さ
れており、各内部回路５には第１の電源電圧Ｖｃｃ１が
印加されている。各入力回路６１は少なくとも外部から
の入力信号に応答して論理動作を行うように構成されて
おり、各入力回路６１の電源は、一対の電源端子のうち
一方の電源端子が各回路共通の接地電源線に接続され、
他方の電源端子が第２の電源電圧線９に接続されてい
る。各レベル変換回路付き出力回路７１は、内部回路５
の出力信号に応答してこの信号のレベルを負荷の信号レ
ベルに変換して出力する出力レベル変換回路と、この出
力レベル変換回路の負荷として出力レベル変換回路の出
力信号を受け、この信号を少なくとも外部に出力するよ
うに構成されている。各レベル変換回路付き出力回路７
１の電源は、一対の電源端子のうち一方の電源端子が各
回路共通の接地電源線に接続され、他方の電源端子が第
２の電源電圧線９に接続されている。そして各入力回路
６１と各レベル変換回路付き出力回路７１には第２の電
源電圧Ｖｃｃ２が印加されている。

【００２５】具体的には、図２に示すように、各内部回
路５は論理動作に応じた信号として、正論理出力信号２
７ａ、負論理出力信号２７ｂをレベル変換回路付き出力
回路７１に出力するようになっている。各レベル変換回
路付き出力回路７１は、出力レベル変換回路１６ａ、出
力回路７を備えて構成されており、出力回路７の出力が
出力パッド１８ａに接続されている。出力変換回路１６
ａは、内部回路５からの信号２７ａ、２７ｂのレベルを
負荷の信号レベルとして、Ｖｃｃ１／Ｖｃｃ２に変換し
た電圧変換出力信号１７を出力回路７に供給するように
なっている。出力回路７はＰ型ＭＯＳトランジスタＰＭ
１、Ｎ型ＭＯＳトランジスタＮＭ１とからなるＣＭＯＳ
インバータを構成し、信号１７の極性を反転した出力信
号２８を出力パッド１８ａに出力するようになってい
る。

【００２６】出力レベル変換回路１６ａは、例えば図３
に示すように、Ｐ型のＭＯＳトランジスタＰＭ１０、Ｐ
Ｍ１１、ＰＭ１２、ＰＭ１３、Ｎ型のＭＯＳトランジス
タＮＭ１０、ＮＭ１１を備えているとともに、ＣＭＯＳ
インバータ３７、３８を備えて構成されており、ＣＭＯ
Ｓインバータ３５、３６を含む内部回路５から信号ＩＮ
Ｂ、ＩＮが入力されている。

【００２７】出力レベル変換回路１６ａは、内部回路５
の入力信号３９のレベルが“Ｈ”（振幅Ｖｃｃ１）の場
合、信号ＩＮＢ、ＩＮのレベルは“Ｌ”（接地）、
“Ｈ”（振幅Ｖｃｃ１）になり、トランジスタＰＭ１
０、ＮＭ１１がオンになり、トランジスタＮＭ１０、Ｐ
Ｍ１１はオフになる。したがって、信号ＯＴＢすなわち
トランジスタＰＭ１２のゲート電圧は“Ｌ”方向にシフ
トし、トランジスタＰＭ１２はオン状態になるので、第
２の電源電圧Ｖｃｃ２はトランジスタＰＭ１０、ＰＭ１
２を介して出力端子ＯＴに伝達される。信号端子ＯＴの
電圧はトランジスタＰＭ１３のゲート電極にも入力さ
れ、トランジスタＰＭ１３はオフになる。したがって信
号ＯＴＢの電圧は“Ｌ”になり、ＣＭＯＳインバータ３
７、３８の出力ＯＵＴ、ＯＵＴＢにはそれぞれ“Ｈ”
（振幅Ｖｃｃ２）、“Ｌ”（接地電位）の信号が伝達さ
れる。一方、入力信号３９のレベルが“Ｌ”（接地電
位）の場合には、上述した動作とは対照的な動作を行
い、出力ＯＵＴ、ＯＵＴＢには、それぞれ“Ｌ”、
“Ｈ”（振幅Ｖｃｃ２）の信号が伝達される。このよう
な動作により、入力信号ＩＮ、ＩＮＢの伝達振幅はＶｃ
ｃ１からＶｃｃ２に変換される。なお、内部回路５の電
源電圧をＶｃｃ２とし、出力レベル変換回路１６ａの電
源電圧をＶｃｃ１としたときには、入力信号ＩＮ、ＩＮ
Ｂの電圧振幅はＶｃｃ２からＶｃｃ１に変換されること
になる。

【００２８】一方、各入力回路６１はＰ型ＭＯＳトラン
ジスタＰＭ２、ＰＭ３、Ｎ型ＭＯＳトランジスタＮＭ
２、ＮＭ３から構成された一対のＣＭＯＳインバータを
備えて構成されており、入力側が入力パッド１８ｂに接
続され、出力側が入力レベル変換回路１６ｂに接続され
ている。この入力回路６１は、入力信号２５に応答して
正論理出力信号２６ａ、負論理出力信号２６ｂを入力レ
ベル変換回路１６ｂに出力するようになっている。入力
レベル変換回路１６ｂは内部回路５とともに第１の電源
電圧線８に接続されており、回路構成は、図３に示すレ
ベル変換回路１６ａと同一構成である。すなわち信号２
６ａ、２６ｂのレベルを負荷のレベルとしてＶｃｃ２／
Ｖｃｃ１のレベルに変換し、Ｖｃｃ２／Ｖｃｃ１に電圧
変換された信号１９を内部回路５に出力するようになっ
ている。

【００２９】また、図５に示すように、入力系と出力系
をそれぞれ同一の入出力パッド１８ｃに接続し、入力系
を入力回路６１で構成し、出力系をスリーステート出力
回路７３で構成することもできる。

【００３０】スリーステート出力回路７３は、トランジ
スタＰＭ４、トランジスタＮＭ４を有するスリーステー
トバッファ７２、一対の出力レベル変換回路１６ａを備
えて構成されており、スリーステートバッファ７２の出
力側が入出力パッド１８ｃに接続され、入力側がそれぞ
れ出力レベル変換回路１６ａを介して内部回路５に接続
されている。内部回路５は、例えば２入力ＮＯＲゲート
２０、２入力ＡＮＤゲート２１、インバータ２２、イン
バータ３４ａ、３４ｂを備えて構成されている。

【００３１】図５に示す回路において、出力イネーブル
信号ＯＥＮのレベルが“Ｈ”のときには、各ゲート２
０、２１の出力は出力信号２７を反転した信号となる。
すなわち、ゲート２０、２１の出力信号２３、２９は出
力信号２７のインバート論理値となり、インバータ３４
ａ、３４ｂの出力信号２４、３０は出力信号２７の論理
値となる。そして各出力信号２３、２４、２９、３０は
それぞれ出力レベル変換回路１６ａ、１６ｂでその電圧
レベルがＶｃｃ１／Ｖｃｃ２に変換される。

【００３２】例えば、出力信号２７のレベルが“Ｈ”の
ときには、各出力レベル変換回路１６ａの入力信号Ｉ
Ｎ、ＩＮＢはそれぞれ“Ｈ”（Ｖｃｃ１）レベル、
“Ｌ”レベルになり、出力レベル変換回路１６ａの出力
信号ＯＵＴはそれぞれ“Ｈ”（Ｖｃｃ２）レベルにな
る。この結果、トランジスタＮＭ４、ＰＭ４はそれぞれ
オン、オフ状態になるので、スリーステートバッファ７
２の入出力信号線３３には“Ｌ”レベルの信号が伝送さ
れる。

【００３３】一方、出力信号２７のレベルが“Ｌ”のと
きには、上述した動作とは逆に“Ｈ”（Ｖｃｃ２）のレ
ベルの信号が入出力信号線３３に伝送され、スリーステ
ート出力回路７３は反転バッファとして動作することに
なる。

【００３４】他方、出力イネーブル信号ＯＥＮのレベル
が“Ｌ”になったときには、信号２４のレベルが“Ｈ”
となり、信号３０のレベルが“Ｌ”となる。そしてこれ
らの信号のレベルが各出力レベル変換回路１６ａでＶｃ
ｃ１／Ｖｃｃ２に電圧変換されると、各信号のレベルは
“Ｈ”（振幅Ｖｃｃ２）、“Ｌ”になる。この結果、ト
ランジスタＰＭ４、ＮＭ４はともにオフ状態となり、入
出力信号線３３はハイインピーダンス状態になる。この
場合、スリーステートバッファ７２の出力がハイインピ
ーダンス状態（オープン状態）となるので、入出力パッ
ド１８ｃからの信号を入力回路６１に入力することがで
きる。

【００３５】このように、出力系にスリーステート出力
回路７３を設けたときには、スリーステートバッファ７
２の出力がハイインピーダンス状態になったときにのみ
入出力パッド１８ｃからの信号を入力回路６１に入力
し、スリーステートバッファ７２の出力が“Ｈ”または
“Ｌ”のときにはスリーステートバッファ７２の出力を
入出力パッド１８ｃに出力するモードを採用することが
できる。

【００３６】本実施形態によれば、内部回路５と出力回
路７との間に出力レベル変換回路１６ａを設けることに
より、外部回路７と内部回路５の信号レベル（電源電
圧）が異なる場合でも、出力回路７と内部回路５とのイ
ンターフェイスを互いに対応づけすることができる。ま
たレベル変換回路付き出力回路７１と内部回路５の電源
線を電気的に分離することで、電源電圧をそれぞれ独立
に設定できる。さらに第１の電源電圧線８を第１の電源
パッド１０に接続し、第２の電源電圧線９を第２の電源
パッド１１に接続することで、各パッドからそれぞれ独
立に電源電圧レベルを設定することができる。

【００３７】したがって、本実施形態によれば、個々の
ＬＳＩ仕様に応じて出力回路７、内部回路５の電源電圧
を独立に設定することができる。このため、ＭＯＳデバ
イスの微細化に応じて内部回路５の電源電圧を低下させ
ることができるとともに、レベル変換回路付き出力回路
７１の電源電圧を、出力回路７１に接続される外部周辺
回路装置とのインターフェイスに対応した電圧レベルに
設定することができる。

【００３８】また内部回路５の駆動電流に依存する放射
ノイズが大きいときには、電源電圧Ｖｃｃ１＜第２の電
源電圧Ｖｃｃ２に設定し、出力回路７の駆動電流による
放射ノイズが大きいときには、Ｖｃｃ１＞電源電圧Ｖｃ
ｃ２に設定することにより、全体として放射ノイズを低
減することができる。

【００３９】次に、本発明の第２実施形態を図６にした
がって説明する。

【００４０】図６において、半導体集積回路装置は、複
数の内部回路５、複数の入力回路６１、複数のレベル変
換回路付き出力回路７１を備えて構成されており、各内
部回路５の電源端子のうち一方の電源端子が第１の接地
電源線１４に接続され、他方の電源端子が第１の電源電
圧線８に接続されている。接地電源線１４は第１の接地
電源パッド（ＧＮＤ１）１２に接続され、第１の電源電
圧線８は第１の電源パッド（Ｖｃｃ１）１０に接続され
ている。各入力回路６１と各レベル変換回路付き出力回
路７１の電源は、一方の電源端子が第１の接地電源線１
４とは電気的に絶縁された第２の接地電源線１５に接続
され、他方の電源端子が第２の電源電圧線９に接続され
ている。そして第２の接地電源線１５は第２の接地電源
パッド（ＧＮＤ２）１３に接続され、第２の電源電圧線
９は第２の電源パッド（Ｖｃｃ２）１１に接続されてい
る。すなわち、本実施形態では、電源電圧線８、９を回
路ごとに分離、専用化するとともに、接地電源線１４、
１５も２系統に分離、専用化したものである。

【００４１】本実施形態では、入力回路６１と出力回路
７を含む外部回路と内部回路５の接地電源線１４、１
５、電源電圧線８、９をそれぞれ完全に分離、専用化し
たため、図１に示す実施形態のものよりも耐ノイズ性を
向上させることができる。すなわち、出力レベル変換回
路１６ａ、入力レベル変換回路１６ｂのしきい値を設定
する際に、各回路共通の接地電位を基準にしきい値を設
定することなく、各レベル変換回路の接地電位を基準に
各レベル回路ごとにしきい値を設定することができる。

【００４２】また本実施形態においては、前記実施形態
と同様に、レベル変換回路に用いられているトランジス
タは相補駆動され、各トランジスタが電源端子間で短絡
状態になることはない。すなわち、電源・接地間に電流
が流れるという直流パスがないため、消費電力を低減す
ることができる。また従来チップ領域に配置される出力
回路のゲート電極を駆動するためのドライバをレベル変
換回路で置換することができ、出力回路とレベル変換回
路をコンパクトにセル化できるとともに、チップ上に規
則的に配置、レイアウトすることができる。

【００４３】次に、本発明の第３実施形態を図７にした
がって説明する。

【００４４】本実施形態においては、昇圧回路４１を内
蔵することにより、外部から供給される電源電圧を第２
の電源電圧Ｖｃｃ２のみにしたものである。図７におい
て、半導体基板４３上には、内部回路５、入出力レベル
変換ブロック１６ｃ、外部回路４２とともに昇圧回路４
１が実装されており、昇圧回路４１、入出力レベル変換
ブロック１６ｃ、外部回路４２に電源電圧Ｖｃｃ２が印
加され、内部回路５に昇圧回路４１の出力による電源電
圧Ｖｃｃ１が印加されている。入出力レベル変換ブロッ
ク１６ｃは、図３に示す出力レベル変換回路１６ａ、入
力レベル変換回路１６ｂを備えて構成されており、外部
回路４２は入力回路６１、出力回路７、スリーステート
出力回路７３を備えて構成されている。

【００４５】昇圧回路４１は、第２の電源電圧Ｖｃｃ２
を入力し、外部クロック４０の制御の基に、電源電圧Ｖ
ｃｃ２よりも高い電圧を発生させるように構成されてい
る。この昇圧回路４１を構成するに際しては、例えば、
文献（菅野監修、飯塚編「ＣＭＯＳ超ＬＳＩの設計」培
風館、第１９２頁〜第１９３頁、１９８９年４月２５日
初版）に記載されているように、ＭＯＳメモリやＥＰＲ
ＯＭで使用されるチャージポンピング方式の昇圧回路を
用いることができる。そしてこの昇圧回路４１は、昇圧
出力として、例えば、電源電圧Ｖｃｃ２の２倍の電圧を
第１の電圧Ｖｃｃ１として内部回路５や入力レベル変換
回路１６ｂに印加することができる。

【００４６】本実施形態においては、各回路の電源とし
て、第１の実施形態または第２の実施形態の回路構成を
採用することができる。

【００４７】本実施形態によれば、内部回路５の低電圧
動作マージンが少ない場合、昇圧回路４１によって昇圧
された電圧を内部回路５の電源電圧に用いることで、内
部回路５の動作マージンが向上し、全体として、低電圧
（Ｖｃｃ２の電源電圧）動作により、低消費電力化を図
ることができる。また入出力レベル変換ブロック１６ｃ
のセル化を内部回路５と周辺の外部回路４２間に挿入配
置すれば、従来の周辺領域のレイアウトになんら変更を
加えることなく、従来のチップからの変更、互換性を保
つことができる。

【００４８】前記実施形態において、昇圧回路４１の代
わりに、電源電圧Ｖｃｃ２をこの電圧よりも低い電圧ま
で降圧する降圧回路を用いることもできる。この場合、
電源電圧Ｖｃｃ２は内部回路５の動作電圧Ｖｃｃ１より
も高くなるので、内部回路５に低電圧動作マージンがあ
る場合に有効である。

【００４９】次に、本発明の第４実施形態を図８にした
がって説明する。

【００５０】本実施形態は、半導体基板４３上に昇圧回
路４１、内部回路５、入出力レベル変換ブロック１６
ｃ、外部回路４２を実装し、昇圧回路４１、内部回路５
に第１の電源電圧Ｖｃｃ１を印加し、入出力変換ブロッ
ク１６ｃ、外部回路４２には、昇圧回路４１によって昇
圧された第２の電源電圧Ｖｃｃ２を印加するようにした
ものであり、各回路は図７と同一のもので構成されてい
る。

【００５１】昇圧回路４１の昇圧出力は、例えば、電源
電圧Ｖｃｃ１の２倍の電圧に設定されており、この電圧
が第２の電源電圧Ｖｃｃ２として入出力レベル変換ブロ
ック１６ｃ、外部回路４２に供給されている。

【００５２】本実施形態においては、外部回路４２の動
作電圧となる電源電圧Ｖｃｃ２が電源電圧Ｖｃｃ１より
も高くなるので、内部回路５に低電圧動作マージンがあ
る場合に有効である。

【００５３】本実施形態によれば、昇圧回路４１の昇圧
出力を第２の電源パッド１１から外部でモニタすること
ができるとともに、電源パッド１１に容量を接続するこ
とで電源を安定化することができる。または内部回路５
には外部回路４２よりも低い電圧が印加されているた
め、内部回路５を低電圧、低消費電力で動作させること
ができるとともに外部とのインターフェイス電圧を外部
周辺装置の仕様に合わせることができる。

【００５４】また前記実施形態において、昇圧回路４１
の代わりに、電源電圧Ｖｃｃ１を、この電圧よりも低い
電圧まで降圧する降圧回路を用いることもできる。この
場合外部回路４２の電源電圧Ｖｃｃ２を内部回路５の電
源電圧Ｖｃｃ１よりも低い任意の電圧に設定することが
出来る。

【００５５】また前記第２実施形態および第３実施形態
において、昇圧回路４１の昇圧倍率あるいは降圧回路の
分圧率を任意に可変にする機能を付加することで、動作
モードに応じて動作電圧レベル、すなわち耐ノイズ特性
を変更することができる。例えば、放射ノイズの制限が
厳しいところでは昇圧比率を低減し、放射ノイズの制限
が緩く強い出力が要求されるところでは昇圧比率を上げ
ることができる。

【００５６】また前記第３実施形態および第４実施形態
において、外部回路４２の駆動電流による放射ノイズが
大きい場合、第２の電源電圧Ｖｃｃ２から昇圧回路４１
により第１の電源電圧Ｖｃｃ１を発生させる（Ｖｃｃ１
≧Ｖｃｃ２）５とで、外部ピンからの供給電圧を第２の
電源円圧Ｖｃｃ２のみにすることができる。この場合第
１の電源電圧Ｖｃｃ１は、内部回路５および入力レベル
変換回路１６ｂが仕様速度で動作する下限近くに設定す
ることにより、低消費電力化および低電圧動作化を達成
することもできる。

【００５７】一方、内部回路の駆動電流による放射ノイ
ズが大きい場合には、第１の電源電圧Ｖｃｃ１から昇圧
回路により第２の電源電圧Ｖｃｃ２を発生させる。この
場合外部ピンからの供給電圧は第１の電源電圧Ｖｃｃ１
のみとなり、外部供給電源を１電源にすることができ
る。

【００５８】また、各回路の電源線の接続関係として
は、前記実施形態に限定されることはなく、例えば、入
力レベル変換回路１６ｂと内部回路５の一対の電源端子
をそれぞれ第１の接地電源線と第１の電源電圧線に接続
し、出力レベル変換回路１６ａと出力回路７の一対の電
源端子をそれぞれ第２の接地電源線に接続するとともに
第２の電源電圧線に接続し、入力回路６１の一方の電源
端子を第１および第２の接地電源線とは電気的に絶縁さ
れた第３の接地電源線に接続するとともに、他方の電源
端子を第１および第２の電源電圧線と電気的に絶縁され
た第３の電源電圧線に接続し、各電源線を専用の電源パ
ッドまたは専用の接地電源パッドに接続する構成を採用
することができる。この場合、複数の出力回路７の同時
駆動による入力ローレベル電圧のマージンを高めること
ができる。これらの現象、動作については、例えば特許
第１７３９２７６号第３頁から第６頁に記載されてい
る。さらに、接地電源線を３分割にすると、出力回路を
多数個同時駆動する場合入力ハイレベル電圧のマージン
を高めることができる。すなわち接地電源線を各回路共
通にした場合、出力回路７の接地電流が電源線の配線抵
抗、配線インダクタンスを介して流れることにより、接
地電源線の電位が浮上して入力ハイレベル電圧のマージ
ンが低下する。このように、回路ごとに接地電源線と電
源電圧線を分離、専用化することで、耐ノイズ性をさら
に向上させることができる。

【００５９】

【発明の効果】以上説明したように、本発明によれば、
入力回路および出力回路を含む外部回路と内部回路との
間に出力レベル変換回路または入力レベル変換回路を設
けることにより、内部回路と外部回路との信号レベル
（電源電圧）が異なる場合でも、外部回路と内部回路の
インターフェイスを相互に対応づけることができるとと
もに、外部回路と内部回路の電源電圧線を電気的に分離
することで電源電圧のレベルを回路ごとに独立に設定す
ることができ、ＭＯＳ微細化プロセスに適した低電源電
圧化ＬＳＩおよび放射ノイズが小さく耐ノイズ特性の優
れた信頼性の高いＬＳＩを実現することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す全体構成図であ
る。

【図２】内部回路とレベル変換回路付き出力回路の構成
図である。

【図３】出力回路変換回路の回路構成図である。

【図４】入力回路と内部回路および入力レベル変換回路
の構成図である。

【図５】入出力回路と内部回路およびスリーステート出
力回路の回路構成図である。

【図６】本発明の第２実施形態を示すブロック構成図で
ある。

【図７】本発明の第３実施形態を示すブロック構成図で
ある。

【図８】本発明の第４実施形態を示すブロック構成図で
ある。

【符号の説明】

５内部回路７出力回路８第１の電源電圧線９第２の電源電圧線１０第１の電源パッド１１第２の電源パッド１６ａ出力レベル変換回路１６ｂ入力レベル変換回路６１入力回路７１レベル変換回路付き出力回路７２スリーステートバッファ７３スリーステート出力回路

Claims

【特許請求の範囲】

【請求項１】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に応答して論理動作を行う内部回路とを備
え、前記各回路の電源は、一対の電源端子のうち一方の
電源端子が各回路共通の接地電源線に接続され、他方の
電源端子のうち前記内部回路と前記入力レベル変換回路
の他方の電源端子が第１の電源電圧線に接続され、かつ
前記入力回路の他方の電源端子が第１の電源電圧線とは
電気的に絶縁された第２の電源電圧線に接続されてなる
半導体集積回路装置。
【請求項２】論理動作を行って論理動作に応じた信号
を出力する内部回路と、前記内部回路の出力信号に応答
してこの信号のレベルを負荷の信号レベルに変換して出
力する出力レベル変換回路と、前記出力レベル変換回路
の負荷として前記出力レベル変換回路の出力信号を受け
この信号を少なくとも外部に出力する出力回路とを備
え、前記各回路の電源は、一対の電源端子のうち一方の
電源端子が各回路共通の接地電源線に接続され、他方の
電源端子のうち前記内部回路の他方の電源端子が第１の
電源電圧線に接続され、かつ前記出力レベル変換回路と
前記出力回路の他方の電源端子が第１の電源電圧線とは
電気的に絶縁された第２の電源電圧線に接続されてなる
半導体集積回路装置。
【請求項３】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に基づいて論理動作を行う内部回路と、前記
内部回路の出力信号に応答してこの信号のレベルを負荷
の信号レベルに変換して出力する出力レベル変換回路
と、前記出力レベル変換回路の負荷として前記出力レベ
ル変換回路の出力信号を受けこの信号を少なくとも外部
に出力する出力回路とを備え、前記各回路の電源は、一
対の電源端子のうち一方の電源端子が各回路共通の接地
電源線に接続され、他方の電源端子のうち前記内部回路
と前記入力レベル変換回路の他方の電源端子が第１の電
源電圧線に接続され、かつ前記入力回路と前記出力レベ
ル変換回路および前記出力回路の他方の電源端子が第１
の電源電圧線とは電気的に絶縁された第２の電源電圧線
に接続されてなる半導体集積回路装置。
【請求項４】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に基づいて論理動作を行う内部回路と、前記
内部回路の出力信号に応答してこの信号のレベルを負荷
の信号レベルに変換して出力する出力レベル変換回路
と、前記出力レベル変換回路の負荷として前記出力レベ
ル変換回路の出力信号を受けこの信号を少なくとも外部
に出力する出力回路とを備え、前記各回路の電源は、一
対の電源端子のうち一方の電源端子が各回路共通の接地
電源線に接続され、他方の電源端子のうち前記内部回路
と前記入力レベル変換回路の他方の電源端子が第１の電
源電圧線に接続され、かつ前記出力レベル変換回路と前
記出力回路の他方の電源端子が第１の電源電圧線とは電
気的に絶縁された第２の電源電圧線に接続され、さらに
前記入力回路の他方の電源端子が第１の電源電圧線およ
び第２の電源電圧線とは電気的に絶縁された第３の電源
電圧線に接続されてなる半導体集積回路装置。
【請求項５】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に応答して論理動作を行う内部回路とを備
え、前記各回路の電源は、一対の電源端子のうち前記内
部回路と前記入力レベル変換回路の一方の電源端子が第
１の接地電源線に接続され、かつ前記入力回路の一方の
電源端子が第１の接地電源線とは電気的に絶縁された第
２の接地電源線に接続され、他方の電源端子のうち前記
内部回路と前記入力レベル変換回路の他方の電源端子が
第１の電源電圧線に接続され、かつ前記入力回路の他方
の電源端子が第１の電源電圧線とは電気的に絶縁された
第２の電源電圧線に接続されてなる半導体集積回路装
置。
【請求項６】論理動作を行って論理動作に応じた信号
を出力する内部回路と、前記内部回路の出力信号に応答
してこの信号のレベルを負荷の信号レベルに変換して出
力する出力レベル変換回路と、前記出力レベル変換回路
の負荷として前記出力レベル変換回路の出力信号を受け
この信号を少なくとも外部に出力する出力回路とを備
え、前記各回路の電源は、一対の電源端子のうち前記内
部回路の一方の電源端子が第１の接地電源線に接続さ
れ、かつ前記出力レベル変換回路と前記出力回路の一方
の電源端子が第１の接地電源線とは電気的に絶縁された
第２の接地電源線に接続され、他方の電源端子のうち前
記内部回路の他方の電源端子が第１の電源電圧線に接続
され、かつ前記出力レベル変換回路と前記出力回路の他
方の電源端子が第１の電源電圧線とは電気的に絶縁され
た第２の電源電圧線に接続されてなる半導体集積回路装
置。
【請求項７】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に基づいて論理動作を行う内部回路と、前記
内部回路の出力信号に応答してこの信号のレベルを負荷
の信号レベルに変換して出力する出力レベル変換回路
と、前記出力レベル変換回路の負荷として前記出力レベ
ル変換回路の出力信号を受けこの信号を少なくとも外部
に出力する出力回路とを備え、前記各回路の電源は、一
対の電源端子のうち前記内部回路と前記入力レベル変換
回路の一方の電源端子が第１の接地電源線に接続され、
かつ前記入力回路と前記出力レベル変換回路および前記
出力回路の一方の電源端子が第１の接地電源線とは電気
的に絶縁された第２の接地電源線に接続され、他方の電
源端子のうち前記内部回路と前記入力レベル変換回路の
他方の電源端子が第１の電源電圧線に接続され、かつ前
記入力回路と前記出力レベル変換回路および前記出力回
路の他方の電源端子が第１の電源電圧線とは電気的に絶
縁された第２の電源電圧線に接続されてなる半導体集積
回路装置。
【請求項８】少なくとも外部からの入力信号に応答し
て論理動作を行う入力回路と、前記入力回路の出力信号
を受けこの信号のレベルを負荷の信号レベルに変換して
出力する入力レベル変換回路と、前記入力レベル変換回
路の負荷として前記入力レベル変換回路の出力信号を受
けこの信号に基づいて論理動作を行う内部回路と、前記
内部回路の出力信号に応答してこの信号のレベルを負荷
の信号レベルに変換して出力する出力レベル変換回路
と、前記出力レベル変換回路の負荷として前記出力レベ
ル変換回路の出力信号を受けこの信号を少なくとも外部
に出力する出力回路とを備え、前記各回路の電源は、一
対の電源端子のうち前記内部回路と前記入力レベル変換
回路の一方の電源端子が第１の接地電源線に接続され、
かつ前記出力レベル変換回路と前記出力回路の一方の電
源端子が第１の接地電源線とは電気的に絶縁された第２
の接地電源線に接続され、さらに前記入力回路の一方の
電源端子が第１の接地電源線および第２の接地電源線と
は電気的に絶縁された第３の接地電源線に接続され、他
方の電源端子のうち前記内部回路と前記入力レベル変換
回路の他方の電源端子が第１の電源電圧線に接続され、
かつ前記出力レベル変換回路と前記出力回路の他方の電
源端子が第１の電源電圧線とは電気的に絶縁された第２
の電源電圧線に接続され、さらに前記入力回路の他方の
電源端子が第１の電源電圧線および第２の電源電圧線と
は電気的に絶縁された第３の電源電圧線に接続されてな
る半導体集積回路装置。
【請求項９】前記いずれかの電源電圧線と前記いずれ
かの回路の電源端子との間に、前記いずれかの電源電圧
線からの電圧を指定の電圧に昇圧する昇圧回路または前
記いずれかの電源電圧線からの電圧を指定の電圧まで降
圧する降圧回路を備えている請求項１、２、３、４、
５、６、７または８記載の半導体集積回路装置。
【請求項１０】前記各電源電圧線はそれぞれ専用の電
源パッドに接続され、前記各接地電源線はそれぞれ専用
の接地電源パッドに接続されてなる請求項１ないし９の
うちいずれか１項に記載の半導体集積回路装置。