KR880011800A - 데이터출력버퍼회로를 갖춘 반도체장치 - Google Patents
데이터출력버퍼회로를 갖춘 반도체장치 Download PDFInfo
- Publication number
- KR880011800A KR880011800A KR1019880003126A KR880003126A KR880011800A KR 880011800 A KR880011800 A KR 880011800A KR 1019880003126 A KR1019880003126 A KR 1019880003126A KR 880003126 A KR880003126 A KR 880003126A KR 880011800 A KR880011800 A KR 880011800A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- data output
- power supply
- semiconductor device
- voltage pad
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 관한 회로도
제5도는 본 발명에 관한 배선접속을 나타낸 도면
제6도는 본 발명의 실시예에 관한 직접회로도의 동작중에 얻어지는 도면
Claims (12)
- 데이터출력버퍼회로를 갖추고 있으면서 제1 및 제2전류 통로를 따라 공동전원에 결합되는 다수의 회로구성요소로 이루어진 반도체집적회로에 있어서, 상기 반도체집적회로에서 인가되는 신호에 따라 출력신호를 공급해주기 위해 출력단자를 반도체집적회로에 결합시켜주도록 2개의 전극을 포함하는 출력스위칭수단을 포함하여 구성되고, 상기 2개 전극중 제1전극은 제3전류통로를 따라 공통전원에 접속됨과 더불어 제2전극은 제4전류통로를 따라 공통전원에 접속되며, 상기 제1 및 제2전류통로는 상기 제3 및 제4전류 통로와 독립적으로 구성되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체직접회로.
- 제1항에 있어서, 상기 출력스위칭수단은 직렬로 접속된 제1 및 제2트랜지스터로 구성되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체집적회로.
- 제1항에 있어서, 다수의 회로구성요소에는 상기 각각의 제1 및 제2직렬접속트랜지스터에 접속되면서 대응되는 트랜지스터의 스위칭동작을 제어해주기 위한 신호를 발생시켜주는 2개의 게이트회로가 포함되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체 집적회로.
- 다수의 회로구성요소를 갖춘 반도체집적회로를 포함하여 구성되는 반도체장치에 있어서, 각각의 배선에 의해 외부전원의 하이전위측에 접속되는 제1 및 제2전원전압패드에, 각각의 배선에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준전압패드 및, 반도체집적회로에서 공급되는 신호에 따라 출력신호를 공급해주는 출력단자를 갖추고 있는 데이터출력버퍼를 포함하여 구성되고, 상기 데이터출력버퍼는 제1전원전압패드와 제1기준전압 패드사이에 접속됨과 더불어, 상기 다수의 회로구성요소는 제2전원전압 패드와 제2기준전압패드사이에 접속되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제4항에 있어서, 상기 데이터출력버퍼회로는 직렬로 접속된 제1 및 제2트랜지스터로 구성되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제5항에 있어서, 상기 제1직렬접속트랜지스터는 제1전원전압패드와 데이터출력단자사이에 접속됨과 더불어 상기 제2직렬접속트랜지스터는 제1기준전압패드와 데이터출력단자사이에 접속되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제5항에 있어서, 상기 다수의 회로구성요소에는 상기 제1 및 제2직렬접속트랜지스터에 각각 접속되면서 대응되는 트랜지스터의 스위칭을 제어해주기 위한 신호를 발생시켜주는 2개의 게이트회로를 포함하는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제4항에 있어서, 상기 기준전위는 접지전위인 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체 장치.'
- 제4항에 있어서, 상기 반도체집적회로는 다비트(multi-bit) 데이터출력시스템 구성의 메모리인 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제4항에 있어서, 상기 제1 및 제2전원전압패드는 각각 제1 및 제2본딩와이어를 이용하여 하이레벨전위의 제1리드프레임에 접속됨과 더불어 제1 및 제2기준전압패드는 각각 제3 및 제4본딩와이어를 이용하여 기준전위의 제2리드프레임에 접속되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 다수의 회로구성요소를 갖춘 반도체집적회로를 포함하는 반도체장치에 있어서, 각각의 배선에 의해 외부전원의 하이전위측에 접속되는 제1 및 제2전원전압패드와, 각각의 배선에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준패드, 반도체집적회로에서 인가되는 신호에 따라 출력신호를 공급해주기 위해 제1전원전압패드와 제1기준전압패드사이에 직렬로 접속되는 제1 및 제2트랜지스터를 포함하는 데이터출력단자를 갖춘 데이터출력버퍼 및 상기 반도체집적회로의 구성요소이면서 상기 제1 및 제2트랜지스터에 각각 접속되어 대응되는 트랜지스터의 스위칭을 제어해주기 위한 제어신호를 발생시켜주는 제1 및 제2게이트회로를 포함하여 구성되고, 상기 제1게이트회로는 상기 제2전원전압패드와 제1기준전압패드사이에 접속됨과 더불어 상기 제2게이트 회로와 잔여회로구성요소는 상기 제2전원전압패드와 상기 제2기준전압패드사이에 접속되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.
- 제11항에 있어서, 상기 제1직렬집속트랜지스터는 제1전원전압패드와 데이터출력단자사이에 접속됨과 더불어 상기 제2직렬접속트랜지스터는 제1기준전압패드와 데이터출력단자사이에 접속되는 것을 특징으로 하는 데이터출력버퍼회로를 갖춘 반도체장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP68254 | 1987-03-23 | ||
JP62068254A JPS63234623A (ja) | 1987-03-23 | 1987-03-23 | 半導体集積回路 |
JP62-68254 | 1987-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880011800A true KR880011800A (ko) | 1988-10-31 |
KR910003598B1 KR910003598B1 (ko) | 1991-06-07 |
Family
ID=13368434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880003126A KR910003598B1 (ko) | 1987-03-23 | 1988-03-23 | 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4883978A (ko) |
EP (1) | EP0284357A3 (ko) |
JP (1) | JPS63234623A (ko) |
KR (1) | KR910003598B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441314A (en) * | 1987-08-06 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit |
JPH0666674B2 (ja) * | 1988-11-21 | 1994-08-24 | 株式会社東芝 | 半導体集積回路の出力回路 |
US5049763A (en) * | 1989-03-22 | 1991-09-17 | National Semiconductor Corporation | Anti-noise circuits |
IT1239988B (it) * | 1990-03-30 | 1993-11-27 | Sgs Thomson Microelectronics | Stadio d'uscita dati,del tipo cosiddetto buffer,a ridotto rumore e per circuiti logici di tipo cmos |
US4994691A (en) * | 1990-04-16 | 1991-02-19 | Advanced Micro Devices, Inc. | TTL-to-CML translator circuit |
US5089721A (en) * | 1990-04-20 | 1992-02-18 | National Semiconductor Corp. | Ground bounce isolation and high speed output circuit |
JPH04132252A (ja) * | 1990-09-21 | 1992-05-06 | Hitachi Ltd | 半導体集積回路装置 |
US5149991A (en) * | 1991-06-06 | 1992-09-22 | National Semiconductor Corporation | Ground bounce blocking output buffer circuit |
JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
DE4324519C2 (de) * | 1992-11-12 | 1994-12-08 | Hewlett Packard Co | NCMOS - eine Hochleistungslogikschaltung |
JP2508968B2 (ja) * | 1993-05-25 | 1996-06-19 | 日本電気株式会社 | 半導体装置 |
US5572145A (en) * | 1995-09-06 | 1996-11-05 | Sony Corporation | Method for minimizing ground bounce in digital circuits via time domain shifts |
KR100206604B1 (ko) * | 1996-06-29 | 1999-07-01 | 김영환 | 반도체 메모리 장치 |
DE69705217T2 (de) * | 1997-08-07 | 2001-09-20 | St Microelectronics Srl | Integrierte Anordnung für Schaltsysteme mit gefilterten Bezugsgrössen |
US6897643B2 (en) * | 2002-10-11 | 2005-05-24 | Monolithic Power Systems, Inc. | Integrated circuit driver having stable bootstrap power supply |
WO2005076354A1 (en) * | 2004-02-07 | 2005-08-18 | Samsung Electronics Co., Ltd. | Buffer circuit having electrostatic discharge protection |
GB2445327B (en) * | 2004-02-07 | 2008-08-13 | Samsung Electronics Co Ltd | Buffer circuit having electrostatic discharge protection |
JP2009088328A (ja) * | 2007-10-01 | 2009-04-23 | Nec Electronics Corp | 半導体集積回路 |
JP6138074B2 (ja) * | 2014-03-07 | 2017-05-31 | 三菱電機株式会社 | 信号伝達回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030152A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 集積回路 |
US4567378A (en) * | 1984-06-13 | 1986-01-28 | International Business Machines Corporation | Driver circuit for controlling signal rise and fall in field effect transistor processors |
EP0214307B1 (en) * | 1985-02-28 | 1991-07-17 | Sony Corporation | Semiconducteur circuit device |
JPS61214532A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体集積回路装置 |
JPS61241964A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置 |
JPS6214520A (ja) * | 1985-07-12 | 1987-01-23 | Sony Corp | メモリの出力バツフア回路 |
JPS62159917A (ja) * | 1986-01-08 | 1987-07-15 | Toshiba Corp | 集積回路におけるインバ−タ回路 |
JPS62210725A (ja) * | 1986-03-12 | 1987-09-16 | Hitachi Ltd | 出力バツフア回路方式 |
KR960013630B1 (ko) * | 1986-06-30 | 1996-10-10 | 페어차일드 세미콘덕터 코퍼레이션 | 집적회로에서의 접지 변동 감소 장치 |
US4758743A (en) * | 1986-09-26 | 1988-07-19 | Motorola, Inc. | Output buffer with improved di/dt |
US4731553A (en) * | 1986-09-30 | 1988-03-15 | Texas Instruments Incorporated | CMOS output buffer having improved noise characteristics |
US4740717A (en) * | 1986-11-25 | 1988-04-26 | North American Philips Corporation, Signetics Division | Switching device with dynamic hysteresis |
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
US4777389A (en) * | 1987-08-13 | 1988-10-11 | Advanced Micro Devices, Inc. | Output buffer circuits for reducing ground bounce noise |
-
1987
- 1987-03-23 JP JP62068254A patent/JPS63234623A/ja active Granted
-
1988
- 1988-03-11 US US07/167,082 patent/US4883978A/en not_active Expired - Lifetime
- 1988-03-22 EP EP88302518A patent/EP0284357A3/en not_active Ceased
- 1988-03-23 KR KR1019880003126A patent/KR910003598B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0284357A2 (en) | 1988-09-28 |
JPS63234623A (ja) | 1988-09-29 |
EP0284357A3 (en) | 1989-12-13 |
KR910003598B1 (ko) | 1991-06-07 |
JPH0473893B2 (ko) | 1992-11-24 |
US4883978A (en) | 1989-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880011800A (ko) | 데이터출력버퍼회로를 갖춘 반도체장치 | |
KR940001251B1 (ko) | 전압 제어회로 | |
KR860003664A (ko) | 칩온칩(Chip-on-Chip)반도체 장치 | |
KR860009431A (ko) | Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
DE69326710T2 (de) | Halbleiteranordnung mit Kurzschlussschaltkreis für einen Spannungsstresstest | |
KR940012600A (ko) | 소음 발생을 억제하는 개량된 출력 드라이버 회로 및 번 인테스트를 위한 개량된 반도체 집적 회로장치 | |
US20060226433A1 (en) | Strobe light control circuit and IGBT device | |
KR840008075A (ko) | 스위칭 제어신호 발생용 반도체 집적회로장치 | |
KR910003917A (ko) | 증폭기 회로 | |
KR970029882A (ko) | 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치 | |
KR910010188B1 (ko) | 반도체 집적회로 | |
KR100668005B1 (ko) | 안정적인 부트스트랩 전원을 갖는 집적 회로 드라이버 | |
KR970063275A (ko) | 반도체집적회로 및 그것을 사용한 회로장치 | |
US4572972A (en) | CMOS Logic circuits with all pull-up transistors integrated in separate chip from all pull-down transistors | |
KR920003660A (ko) | 구동기 회로 | |
KR970001839B1 (ko) | 집적회로 | |
KR100382093B1 (ko) | 출력회로 | |
JPS61264747A (ja) | 半導体装置 | |
KR900019214A (ko) | 반도체장치 | |
JP2666347B2 (ja) | 出力回路 | |
JP2842597B2 (ja) | 半導体集積回路装置 | |
JPH10321742A (ja) | 半導体集積回路装置 | |
KR890009093A (ko) | 집적 논리회로 | |
JPH02283123A (ja) | 半導体装置 | |
JPS61284953A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |