KR910003598B1 - 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 - Google Patents

독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 Download PDF

Info

Publication number
KR910003598B1
KR910003598B1 KR1019880003126A KR880003126A KR910003598B1 KR 910003598 B1 KR910003598 B1 KR 910003598B1 KR 1019880003126 A KR1019880003126 A KR 1019880003126A KR 880003126 A KR880003126 A KR 880003126A KR 910003598 B1 KR910003598 B1 KR 910003598B1
Authority
KR
South Korea
Prior art keywords
circuit
data output
semiconductor integrated
pad
integrated circuit
Prior art date
Application number
KR1019880003126A
Other languages
English (en)
Other versions
KR880011800A (ko
Inventor
시게오 오시마
히로시 사하라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880011800A publication Critical patent/KR880011800A/ko
Application granted granted Critical
Publication of KR910003598B1 publication Critical patent/KR910003598B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Abstract

내용 없음.

Description

독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체 집적회로
제 1 도는 종래 반도체 집적회로의 회로도.
제 2 도와 제 3 도는 제 1 도에 도시된 종래 반도체집적회로의 동작중에 얻어지는 파형도.
제 4 도는 본 발명의 실시예에 따른 회로도.
제 5 도는 본 발명에 따른 배선접속을 나타낸 도면.
제 6 도와 제 7 도는 본 발명의 실시예에 따른 집적회로의 동작중에 얻어지는 파형도.
제 8 도는 본 발명의 다른 실시예에 따른 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11,12 : 트랜지스터 (데이터출력버퍼) 13,14 : 앤드게이트
15,16,33,34,38,39 : 내부배선 17 : 외부직류전원
18 : 캐피시터 19 : 부하캐피시터
20,22,24,30,35,40 : 리드프레임 및 외부배선부
21,23,25,31,32,36,37,41 : 본딩와이어
T1 : 데이터 출력패드 T1,T2,T22 : 전원전압패드
T3,T13,T23 : 기준전압패드 I/O,
Figure kpo00001
: 데이터버스
[산업상의 이용분야]
본 발명은 데이터 출력버퍼회로를 갖는 반도체집적회로에 관한 것으로, 특히 반도체장치를 구성하는 반도체집적회로에서 데이터를 출력할 경우 회로구성요소로서의 전원에서 발생되는 전위변동을 절감시켜 반도체 집적회로의 오동작을 방지할 수 있도록 된 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체메모리 등과 같은 반도체집적회로로 이루어진 반도체 장치에서는 전원의 전위변동에 기인해서 발생되는 회로의 오동작을 방지해 주는 것이 매우 중요한 과제로 되고 있는바, 이러한 전원전위의 변동은 예컨대 반도체메모리의 출력단자에 설치된 데이터 출력버퍼로부터 데이터가 출력될때 발생되고 있다. 즉, 고속의 억세스를 수행하는 중에는 출력부하를 급속하게 충방전시킬 필요가 있고, 이러한 충방전동작중에 전위변동과 같은 전원잡음이 전원전압과 기준전위에서 각각 발생되며, 이와같은 전원변동잡음은 반도체집적회로의 오동작을 유발시키는 원인으로 되고 있다.
제 1 도는 반도체메모리와 같은 종래 반도체집적회로의 회로도를 나타낸 것으로, 도면 중 일점쇄선으로 둘러싸인 부분이 반도체 집적회로의 회로구성요소를 나타낸 것인바, 여기에서 출력버퍼가 결합되어 있다. 여기서 상기 반도체집적회로의 회로구성요소는 메모리셀이나 어드레스회로, 감지증폭기 및 출력버퍼구동회로 등을 포함하고 있다. 이경우 출력버퍼는 일반적으로 반도체내부의 구성요소부분으로서는 포함되지 않는 것으로 알려지고 있는데, 이는 출력버퍼가 내부의 반도체회로구성요소로부터 별개로 고려되고 있음을 의미한다.
또 상기 제 1 도 중 참조부호 T1은 데이터출력패드(pad), T2는 전원전압(VDD)이 공급되는 전원전압패드, T3는 기준전압(VSS)이 공급되는 기준전압패드, I/O와
Figure kpo00002
는 내부 데이터버스, 11은 하이레벨 출력용 데이터 출력버퍼를 구성하는 MOS트랜지스터, 12는 로우레벨 출력용 데이터출력버퍼를 구성하는 MOS트랜지스터를 나타내며, 상기 MOS트랜지스터(11,12)는 회로구성요소를 데이터출력패드(T1)에 결합시켜주는 출력스위칭수단을 구성하게 된다. 또, 엔드게이트(13,14)는 각각 데이터의 출력을 제어함과 더불어 출력버퍼를 구동시켜주는 회로를 구성하게 되고, 내부배선(15)은 전원전압(VDD)에 연결되는 한편 내부배선(16)은 기준전압(VSS)에 연결되며, 외부직류전원(17)은 집적회로에 전원전압(VDD)을 인가해 주게 된다. 이와 더불어, 캐패시터(18)는 외부직류전원(17)을 안정시켜주게되고, 부하캐패시터(19 : load capacitor)는 집적회로의 출력데이터에 의해 구동되며, 리드프레임(lead frame) 및 외부배선부(20)와 본딩와이어(21)는 데이터출력패드(T1)와 부하 캐패시티(19)를 결합시켜 주고 리드프레임 및 외부배선부(22)와 본딩와이어(23)는 외부직류전원(17)과 전원전압패드(T2)를 결합시켜주는 한편, 리드프레임 및 외부배선부(24)와 본딩와이어(25)는 외부직류전원(17)과 전원전압패드(T3)를 결합시켜주는데, 여기서 리드프레임 및 외부배선부(20,22,24)에는 기생적인 인덕턴스와 저항성분이 존재하는 반면 내부배선(15,16)에는 기생적인 저항성분이 존재하게 된다.
그리고, 이와 같은 구성에서 집적회로가 하이레벨데이터를 출력할 경우에는 내부버스(I/O)가 1레벨로 되는 반면 내부버스(
Figure kpo00003
)는 0레벨로 되고, 이어 내부재어신호(Φout)가 1레벨로 됨에 따라 엔드게이트(13)의 입력신호가1레벨로 됨으로서 소오스와 드레인이 데이터출력패드(T1)와 전원전압패드(T2)사이에 삽입접속된 하이레벨 출력용 MOS트랜지스터(11)가 턴온되어 도통상태로 된다. 이에 따라 부하캐패시티(19)의 일단에서의 마디(node ; N1)가 제 2 도에 도시된 파형도와 같이 MOS트랜지스터(11)와 데이터출력패드(T1)를 매개해서 점차적으로 1레벨로 충전되고, 이러한 동작 중에 제 2 도의 파형도에 도시된 바와 같이 전원전압(VDD)의 언더슈트(undershoot)가 마디(N2)에서 발생되는데, 이러한 언더슈트는 리드프레임 및 외부배선부(22)와 본딩와이어(23) 및 내부배선(15)에 존재하는 인덕턴스와 저항성분에 의해 발생되는 전원변동을 나타내며, 이러한 언더슈트는 기준전압측 내부배선(16)의 마디(N3)에서도 발생되게 된다.
이에 대해, 집적회로에서 로우레벨데이터가 출력되는 경우에는 내부의 데이터버스(I/O)가 0레벨로 되는 반면 데이터버스(
Figure kpo00004
)는 1레벨로 되고, 이어 내부제어신호(Φout)가 1레벨로 상승됨에 따라 엔드게이트(14)의 출력신호가1레벨로 됨으로써 소오스와 드레인이 데이터 출력패드(T1)와 기준전압패드(T3) 사이에 삽입접속된 로우레밸출력용 MOS트랜지스터(12)가 턴온되어 도통상태로 된다. 이에 따라 부하 캐패시터(19)가 방전하게 되므로 일단의 마디(N1)전위가 제 3 도의 파형도에 나타낸 바와 같이 기준 전압패드(T1)와 MOS트랜지스터(12)를 매개해서 점차적으로 방전되게 되고, 이러한 동작 중에 마디(N3)에서는 제 3 도의 파형도에서와 같이 기준전압(VSS)의 오버슈트(overshort)기 발생되는바, 이러한 기준전압(VSS)의 오버슈트는 리드프레임 및 외부배선부(24)와 본딩와이어(25) 및 내부배선(16)에 존재하는 인덕턴스와 저항성분에 발생되는 전위변동을 나타내며, 이 오버슈트는 전원전압측 배선(15)의 마디(N2)에서도 발생되게 된다.
이 경우 일반적으로 부하캐패시터의 급속한 방전에 의해 발생되는 오버슈트는 최소시간간격에서 최대크기의 전위변동을 갖게되어 언더슈트보다 더욱 심각한 문제로 대두되고 있는바, 이러한 전원변동잡음은 집적회로구성요소의 오작동을 초래하게 될 뿐만 아니라 외부전원장치의 안정화를 저해하는 이외에도 다른 악영향을 초래하게 된다는 문제가 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 전원전위변동에 의한 회로의 오동작을 절감시켜 줌과 더불어 데이터를 출력하게 될 경우 집적회로구성의 전원에서 발생되는 전원변동을 절감시켜 주도록 된 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체집적회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같이 구성된 본 발명은, 동일한 제1 및 제2전류통로(33,38)를 따라 결합된 다수의 회로구성요소를 갖춘 반도체 집적회로에 있어서, 상가 반도체 집적회로에서 인가되는 신호에따라 출력신호를 제공하기 위한 데이터출력패드(T1)에 상기 반도체집적회로를 결합하기 위해 상기 제1 및 제2전류통로(33,38)와는 독립적으로 구성되는 제3전류통로(34)를 따라 공통전원(17)에 접속되는 제1전원전압패드(T22)와, 상가 제1 및 제2전류통로(33,38)와는 독립적으로 구성되는 제4전류통로(39)를 따라 공통전원(17)에 접속되는 제1기준전압패드(T23)를 포함하여 이루어진 출력스위칭수단을 구비하여 구성된 것을 특징으로 한다.
또한, 본 발명은, 다수의 회로구성요소를 갖춘 반도체집적회로에 있어서, 각각의 전류통로에 의해 외부전원의 하이 전위측에 접속되는 제1 및 제2전원전압패드(T22,T12)와 각각의 전류통로에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준전압패드(T23,T13), 상기 제1전원전압패드(T22)와 제1기준전압패드(T23) 사이에 접속되는 데이터출력버터 및 이 데이터출력버터에 접속되면서 상기 반도체 집적회로에서 공급되는 신호에 대응해서 출력신호를 공급하도록 된 데이터출력패드(T1)를 구비하여 구성된 것을 특징으로 한다.
또한 본 발명은 다수의 회로구성 요소를 갖춘 반도체 집적회로에 있어서, 각각의 전류통로에 의해 외부전원의 하이전위측에 접속되는 제1 및 제2전원전압패드(T22,T12)와, 각각의 전류통로에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준전압패드(T13,T23), 반도체 집적회로에서의 인가되는 신호에 따라 출력신호를 공급해 주기 위해 제1전원전압패드 (T22)와 제1기준전압패드(T23) 사이에 직렬로 접속되는 제1 및 제2트랜지스터(11,12) 및 제1 및 제2트랜지스터(11,12)에 접속된 데이터 출력패드(T1)를 갖춘 데이터 출력버퍼 및 상기 반도체집적회로의 구성요소이면서 상기 제1 및 제2트랜지스터에 각각 접속되어 대응되는 트랜지스터의 스위칭을 제어해 주기 위한 제어신호를 발생시켜주는 제1 및 제2게이트회로(14,13)를 구비하여 구성되고, 상가 제1게이트회로(14)는 상기 제2전원전압패드(T12)와 제1기준전압패드(T23)사이에 접속됨과 더불어 상기 제2게이트회로(13)와 나머지회로 구성요소는 상기 제2전압패드(T12)와 상기 제2기준전압패드(T13)사이에 접속되도록 된 것을 특징으로 한다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예를 상세히 설명한다.
제 4 도는 본 발명의 제1실시예에 따른 반도체 집적회로를 나타낸 것으로, 상기 제4도에 있어서, 참조부호 T1은 데이터출력패드, T12 및 T22는 전원전압(VDD)이 공급되는 전원전압패드, T13 및 T23은 기준전압(VSS)이 공급되는 기준전압패드, I/O 및
Figure kpo00005
는 내부의 데이터버스를 나타내고, 또 트랜지스터(11)는 하이레벨출력용 데이터 출력버퍼인 반면 트랜지스터(12)는 로우레벨출력용 데이터출력버퍼를 나타내는바, 이 트랜지스터(11,12)는 집적회로구성요소를 데이터출력패드(T1)에 결합시켜주기 위한 출력스위칭수단을 구성하게 된다. 이와 더불어, 앤드게이트(13,14)는 각각출력데이터를 제어하면서 출력버퍼를 구동시켜 주기 위한 회로를 구성하게 되고, 외부 직류전원(17)은 집적회로에 전원전압(VDD)을 인가하게 되며, 캐패시터(18)는 상기 외부직류전원(17)을 안정화시켜 주고, 부하캐패시터(19)는 집적회로의 출력데이터에 의해 구동된다. 또, 상기 외부직류전원(17)의 하이전위측은 리드프레임 및 외부배선부(30)와 본딩와이어(31)에 의해 전원전압패드(T12)에 결합되어 있는 한편, 상기 외부직류전원(17)은 리드프레임 및 외부배선부(30)와, 본딩와이어(31)와 구별되는 본딩와이어(32)에 의해 전원전압패드(T22)에 결합되어 있다.
그리고, 이와 같이 구성된 반도체집적회로에서는 앤드케이트(13,14)와 같은 회로구성요소는 내부배선(33 : 제1전류통로)에 의해 전원전압패드(T12)에 접속되고, 또 트랜지스터(11)의 소오스 또는 드레인단자는 내부배선(34 :제3전류통로)을 통해 전원전압패드(T22)에 접속되며, 외부직류전원(17)의 기준전위측은 리드프레임 및 외부배선부(35)와 본딩와이어(36)에 의해 기준전압패드(T13)에 접속됨과 더불어 상기 외부직류전원(17)은 리드프레임 및 외부배선부(35)와 상기 본딩와이어(36)와 구별되는 본딩와이어(37)에 의해 기준전압패드(T13)에도 접속된다. 그리고, 앤드게이트(13,14)와 같은 회로구성요소는 내부배선(38 : 제2전류통로)에 의해 기준전압패드(T13)에 접속되고, 상기트랜지스터(12)의 소오스 또는 드레인단자 내부배선(39 : 제4전류통로)을 통해 기준전압패드(T23)에 접속되며, 부하캐패시터(19)는 리드프레임 및 외부배선부(40)와 본딩와이어(41)에 의해 데이터출력패드(T1)에 접속된다. 여기서, 상기 리드프레임 및 외부배선부(30,35,40)에는 기생적인 인덕턴스와 저항성분이 존재하는 한편 본딩와이어(31,32,36,37)에는 인덕턴스 성분이 존재하게 되고, 내부배선(33,34,38,39)에는 기생저항성분이 존재하게 된다.
그리고, 본 발명에서는 특히 전원전압패드(T2)와 기준전압패드(T13)가 트랜지스터(11,12)로 구성되는 데이터출력버퍼에 대해 독립적으로 제공됨과 더불어 전원전압패드(T22)와 기준전압패드(T23)가 트랜지스터(11,12)로 구성되는 데이터출력버퍼에 대해 독립적으로 제공되고 있고, 또 상기 전원전압패드(T12,T22)는 각각 본딩와이어(31,32)에 의해 외부직류전원(17)에 접속됨과 더불어 상기 기준전압패드(T13,T23)는 각각 본딩와이어(36.37)에 의해 외부직류전원(17)에 접속되고 있다.
제 5 도는 본딩와이어(31,32)를 사용해서 전원전압패드(T12,T22)와 전원전압(VDD)의 접속상태 및 본딩와이어(36,37)를 사용해서 기준전압패드(T13,T23)와 기준전로서 접지전위(VSS)의 접속상태를 나타낸 것이다.
이와 같이 구성된 회로의 동작을 상세히 설명하면 다음과 같다.
먼저, 상기한 구성의 반도체집적회로(메모리)에서 하이레벨데이터가 출력되는 경우의 동작을 제 6 도의 파형도를 참고해서 설명하면, 하이레벨데이터의 출력처리 중에 내부데이터버스(I/O)는 1레벨로 되는 반면 내부데이터버스(
Figure kpo00006
)는0레벨로 되고, 이어 내부제어신호(
Figure kpo00007
out)가 1레벨로 되므로 앤드게이트(13)의 출력신호는 1레벨로 상승된다. 이에 따라 트랜지스터(11)는 턴온되어 전류가 전류통로, 즉 외부직류전원(17)→리드프레임 및 및 외부배선부(30)→본딩와이어(32)→전원전압패드(T22)→내부배선(34)→트랜지스터(11)→데이터출력패드(T1)→본딩와이어(41)→리드프레임 및 외부배선부(40)→부하캐패시터(19)→접지전위(VSS)의 경로를 흐르게 되고, 이 결과 부하캐패시터(19)는 1레벨로 충전되므로 마디(N11)의 전위가1레벨로 상승된다. 이때 리드프레임 및 외부배선부(30)와, 본딩와이어(32) 및 내부배선(34)에 존재하는 인덕턴스와 저항성분에 의한 내부배선(34)의 마디(N22)에는 종래의 경우와 동일한 크기의 언더슈트가 발생되지만, 집적회로 구성요소에 전원전압(VDD)을 공급해주는 내부배선(33)이 트랜지스터(11)를 통하는 충전경로에서 제외되고 있기 때문에 본딩와이어(31)와 내부배선(33)에 존재하는 인덕턴스와 저항성분에 의한 전위변동의 영향은 작아지게 되고, 이에 따라 내부배선(33)의 마디(N12)에 발생되는 언더슈트 또는 전위변동은 마디(N22)에서 발생되는 언더슈트 또는 전위변동보다 상당히 작아지게 되며, 또한 내부배선(38)의 마디(N13)에 발생되는 언더슈트는 마디(N12)에 발생되는 언더슈트와 동일한 정도로 절감되게 되므로 하이레벨 데이터가 출력될 때 집적회로구성요소의 오동작을 방지해 줄 수 있게 된다.
다음에 반도체 집적회로(메모리)에서 로우레벨의 데이터가 출력되는 경우의 동작에 대해 제 7 도의 파형도를 참조해서 상세히 설명한다.
먼저, 이러한 동작 중에는 내부데이터버스(I/O)가 0레벨로 되는 반면 내부데이터버스(
Figure kpo00008
)는 1레벨로 되고, 이어 내부제어신호(out)가 상승됨에 따라 데이터의 출력을 제어해 주는 앤드게이트(14)의 출력이 1레벨로 상승되므로 트랜지스터(12)가 턴온되어 전류가 전류통로, 즉 부하캐패시터(19)→리드프레임 및 외부배선부(40)→본딩와이어(41)→ 및 외부배선부(35)의 경로를 통해 흐르게 됨으로서 부하캐패시터(19)가 0레벨로 하강하게 된다. 이 경우, 리드프레임 및 외부배선부(35)와, 본딩와이어(37) 및 내부배선(39)에 존재하는 인덕턴스와 저항성분에 의해 내부배선(39)에는 종래의 경우와 동일한 크기의 오버슈트가 내부배선(39)의 마디(N23)에 발생하게 되지만, 내부회로에 기준전압(VSS)을 공급해 주는 내부배선(380이 트랜지스터(12)를 통과하는 방전전류의 경로에서 제외되게 되므로 0레벨 데이터가 출력되는 경우 집적회로를 구성하는 요소의 오동작을 방지해 줄 수 있게 된다.
상기한 실시예에서는 부하캐패시터(19)를 방전시켜 주는 트랜지스터(12)가 기준전압패드(T23)를 통해 기준전압(VSS)에 접속시키는 것이 바람직한데, 이는 하이레벨의 데이터가 출력되는 경우 트랜지스터(12)의 게이트 구동신호가 앤드게이트(14)의 접속에 의해 기준전압(VSS)레벨로 되기 때문이다.
여기서, 기준전압(VSS)레벨이 마디(N13)의 레벨로 되면, 마디(N13)와 마디(N23) 사이의 전위차가 제 7 도에 나타낸 바와 같이 트랜지스터(12)의 게이트와 소오스 사이에 인가되게 되는데, 이 전위차가 트랜지스터(12)의 임계치전압(threshold voltage)을 초월하게 되면, 이 트랜지스터(12)가 턴온되어 버릴 가능성이 있기 때문에, 이러한 위험성을 회피하기 위해 제 8 도에 도시된 변형회로에서와 같이 회로 내부의 앤드게이트(14)를 기준전압패드(T23)에 접속시켜 기준전압(VSS)레벨이 트랜지스터(12)의 게이트와 소오스의 양측에 인가되도록 해서 트랜지스터(12)가 턴온될 험성을 배제시켜 주도록 구성해 주면 바람직하게 된다. 또, 마디(N23)에서의 변동이 앤드게이트(14)에 인가되더라도 다른 회로구성요소는 기준전압패드(T13)를 통해 기준전압(VSS)에 접속된 채로 유지되게 되므로 마디(N13)에서의 변동을 적게 받고, 더욱이 이러한 구성에서는 트랜지스터(12)가 돌발적으로 턴온되는 위험성을 배제시켜 줄 수 있게 된다.
이와 같이 상기 실시예의 회로구성에서는 데이터가 출력될 경우 전원전압에서 발생되는 전위변동에 의한 회로구성요소의 오동작을 방지시켜 주게되고, 특히 4출력비트라던지 갖춘 다비트(multi-bit)메모리구성에서도 상기한 전위변동이 발생되는데, 본 발명은 그러한 다비트시스템에서 발생되는 출력잡음을 효과적으로 억압시켜 줄 수 있으며, 더욱이 본 발명은 회로구성요소에 인가되는 전원전압의 전위변동을 절감시켜 줄 수 있게 되므로 고속의 DRAM에 적용시켜주게 되면 매우 유리하게 된다.
그리고, 본 발명은 상기 실시예에만 한정되지는 않고, 기술적인 요지를 벗어나지 않는 범위에서 여러 가지로 변형해서 실시할 수 있다.
[발명의 효과]
상기한 바와 같이 본 발명에 따르면, 데이터가 출력되는 경우 회로구성요소로서의 전원에서 발생되는 전위변동을 절감시켜 집적회로의 오동작을 방지해 줄 수 있는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로를 제공할 수 있게 된다.

Claims (12)

  1. 동일한 제1 및 제2 전류통로(33,38)를 따라 결합된 다수의 회로구성요소를 갖춘 반도체 집적회로에 있어서, 상기 반도체 집적회로에서 인가되는 신호에 따라 출력신호를 제공하기 위한 데이터 출력패드(T1)에 상기 반도체 집적회로를 결합하기 위해 상기 제1 및 제2 전류통로(33,38)와는 독립적으로 구성되는 제3전류통로(34)를 따라 공통전원(17)에 접속되는 제1전원전압패드(T22)와, 상기 제1 및 제2전류통로(33,38)와는 독립적으로 구성되는 제4전류통로(39)를 따라 공통전원(17)에 접속되는 제1기준전압패드(T23)를 포함하여 이루어진 출력스위칭수단을 구비하여 구성된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 출력스위칭수단이 직렬로 접속된 제1 및 제2트랜지스터(11,12)를 더 구비하여 구성된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  3. 제 1 항에 있어서 상기 다수의 회로구성요소가 2개의 게이트회로(13,14)를 포함하면서 각 게이트회로가 각각 대응되는 트랜지스터의 스위칭동작을 제어해 주기 위한 신호를 발생시키도록 상기 직렬로 접속된 제1 제2트랜지스터(11,12)의 하나와 연관되도록 이루어진 것을 특징으로 하는 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체 집적회로.
  4. 다수의 회로구성요소를 갖춘 반도체집적회로에 있어서, 각각의 전류통로에 의해 외부전원의 하이전위측에 접속되는 제1 및 제2전원전압패드(T22,T12)와, 각각의 전류통로에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준전압패드(T23,T13), 상기 제1전원전압패드(T22)와 제1기준전압패드(T23) 사이에 접속되는 데이터 출력버퍼회로 및 이 데이터출력버퍼에 접속되면서 상기 반도체회로에서 공급되는 신호에 대응해서 출력신호를 공급하도록 된 데이터출력패드(T1)를 구비하여 구성된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체 집적회로.
  5. 제 4 항에 있어서, 상기 데이터출력버퍼회로가 직렬로 접속된 제1 및 제2트랜지스터(11,12)로 구성된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  6. 제 5 항에 있어서, 직렬로 접속된 상기 제1트랜지스터(11)는 제1전원전압패드(T22)와 데이터출력패드(T1)사이에 접속됨과 더불어 직렬로 접속된 상기 제2트랜지스터(12)는 제1기준패드(T23)와 데이터출력패드(T1)사이에 접속되도록 된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체집적회로.
  7. 제 4 항에 있어서, 상기 다수의 회로구성요소는 직렬로 접속된 상기 제1 및 제2트랜지스터(11,12)에 각각 접속되면서 대응되는 트랜지스터의 스위칭을 제어해 주기 위한 신호를 발생시켜 주는 2개의 게이트회로(13,14)를 포함하여 이루어진 것을 특징으로 하는 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체 집적회로.
  8. 제 4 항에 있어서, 상기 기준전위는 접지전압(VSS)인 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  9. 제 4 항에 있어서, 상기 반도체집적회로는 다비트(multi-bit)데이터출력시스템 구성의 메모리인 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  10. 제 4 항에 있어서함께, 상기 제1 및 제2전원전압패드(T22,T12)는 각각 제1 및 제2본딩와이어(32.31)를 이용하여 하이레벨전위의 제1리드프레임(30)에 접속됨과 더불어 제1 및 제2기준패드(T23,T13)는 각각 제3 및 제4본딩와이어(36,37)를 이용하여 기준전위의 제2리드프레임(35)에 접속되도록 된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체 집적회로.
  11. 다수의 회로구성요소를 갖춘 반도체집적회로에 있어서, 각각의 전류통로에 의해 외부전원의 하이전위측에 접속되는 제1 및 제2전원전압패드(T22,T12)와, 각각의 전류통로에 의해 상기 외부전원의 기준전위측에 접속되는 제1 및 제2기준전압패드(T23,T13), 상기 반도체 집적회로에서 인가되는 신호에 따라 출력신호를 공급해 주기 위해 제1전원전압패드(T22)와 제1기준전압패드(T23)사이에 직렬로 접속된 제1 및 제2트랜지스터(11,12) 및 이 제1 및 제2트랜지스터(11,12)에 접속된 데이터출력패드(T1)를 갖춘 데이터 출력버퍼 및 상기 반도체 집적회로의 구성요소이면서 상기 제1 및 제2트랜지스터(11,12)에 접속되어 대응되는 트랜지스터의 스위칭을 제어해 주기 위한 제어신호를 발생시켜주는 제1 및 제2게이트회로(14,13)를 구비하여 구성되고, 상기 제1게이트회로(14)는 상기 제2전원전압패드(T12)와 제1기준전압패드(T23)사이에 접속됨과 더불어 상기 제2게이트회로(13)와 나머지회로구성요소는 상기 제2전원전압패드(T12)와 상기 제2기준전압패드(T13)사이에 접속되도록 된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
  12. 제 11 항에 있어서, 직렬로 접속된 상기 제1트랜지스터(11)는 제1전원전압패드(T22)와 데이터 출력패드(T1)사이에 접속됨과 더불어 직렬로 접속된 상기 제2트랜지스터(12)는 제1기준전압패드(T23)와 데이터 출력패드(T1)사이에 접속되도록 된 것을 특징으로 하는 독립의 전류통로에 접속된 데이터 출력버퍼회로를 갖춘 반도체 집적회로.
KR1019880003126A 1987-03-23 1988-03-23 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 KR910003598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62068254A JPS63234623A (ja) 1987-03-23 1987-03-23 半導体集積回路
JP62-68254 1987-03-23
JP68254 1987-03-23

Publications (2)

Publication Number Publication Date
KR880011800A KR880011800A (ko) 1988-10-31
KR910003598B1 true KR910003598B1 (ko) 1991-06-07

Family

ID=13368434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003126A KR910003598B1 (ko) 1987-03-23 1988-03-23 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로

Country Status (4)

Country Link
US (1) US4883978A (ko)
EP (1) EP0284357A3 (ko)
JP (1) JPS63234623A (ko)
KR (1) KR910003598B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441314A (en) * 1987-08-06 1989-02-13 Nec Corp Semiconductor integrated circuit
JPH0666674B2 (ja) * 1988-11-21 1994-08-24 株式会社東芝 半導体集積回路の出力回路
US5049763A (en) * 1989-03-22 1991-09-17 National Semiconductor Corporation Anti-noise circuits
IT1239988B (it) * 1990-03-30 1993-11-27 Sgs Thomson Microelectronics Stadio d'uscita dati,del tipo cosiddetto buffer,a ridotto rumore e per circuiti logici di tipo cmos
US4994691A (en) * 1990-04-16 1991-02-19 Advanced Micro Devices, Inc. TTL-to-CML translator circuit
US5089721A (en) * 1990-04-20 1992-02-18 National Semiconductor Corp. Ground bounce isolation and high speed output circuit
JPH04132252A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
JP2567172B2 (ja) * 1992-01-09 1996-12-25 株式会社東芝 半導体回路の出力段に配置される出力回路
DE4324519C2 (de) * 1992-11-12 1994-12-08 Hewlett Packard Co NCMOS - eine Hochleistungslogikschaltung
JP2508968B2 (ja) * 1993-05-25 1996-06-19 日本電気株式会社 半導体装置
US5572145A (en) * 1995-09-06 1996-11-05 Sony Corporation Method for minimizing ground bounce in digital circuits via time domain shifts
KR100206604B1 (ko) * 1996-06-29 1999-07-01 김영환 반도체 메모리 장치
EP0896268B1 (en) * 1997-08-07 2001-06-13 STMicroelectronics S.r.l. An integrated device for switching systems with filtered reference quantities
US6897643B2 (en) * 2002-10-11 2005-05-24 Monolithic Power Systems, Inc. Integrated circuit driver having stable bootstrap power supply
JP5085139B2 (ja) * 2004-02-07 2012-11-28 サムスン エレクトロニクス カンパニー リミテッド 静電気保護機能を有するバッファ回路
GB2445327B (en) * 2004-02-07 2008-08-13 Samsung Electronics Co Ltd Buffer circuit having electrostatic discharge protection
JP2009088328A (ja) * 2007-10-01 2009-04-23 Nec Electronics Corp 半導体集積回路
JP6138074B2 (ja) * 2014-03-07 2017-05-31 三菱電機株式会社 信号伝達回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4567378A (en) * 1984-06-13 1986-01-28 International Business Machines Corporation Driver circuit for controlling signal rise and fall in field effect transistor processors
KR940006585B1 (ko) * 1985-02-28 1994-07-22 소니 가부시키가이샤 반도체 회로장치
JPS61214532A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体集積回路装置
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
JPS6214520A (ja) * 1985-07-12 1987-01-23 Sony Corp メモリの出力バツフア回路
JPS62159917A (ja) * 1986-01-08 1987-07-15 Toshiba Corp 集積回路におけるインバ−タ回路
JPS62210725A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd 出力バツフア回路方式
KR960013630B1 (ko) * 1986-06-30 1996-10-10 페어차일드 세미콘덕터 코퍼레이션 집적회로에서의 접지 변동 감소 장치
US4758743A (en) * 1986-09-26 1988-07-19 Motorola, Inc. Output buffer with improved di/dt
US4731553A (en) * 1986-09-30 1988-03-15 Texas Instruments Incorporated CMOS output buffer having improved noise characteristics
US4740717A (en) * 1986-11-25 1988-04-26 North American Philips Corporation, Signetics Division Switching device with dynamic hysteresis
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise

Also Published As

Publication number Publication date
US4883978A (en) 1989-11-28
JPS63234623A (ja) 1988-09-29
EP0284357A3 (en) 1989-12-13
JPH0473893B2 (ko) 1992-11-24
KR880011800A (ko) 1988-10-31
EP0284357A2 (en) 1988-09-28

Similar Documents

Publication Publication Date Title
KR910003598B1 (ko) 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로
KR910003597B1 (ko) 데이터출력버퍼회로 및 전위변동 감축방법
US5629634A (en) Low-power, tristate, off-chip driver circuit
KR920003468B1 (ko) 반도체 집적회로장치
EP0068884B1 (en) An output circuit of a semiconductor device
US6040729A (en) Digital output buffer for multiple voltage system
KR950007449B1 (ko) 메모리의 출력 버퍼 회로
JP3580823B2 (ja) 改良されたデータ出力バッファ
US4810969A (en) High speed logic circuit having feedback to prevent current in the output stage
US5095230A (en) Data output circuit of semiconductor device
EP0346898A2 (en) Power supply switching circuit
KR910010188B1 (ko) 반도체 집적회로
US4845388A (en) TTL-CMOS input buffer
KR920003440B1 (ko) 중간전위생성회로
US4596939A (en) Schmitt trigger input gate having delayed feedback for pulse width discrimination
US6885232B2 (en) Semiconductor integrated circuit having a function determination circuit
KR950001128B1 (ko) 반도체기억장치
KR0135477B1 (ko) 다(多)비트 출력 메모리 회로용 출력 회로
EP0459457A2 (en) Output driver
US5136542A (en) Semiconductor memory device
KR950012028B1 (ko) 저잡음 출력 구조를 가지는 반도체 메모리 장치
JPH01112815A (ja) 半導体集積回路
JPH06204847A (ja) 出力回路及び半導体集積回路装置
KR930000959B1 (ko) 데이터 출력회로
KR960013857B1 (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee