KR910010188B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR910010188B1
KR910010188B1 KR1019880013878A KR880013878A KR910010188B1 KR 910010188 B1 KR910010188 B1 KR 910010188B1 KR 1019880013878 A KR1019880013878 A KR 1019880013878A KR 880013878 A KR880013878 A KR 880013878A KR 910010188 B1 KR910010188 B1 KR 910010188B1
Authority
KR
South Korea
Prior art keywords
input
circuit
reference voltage
output
semiconductor integrated
Prior art date
Application number
KR1019880013878A
Other languages
English (en)
Other versions
KR890007424A (ko
Inventor
시게오 오시마
요이치 스즈키
마고토 세가와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890007424A publication Critical patent/KR890007424A/ko
Application granted granted Critical
Publication of KR910010188B1 publication Critical patent/KR910010188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

반도체 집적회로
제1도는 종래 반도체 집적회로를 도시해 놓은 회로도.
제2도는 제1도에 도시된 종래 반도체 집적회로의 동작을 도시해 놓은 전압파형도.
제3도는 본 발명의 제1실시예에 관한 반도체 집적회로를 도시해 놓은 회로도.
제4도는 제3도에 도시된 반도체 집적회로의 동작을 도시해 놓은 전압파형도.
제5도는 본 발명의 제1실시예에 관한 반도체 집적회로를 도시해 놓은 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력버퍼회로 2 : 출력버퍼회로
3 : 반도체칩 4,5,10,11 : 본딩패드
6 : 인버터회로 7 : 출력버퍼회로의 제어회로
20 : 다이패드부 21∼23 : 내부리이드
31∼34 : 본딩배선 40 : 패키지의 아웃라인
100 : 접지레벨 200,300,400 : 배선
T1,T7: 부하구동형 N채널 MOS트랜지스터 T2: P챈널 MOS트랜지스터
T3∼T5: N챈널 MOS트랜지스터 LEX: 인덕턴스
[적용분야 및 배경기술]
본 발명은 데이터독출에 수반되는 커다란 노이즈 또는 전압변동을 발생시키는 고속반도체 메모리에서 사용되는 반도체 집적회로에 관한 것으로, 특히 입력버퍼회로상의 출력회로에 관계되는 노이즈의 영향을 제거하도록 상기 입력버퍼회로 및 출력회로를 개량시킨 반도체 집적회로에 관한 것이다.
일반적으로 반도체칩내에 형성되는 집적회로는 본딩와이어에 의해 패키지 내에 마련되어진 내부리이드로 전기적으로 접속시키게 되는데, 이 본딩와이어는 어떤 레지스턴스라든지 인덕턴스를 갖고 있기 때문에, 이 레지스턴스로 인해 전압강하가 생긴다든지 동작전류에 대응하는 인덕턴스로 인해 역기전력이 발생되게 되었다.
제1도는 메모리장치에서 쓰여지는 입력버퍼회로와 출력회로로 이루어진 종래 반도체 집적회로를 도시해놓은 회로도로써, 이 반도체 집적회로는 입력버퍼회로(1)와 출력버퍼회로(2)로 구성되어져 있다. 그리고, 입력버퍼회로(1)는 CMOS슈미트 트리거형으로서 N챈널 MOS트랜지스터(T3∼T5)와 P챈널 MOS트랜지스터(T2)로 이루어지는데, 그중 P챈널 및 N챈널 MOS트랜지스터(T2,T3,T5)의 게이트전극이 레지스턴스(RS)를 매개로 반도체칩(3)상에 형성된 본딩패드(5)에 접속되고, 상기 P챈널 MOS트랜지스터(T2)의 소오스전극으로 전원전압(VDD)이 공급됨과 더불어 N챈널 MOS트랜지스터(T5)의 소오스전극으로 기준전압(VSS)이 공급되도록 배선(200)을 통해 반도체칩(3)상에 형성된 본딩패드(4)에 접속된다. 또 CMOS슈미트트리거회로의 출력, 즉 P챈널 MOS트랜지스터(T2)의 드레인전극과 N챈널 MOS트랜지스터(T3)의 드레인전극사이의 접속점이 N챈널 MOS트랜지스터(T4)의 게이트전극이 접속되면서 인버터회로(6)의 입력단에 접속된다. 그때 인버터회로(6)의 출력신호(Ain)는 예컨대 어드레스신호라든지 클록신호로 쓰여지면서 입력신호(A)에 대해 동일위상이라든지 동일논리레벨인 것이다. 따라서, 상기 본딩패드(5)와 입력버퍼회로(1)사이에 레지스턴스(RS)와 기생용량(CS)이 존재하게 된다.
도면중 부호 I/O와
Figure kpo00001
는 반도체칩(3)상에 형성되는 데이터버스로서 도시되어 있지 않은 메모리회로에 접속되면서 출력버퍼회로(2)의 제어회로(7)에 접속되고, 부호 T1과 T7은 부하구동형 N챈널 MOS트랜지스터로서 각각의 게이트전극에 제어회로(7)의 출력이 공급되도록 접속된다. 상기 부하구동형 N챈널 MOS트랜지스터(T1)(T7)사이의 접속점인 출력이 출력접속점(N3)을 거쳐 부하캐패시터(CL)에 접속되고, 이 부하캐패시터(CL)에 접속된 접지레벨(100)은 반도체 집적회로의 외부에 위치하게 된다. 그리고, 상기 본딩패드(4)가 인덕턴스(l)와 레지스턴스(r)를 갖춘 본딩배선에 의해 패키지상의 리이드핀(N4)에 접속되고, 참조부호 LEX는 인덕턴스로서 상기 리이드핀(N4)과 접지레벨(100)사이의 외부배선에 존재하게 된다.
이와 같은 반도체 집적회로에서 데이터 ″0″을 독츨하기 위해서는 부하캐패시터(CL)에 충전된 전하를 차례로 부하구동형 N챈널 MOS트랜지스터(T1)와 배선(200), 본딩배선(N4), 레지스턴스(r) 및 인덕턴스(l)(LEX)를 거쳐 접지레벨(100)로 급속히 방전시키게 된다. 따라서, 이 방전은 노이즈라든지 급속한 전압변동을 일으키게 된다. 즉 데이터 ″0″이 독출되도록 부하구동형 N챈널 MOS트랜지스터(T1)의 게이트전극의 전위레벨이 하이상태로 되면 이 부하구동형 N챈널 MOS트랜지스터(T1)가 턴온상태로 되는데, 이러한 상태에서 방전전류(Iout)가 접지레벨(100)로 흐르게 되어 레지스턴스(r)에서의 전압강하와 dIout/dt의 적(積) 및 접지레벨(100)에 대한 인덕턴스(l+LE-X)로 인해 본딩패드(4)에서 레벨전위가 증가하게 되는 원인이 된다.
한편 참조부호 A는 반도체칩(3)의 외부로부터 공급되는 신호로서 출력임피던스가 낮은 도시되어 있지 않은 입력신호 공급회로로부터 공급되기 때문에 노이즈라든지 기준전압(VSS)의 영향을 거의 받지 않게 된다. 그러나 N챈널 MOS트랜지스터(T5)의 게이트·소오스전압(VGS)이 소오스전극에 나타나는 기준전압(VSS)의 변동으로 인해 변동하게 된다.
제2도는 제1도에 도시된 종래 반도체 집적회로의 동작을 도시해 놓은 전압파형도로써, 참조부호 VSS는 N챈널 MOS트랜지스터(T5)의 소오스전극에 나타난 기준전압이고, 참조부호 N2, N3, Ain는 부하구동형 N챈널 MOS트랜지스터(T1)의 게이트전극의 동작신호와 출력접속점(N3)의 동작신호 및 인버터회로(6)의 출력신호를 나타낸다. 여기서 기준전압(VSS)의 올라가는 부분으로 인해 비교적 입력신호(A)의 전위가 떨어지게 되므로 MOS트랜지스터의 게이트·소오스전압(VGS)이 입력버퍼회로(1)의 로우논리레벨(VIL; 입력버퍼회로(1)의 P챈널 MOS트랜지스터(T2)가 통전되는 원인의 레벨)보다 더 떨어지게 된다.
그때 MOS트랜지스터의 게이트·소오스전압(VGS)이 로우논리레벨(VIL)보다 더 떨어지게 되면, 출력신호(Ain)의 레벨이 로우레벨로 되어 제2도에 도시된 그래프와 같이 바라지 않는 변동(11′)이 생기게 된다. 이와 같은 변동(11′)은 때때로 메모리장치의 오동작을 일으킬 염려가 있기 때문에, 이 변동(11′)을 제거하기 위해 입력버퍼회로(1)의 하이논리레벨(VIH; 입력버퍼회로(1)의 N챈널 MOS트랜지스터(T3)(T5)가 통전되는 원인의 레벨)을 충분히 높게 설정할 필요가 있게 된다. 따라서, 하이논리레벨(VIH)을 높게 셋팅함으로서 상기 하이논리레벨(VI-H)의 마진이 낮아지게 된다.
[발명의 목적]
이에 본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 상기 입력논리레벨인 VIH및 VIL의 마진저하를 방지할 수 있고. 또 독출동작동안 노이즈라든지 전압변동으로 인한 메모리장치의 오동작을 방지할 수 있도록 된 반도체 집적회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명 반도체 집적회로는, 입력접속점을 갖추면서 입력신호를 수신하기 위한 입력회로수단과, 출력신호를 출력시키기 위한 출력회로수단, 상기 출력회로수단의 출력신호에 응답해서 변동되는 제1기준전압을 수신하기 위한 입력회로수단의 제1단자수단, 상기 출력회로수단의 출력신호에 응답해서 변동되는 제2기준전압을 수신하기 위한 출력회로수단의 제2단자수단 및, 상기 입력회로수단의 입력접속점과 제1단자수단사이의 전압변동을 보상시키기 위해 상기 입력회로수단의 접속점에 제2기준전압을 접속시키기 위한 접속수단을 갖추어서 반도체칩 상에 형성되는 반도체 집적회로인 것을 그 특징으로 한다.
[실시예]
이하 본 발명의 제1실시예를 예시도면을 참조해서 상세히 설명한다.
제3도는 본 발명의 제1실시예에 관한 반도체 집적회로를 도시해 놓은 회로도로서, 본 실시예는 제1도에 도시된 반도체 집적회로와 대응시킨 경우의 일례이므로 대응부분에 동일부호를 붙인다. 먼저 본 실시예에서의 입력회로수단(1)은 입력접속점(N5)을 갖추면서 본딩패드(5)에서 입력신호를 수신하기 위한 것으로, 제3도에 도시된 입력회로수단이 입력버퍼회로(1)인데, 이 입력버퍼회로(1)는 P챈널 MOS트랜지스터(T2)와 N챈널 MOS트랜지스터(T3∼T5)로 이루어지는 CMOS슈미트 트리거회로와 인버터회로(6)로 구성되어져 있다. 또 이와 더불어 입력버퍼회로(1)는 수KΩ의 저항(R)이 구성되면서 상기 입력접속점(N5)과 반도체칩(3)상에 형성된 본딩패드(5)사이에 존재하는 레지스턴스(RS)와 기생용량(CS)이 구성되게 된다.
이어 본 실시예에서의 출력회로수단(2)은 출력접속점(N3)에서 출력신호를 출력시키기 위한 것으로, 제3도에 도시된 출력회로수단이 출력버퍼회로(2)인데, 이 출력버퍼회로(2)는 제어회로(7)와 N챈널 MOS트랜지스터(T1)(T7)로 구성되어져 있다. 그러나 상기 N챈널 MOS트랜지스터(T1)(T7)의 게이트전극은 상기 제어회로(7)에 접속되는 한편 이 드레인전극이 공통으로 접속되어 출력접속점(N3)에 접속되게 되고, 기 N챈널 MOS트랜지스터(T7)의 소오스전극으로 전원전압(VDD)이 공급되게 된다.
이어 본 실시예에서의 제1단자수단(4)(32)은 상기 출력회로수단(2)의 출력신호에 응답해서 변동되는 제1기준전압(VSS)을 수신하기 위한 것으로, 즉 제3도에 도시된 제1단자수단은 반도체칩(3)상에 형성된 제1본딩패드(4) 및 본딩배선(32)에 존재하는 레지스턴스(r)와 인덕턴스(l)로 구성되어져 있다. 그리고, 상기 본딩배선(32)은 도시되지 않은 패키지상의 내부리이드핀(N4)과 제1본딩패드(4)사이에 접속되고, 상기 N챈널 MOS트랜지스터(T5)의 소오스전극은 배선(400)을 거쳐 상기 제1본딩패드(4)에 접속되게 된다.
또 본 실시예에서의 제2단자수단(11)(31)은 상기 출력회로수단(2)의 출력신호에 응답해서 변동되는 제2기준전압(V′SS)을 수신하기 위한 것으로, 즉 제3도에 도시된 제2단자수단은 반도체칩(3)상에 형성된 제2본딩패드(11) 및 본딩배선(31)에 존재하는 레지스턴스(r′)와 인덕턴스(l′)로 구성되어져 있다. 그리고, 본딩배선(31)은 패키지상의 내부리이드핀(N4)과 제2본딩패드(11)사이에 접속되고, 상기 부하구동형 N챈널 MOS트랜지스터(T1)의 소오스전극이 배선(300)을 거쳐 상기 제2본딩패드(11)에 접속되게 된다. 또 본 실시예에서의 접속수단(C)은 입력회로수단(1)의 입력접속점(N5)에 제2기준전압(V′SS)을 연결시키기 위한 것으로, 즉 제3도에 도시된 접속수단이 캐패시터(C)로 이루어진 것이다.
이와 같은 반도체 집적회로에서 방전전류(Iout)가 레지스턴스(r′)와 인덕턴스(l′,LEX)를 거쳐 접지레벨(100)로 흐르게 되고, 그로부터 본딩배선(32)을 통해 방전전류(Iout)가 흐르지 않게 된다. 따라서, 제2본딩패드(11)에서의 제2기준전압(V′SS)이 제1본딩패드(4)에서의 제1기준전압(VSS)보다도(r′, Iout+l′, dIout/dt)만큼 고전위로 된다. 한편, 독립적으로 제1 및 제2단자수단(4,32)(11,31)을 형성시킴으로 출력버퍼회로(2)의 출력신호에 응답해서 각각의 다른 량으로 변동되는 제1 및 제2기준전압(VSS)(V′SS)이 마련되어진다. 그리고, 방전전류(Iout)로 인한 제2기준전압(V′SS)의 변화가 캐패시터(C)를 거쳐 입력접속점(N5)으로 전송되게 된다. 여기서 저항(R)과 캐패시터(C)의 시정수(C.R)가 노이즈폭보다 더 크게 설정되면서 MOS트랜지스터(T2)(T3)(T5)의 MOS캐패시턴스로 접속캐패시턴스(C)의 비율이 충분히 크게 설정된다면, 입력신호(A)가 VIH레벨로 입력될 때 N챈널 MOS트랜지스터(T5)의 게이트·소오스전압(VGS)이 다음과 같이 표시된다.
Figure kpo00002
앞에서 설명한 바와 같이 제2기준전압(V′SS)이 제1기준전압(VSS)보다 높아진다면 N챈널 MOS트랜지스터(T5)의 게이트·소오스전압(VGS)이 VIH레벨보다 더 높아지게 되고, 그에 따라 입력신호(A)의 레벨이 VIH레벨보다 높게 유지된다면 하이논리레벨(VIH)의 마진이 더 증가하게 된다. 즉, 입력접속점(N5)으로 제1기준전압(VSS)보다 더 변동되는 제2기준전압(V′SS)이 공급됨으로서 입력신호(A)의 레벨이 유지되어 하이논리레벨(VIH)의 마진이 더 증가하게 된다. 더욱이 시정수(C.R)가 잡음폭보다 더 크게 설정된다면 잡음이 지속되는 동안 MOS트랜지스터(T5)의 게이트·소오스전압(VGS)이 VIH레벨보다 더 높게 유지되고, 그에 따라 출력신호(Ain)에서 바라지 않는 변동을 방지할 수 있게 된다.
제4도는 제3도에 도시된 반도체 집적회로의 동작을 도시해 놓은 것으로, 참조부호 VSS와 V′SS는 N챈널 MOS트랜지스터(T1)(T2)의 소오스전극에서 나타나는 기준신호라든지 기준전압이고, 참조부호 N3내지 N5는 N챈널 MOS트랜지스터(T1)의 게이트전극으로의 신호와 출력접속점(N3)으로의 신호 및 입력버퍼회로(1)의 입력접속점(N5)으로의 신호등을 나타낸다. 제4도에 도시된 바와 같이 캐패시터(C)에 의해 제2기준전압(V′SS)으로 입력접속점(N5)의 접속때문에 입력접속점(N5)에서의 전위가 제2기준전압(V′SS)의 증가하는 부분에 인해 증가하게 된다. 또 제1기준전압(VSS)도 외부인덕턴스(LEX)에 인해 증가하게 된다. 그러나, 제2기준전압(V′SS)의 전위가 증가한 다음 제1기준전압(VSS)의 감소가 증가의 반작용과 같은 원인으로 된다. 따라서, 입력접속점(N5)이 캐패시터(C)에 의해 제2기준전압(V′SS)에 접속됨으로 입력접속점(N5)의 전위레벨이 제2기준전압(V′SS)에 따라 낮아지게 되어서, 입력접속점(N5)과 제1기준전압(VSS)사이의 전압변동이 보상될 뿐만 아니라 로우논리레벨(VIL)이 메모리장치의 오동작을 방지할 수 있도록 유지됨으로서 로우논리레벨(VIL)의 마진감소를 방지할 수 있게 된다.
제3도에 도시된 반도체 집적회로는 제5도에 도시된 바와 같이 배치되어 있는바, 제5도는 제3도에 도시된 반도체 집적회로가 형성되어 반도체장치의 단면도인데, 참조부호 3은 반도체칩으로서 입력버퍼회로(1)와 출력버퍼회로(2)로 형성되어 있는 한편, 다른 소자부분인 예컨대 메모리부와 제어회로는 도면에서 생략되어 있고. 부호 4, 5, 10, 11은 반도체칩(3)에 형성된 본딩패드를 나타낸다.
그리고, 반도체칩(3)이 리이드프레임의 다이패드부(20)상에 설치되게 된다. 부호 21 내지 23은 상기 본딩배선(31~34)과 더불어 해당 본딩패드에 전기적으로 접속되는 내부리이드인데, 이들 소자는 도시되지 않는 예컨대 플라스틱과 같은 재료로 덮어져 있다. 또 부호 40은 패키지의 아웃라인을 나타낸다. 여기서 상기 내부리이드(21)가 리이드핀(N4)에 해당되고, 내부리이드(23)가 제3도에 도시된 출력접속점(N3)에 해당되게 된다.
또 제1 및 제2본딩패드(4)(11)가 본딩배선(31)(32)에 의해 내부리이드(21)에 접속되고, 상기 본딩배선(31)(32)에 레지스턴스와 인덕턴스가 제3도에 도시된 바와 같이 r′, l′과 r, l로 표시되며, 내부리이드(23)와 출력본딩패드(10)사이에 접속된 본딩배선(34)은 어떤 레지스턴스와 인덕턴스를 갖게 된다. 그러나, 이 본딩배선(34)의 레지스턴스와 인덕턴스의 효과에 대해서는 본 발명과 관계가 없으므로 제3도에서는 생략되어 있다. 따라서 리이드핀의 총수는 제1 및 제2본딩패드(4)(11)가 보통 내부리이드핀(21)에 접속되어 있는 것처럼 변환되지 않으므로 마치 독립적으로 제1 및 제2본딩패드(4)(11)가 형성되게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 슈미트 트리거형 입력버퍼회로를 이용했지만, 이에 한정되지 않고 CMOS인버터회로라든지 N챈널 MOS인버터회로를 입력버퍼회로로서 사용할 수도 있게 된다.
[발명의 효과]
상기한 바와 같이 접지전위 공급경로를 출력버퍼의 부하구동 트랜지스터전용으로 분기될 뿐만 아니라 분기된 접지경로를 핀입력 신호경로와 용량 결합되면서 용량 결합되어진 핀입력의 접속점과 본딩패드사이에 고저항을 부가시킨 본 발명은, ″0″데이터출력시 입력논리레벨인 VIH레벨을 충분히 유지시킬 수 있어 입력버퍼회로로부터 발생된 핀입력과 동일논리의 신호변동을 제거할 수 있게 된다. 즉 접지전위 공급경로를 분기하고 있으므로 입력버퍼회로의 접지전위보다도 커다란 오버슈우트를 갖는 다른 접지전위를 만들 수 있어, 이를 핀입력 신호경로와 용량 결합되어 보다 많은 입력논리레벨인 VIH의 여유를 유지시킬 수 있다. 또 언더슈우트에 대해서도 마찬가지로 개선되게 되고, 또 단구개의 접속전위공급용 핀으로부터 분기시킬 수 있어 핀수의 증가가 없게 된다.

Claims (10)

  1. 입력접속점(N5)을 갖추면서 입력신호를 수신하기 위한 입력회로수단(1)과, 출력신호를 출력시키기 위한 출력회로수단(2), 상기 출력회로수단(2)의 출력신호에 응답해서 변동되는 제1기준전압(VSS)을 수신하기 위한 입력회로수단(1)의 제1단자수단(4,32), 상기 출력회로수단(2)의 출력신호에 응답해서 변동되는 제2기준전압(V′SS)을 수신하기 위한 출력회로수단(2)의 제2단자수단(11,31) 및, 상기 입력회로수단(1)의 입력접속점(N5)과 제1단자수단(4,32)사이의 전압변동을 보상시키기 위해 상기 입력회로수단(1)의 접속점에 제2기준전압(V′SS)을 접속시키기 위한 접속수단(C)을 갖추어서 반도체칩 상에 형성되도록 된 반도체 집적회로.
  2. 제1항에 있어서, 상기 접속수단이 캐패시터(C)로 이루어진 것을 특징으로 하는 반도체 집적회로.
  3. 제2항에 있어서, 입력신호를 수신하기 위한 입력단자수단(5)과, 이 입력단자수단(5)에 입력회로수단(1)의 입력접속점(N5)을 접속시키기 위한 저항수단(R)이 이루어지도록 된 것을 특징으로 하는 반도체 집적회로.
  4. 제1항에 있어서, 상기 입력회로수단이 슈미트 트리거회로(T2∼T5)로 이루어지도록 된 것을 특징으로 하는 반토체 집적회로.
  5. 제4항에 있어서, 출력회로수단이 제2단자수단(11,31)에 접속된 소오스전극을 갖는 MOS트랜지스터(T1)로 이루어진 것을 특징으로 하는 반도체 집적회로.
  6. 제1항에 있어서, 제1단자수단이 반도체칩 상에 형성된 제1본딩패드(4)로 이루어지고, 제2단자수단이 반도체칩 상에 형성된 제1본딩패드(11)로 이루어진 것을 특징으로 하는 반도체 집적회로.
  7. 출력신호에 응답해서 변동되는 제1기준전압(VSS)을 수신하기 위한 제1패드수단(4,32)과, 출력신호에 응답해서 변동되는 제2기준전압(V′SS)을 수신하기 위한 제2패드수단(11,31), 입력접속점을 갖추면서 제1기준전압(VSS)이 공급되도록 된 입력회로수단(1), 제2기준전압(V′SS)이 공급되도록 된 출력회로수단(2) 및, 입력접속점과 제1패드수단(4,32)사이의 전압변동을 보상시키기 위해 입력접속점에 제2기준전압(V′SS)이 접속치는 접속수단(C)을 갖추어서 부하캐패시터(CL)로 출력신호를 출력시키도록 된 반도체 집적회로.
  8. 제7항에 있어서, 상기 입력회로수단(1)이, 전원전압이 공급되는 소오스전극과 드레인전극을 갖춘 제1도전형 제1MOS트랜지스터(T2)와, 상기 제1패드수단(4,32)에 접속되는 소오스전극과 상기 제1MOS트랜지스터(T2)의 드레인전극에 접속되는 드레인전극을 갖춘 제2도전형 제2MOS트랜지스터(T5)로 이루어지도록 된 반도체 집적회로.
  9. 제8항에 있어서, 출력회로수단(2)이 제2패드수단(11,31)에 접속되는 소오스전극과 부하캐패시터(CL)에 접속되는 드레인전극을 갖춘 제2도전형 제3MOS트랜지스터(T1)로 이루어지도록 된 반도체 집적회로.
  10. 제9항에 있어서, 입력신호를 수신하기 위한 제3패드수단(5)과, 이 제3패드수단(5)으로 입력회로수단(1)의 입력접속점(N5)을 접속하기 위한 저항수단(R)이 이루어지도록 된 것을 특징으로 하는 반도체 집적회로.
KR1019880013878A 1987-10-28 1988-10-24 반도체 집적회로 KR910010188B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP272111 1987-10-28
JP62-272111 1987-10-28
JP62272111A JPH01113993A (ja) 1987-10-28 1987-10-28 半導体集積回路

Publications (2)

Publication Number Publication Date
KR890007424A KR890007424A (ko) 1989-06-19
KR910010188B1 true KR910010188B1 (ko) 1991-12-20

Family

ID=17509236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013878A KR910010188B1 (ko) 1987-10-28 1988-10-24 반도체 집적회로

Country Status (5)

Country Link
US (1) US4864164A (ko)
EP (1) EP0316082B1 (ko)
JP (1) JPH01113993A (ko)
KR (1) KR910010188B1 (ko)
DE (1) DE3883160T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992677A (en) * 1988-03-23 1991-02-12 Hitachi, Ltd. High speed MOSFET output buffer with low noise
US5049763A (en) * 1989-03-22 1991-09-17 National Semiconductor Corporation Anti-noise circuits
US4963766A (en) * 1989-06-28 1990-10-16 Digital Equipment Corporation Low-voltage CMOS output buffer
US4982120A (en) * 1989-07-03 1991-01-01 Dell Corporate Services Corporation Power supply decoupling mechanism for integrated circuits
US5089721A (en) * 1990-04-20 1992-02-18 National Semiconductor Corp. Ground bounce isolation and high speed output circuit
JP2897195B2 (ja) * 1990-07-13 1999-05-31 沖電気工業株式会社 半導体集積回路のノイズ吸収回路
US5142167A (en) * 1991-05-01 1992-08-25 International Business Machines Corporation Encoding for simultaneous switching output noise reduction
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
US5177376A (en) * 1992-01-10 1993-01-05 Motorola, Inc. Zero temperature coefficient comparator circuit with hysteresis
JP2684976B2 (ja) * 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
US5574633A (en) * 1994-02-23 1996-11-12 At&T Global Information Solubions Company Multi-phase charge sharing method and apparatus
JPH11339480A (ja) * 1998-05-28 1999-12-10 Mitsubishi Electric Corp 半導体記憶装置
US6587323B1 (en) * 1999-12-22 2003-07-01 Intel Corporation Dual pseudo reference voltage generation for receivers
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1023659A1 (ru) * 1982-01-04 1983-06-15 Предприятие П/Я Ю-9733 Динамический инвертор
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4613771A (en) * 1984-04-18 1986-09-23 Burroughs Corporation Integrated circuit having three power bases and proportioned parasitic resistive and capacitive coupling to reduce output noise
US4609834A (en) * 1984-12-24 1986-09-02 Burroughs Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
EP0194939B1 (en) * 1985-03-14 1992-02-05 Fujitsu Limited Semiconductor memory device
JPS62159917A (ja) * 1986-01-08 1987-07-15 Toshiba Corp 集積回路におけるインバ−タ回路
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
JPS62214714A (ja) * 1986-03-15 1987-09-21 Fujitsu Ltd ノイズ対策回路を備えたｌｓｉ装置
NL8601558A (nl) * 1986-06-17 1988-01-18 Philips Nv Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom.
US4740717A (en) * 1986-11-25 1988-04-26 North American Philips Corporation, Signetics Division Switching device with dynamic hysteresis
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
US4782252A (en) * 1987-12-08 1988-11-01 Advanced Micro Devices, Inc. Output current control circuit for reducing ground bounce noise

Also Published As

Publication number Publication date
US4864164A (en) 1989-09-05
KR890007424A (ko) 1989-06-19
JPH01113993A (ja) 1989-05-02
JPH0468717B2 (ko) 1992-11-04
EP0316082A2 (en) 1989-05-17
DE3883160T2 (de) 1994-01-13
DE3883160D1 (de) 1993-09-16
EP0316082B1 (en) 1993-08-11
EP0316082A3 (en) 1991-03-27

Similar Documents

Publication Publication Date Title
KR910010188B1 (ko) 반도체 집적회로
KR940001251B1 (ko) 전압 제어회로
KR970000156B1 (ko) 버퍼 회로
US5757226A (en) Reference voltage generating circuit having step-down circuit outputting a voltage equal to a reference voltage
US6624672B2 (en) Output buffer with constant switching current
KR910003598B1 (ko) 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로
KR960011964B1 (ko) 출력버퍼장치
US7304506B2 (en) Differential output circuit and semiconductor device having the same
US4810969A (en) High speed logic circuit having feedback to prevent current in the output stage
JP3580823B2 (ja) 改良されたデータ出力バッファ
JPH0563555A (ja) マルチモード入力回路
US6140834A (en) Semiconductor integrated circuit
US4958086A (en) Low di/dt output buffer with improved speed
US6100744A (en) Integrated circuit devices having improved internal voltage generators which reduce timing skew in buffer circuits therein
US4572972A (en) CMOS Logic circuits with all pull-up transistors integrated in separate chip from all pull-down transistors
US5031148A (en) MOS semiconductor memory device
KR100221799B1 (ko) 모드설정회로와 모드설정장치
US5117392A (en) Non-volatile semiconductor memory device
KR100224051B1 (ko) 반도체 집적회로
EP0431624A2 (en) Output circuit having large current driving capability without producing undesirable voltage fluctuations
US5021685A (en) Input buffer circuit having a resistor for reducing through-current and a capacitor for preventing delay
JPH0311127B2 (ko)
JPS5924464B2 (ja) 電子式表示装置
JP2845340B2 (ja) 半導体集積回路用入力バッファ回路
KR0134487Y1 (ko) 반도체 집적 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee