SU1023659A1 - Динамический инвертор - Google Patents

Abstract

ДИНАМИЧЕС1а1Й ИНВЕРТОР, содержащий информациоиный транзистор, сток которого подключен к выходной шине, затвор - к входной шине, а исток - к общей шине, запоминающий конденсатор, подключенный между выходной шиной и общей шиной,и раздел тельный конденсатор, один вывод ко-, торого подключен к шине тактовые: сигналов, отличающийс  тем, что, с целью повышени  надежности функционировани , в него введены два транзистора, один из которых включен в резистивном включении между вторьо выводсж разделительного конденсатора и выходной шиной, а второй включен между затвором тран зистора в резистивном включении и общей шиной, при этом затвор второго транзистора подключен к входной шине. (Л С

Description

Ю

п

СО

о ел

:о

С- L

4

ЯЕ«/ Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  построени  узлов и блоков ЭВМ. Известен динамический элемент, содержащий последовательно включенн транзистор св зи и информационный транзистор между выходной шиной и общей шиной, запоминающий конденсатор , включенный между выходной шиной и общей шиной, и дополнительный конденсатор, включенный между затвором и истоком транзистора св зи , при этом затвор информационного транзистора подключен к входной шине , а затвор транзистора св зи в шине тактовых сигналов 1 . Недостатком известного устройств  вл етс  то, что вследствие наличи  дифференцирующей цепи шина тактовых сигналов - дополнительный конденсатор - информационный транзи тор, на выходе устройства по вл ютс выбросы напр жени , что снижает надежность работы устройства. Известен динамический инвертор, содержаший информационный транзис7 тор, сток которого подключен к :внходной шине, затвор - к входной шине , а исток - к общей шине, запоминающей конденсатор, подключенный между выходной шиной и общей шиной и разделительный конденсатор, один вывод которого .подключен к шине тактовых сигналов, а второй - к выходной шине Гз . Недостатком этого устройства  вл етс  то, что вследствие наличи  дифференцирунвдей цепиг шина тактои сигналов 5- дополнительный конденратор - информационньтй транзистор / на выходе устройства по вл ютс  выб росы напр жени , что снижает надежность устройства. Известен динамический инвертор, содержащий информационный транзисто сток которого подключен к.выходной шине, затвор - к входной шине, а исток - к общей шине, запоминающей конденсатор, подключенный между выходной шиной и общей шиной, и разделительный конденсатор, один вывод которого подключен к шине так товых сигналов, а второй - к выходной шине 2 . Недостатком этого устройства  вл етс  также наличие выбросов напр жени , которые поступают Hci выход устройства в виде помехи, ког да на вход поступает напр жение ЛО Е-ической единицы, что снижает HSIдежность работы устройства. Кроме того, информаци  на вьа :оде инвертора существует только во врем  действи  тактовых импульсов. Цель изобретени  - повышение надежности работы динамического иинер . тора. Постаэленна  цель достигаетс  геМ; что в динамический инвертор, содержащий информационный транзистор г сток которого подключен к выходной шине, затвор к входной шине , а исток - к общей шине, запоминающий конденсатор J, подключенный между выходной шиной и общей шиной, и разделительный конденсатор, один вывод которого подключен к ишне тактовых сигналов, введены два транзистора , один из которых включен э резистивном включении между выводом раздел тельного конденсатора и выходной шиной, с вгорой включав между затвором транзистора в резистивном включении и общей шиной, при этом затвор второго транзистора под™ ключей к входной ил-ше. На фиГс 1 представлена электричес5са  принципиальна  -схема динамического инвертора на фиг. 2 и 3, логические эле1«юнты 2И-НЕ и , реализованные на основе динамического инвертора, В предлагаемом динамическом инверторе сток информационного транзистора 1 подключен к  ыходной шине 2, затЕорновходной шине 3, а исток к общей шине 4 Запоминающий конден сатор 5 подключен между шинами 2 и 4„ Разделительный конденсатор 6 и транзистор в резистивном включении 7 последовательно включена между шиной тактовых сигналов 6 и выходной шиной 2. Сток второго дополнительного транзистора 9 подключен к затвору транзистора 7, затвор - по вход- ной шине 3, а исток - к общей шине 4. Устройство работает следующим образом. При поступлении на входную шину 3 напр жени  логического нул  транзисторы 1 и 9 закрыты. Во врем  действи  тактового сигнала (шина 8 конденсатор 5 зар жаетс  до напр женин , определ емого змкостнга делителем из конденсаторов 5 и б При поступлени  на входную агину 3 напр жени  логической единицы открываютс  транзисторы 1 и 9. Транзистор 7 закрыт;, так как на его затворе нулевой потенциал при открытом транзисторе 9. Кондансатор 5 зар жа етс  через открытзый транзкс-гор 1 и на йызсодной шине 2 формируетс  состо ние логического  ул  Так как транзистор 7 закрыт, тактошлй си:гнал не проходит на :дыход устройства. Поэтому при поступлении напр жени  логической на шину 3 на выходе устройства отсутствуют- выбросы напр жени „ снижающие надежность работы инвертора. Дп  формировани  на выходе устройства уровн  напр жени  логичес- ,

кой единицы емкость конденсатора б должна превышать в 4-5 раз емкость кондвнсатсч а 5.

Таким образом, надежность работы устройства повышаетс  вследствие отсутстви  илбросов напр жени  ка выходе.

Информаци  на запоминающем конденсаторе сутествует как во врем  действи  тактовых импульсов, так и в промежутке между ними.

В динамическом инверторе используетс  только источник тактовых сигналов.

8мг.

Claims (1)

1. ДИНАМИЧЕСКИЙ ИНВЕРТОР, содержащий информационный транзистор, сток которого подключен к выходной шине, затвор - к входной шине, а исток - к общей шине, запоминающий конденсатор, подключенный между выходной шиной и общей шиной,и разделительный конденсатор, один вывод ко-, торого подключен к шине тактовых сигналов, отличающийся тем, что, с целью повышения надежности функционирования, в него введены два транзистора, один из которых включен в резистивном включении между вторьа* выводе»* разделительного конденсатора и выходной шиной, а второй включен между затвором тран-v зистора в резистивном включении и общей шиной, при этом затвор второго транзистора подключен к входной шине.

   SU .,,.1023659

   I