KR850004882A - 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치 - Google Patents

정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치 Download PDF

Info

Publication number
KR850004882A
KR850004882A KR1019840002421A KR840002421A KR850004882A KR 850004882 A KR850004882 A KR 850004882A KR 1019840002421 A KR1019840002421 A KR 1019840002421A KR 840002421 A KR840002421 A KR 840002421A KR 850004882 A KR850004882 A KR 850004882A
Authority
KR
South Korea
Prior art keywords
circuit
clock signal
inv
inverter
dynamic
Prior art date
Application number
KR1019840002421A
Other languages
English (en)
Inventor
하즈오 미야하라
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850004882A publication Critical patent/KR850004882A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음

Description

정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 반도체 장치의 일실시예의 개통회로도.
제6도는 제5도의 지연회로도.
제7도는 제5도의 다이나믹회로의 최종단위 회로도.

Claims (6)

  1. 외부신호(S)를 수힌하여 클록신호(ø)를 발생시키기 위한 클록신호 발생회로(1)과, 상기 클록신호발생회로(1)에 연결되어 상기 클록신호(ø)에 의해 시동하는 복수단의 다이나믹회로(2)와, 상기 클록신호(ø)를 지연시키고 지연된 클록신호(ød)를 발생시키도록 상기 클록신호 발생회로(1)과 상기 지연된 클록신호(ød)에 의해 시동되는 상기 복수단의 다이나믹회로(2)의 한단에 연결되는 스택틱형 지연회로(5)와, 상기 외부신호(S)에 의해 제어되는 스태틱형 스택틱회로(3)과, 그리고 상기 복수단의 다이나믹회로(2)의 동작에 의해 정합된 상기 스태틱회로(3)의 동작에 반응하여 신호(OUT)를 발생시키도록 상기 복수단의 다이나믹회로(2)와상기 스태틱회로(3)에 연결되는 출력회로(4)를 포함하는 정합된 타이밍의 다이나믹회로와 스태틱회로를 갖는 반도체장치.
  2. 제1항에서, 상기 지연회로(5)는 상기 복수단의 다이나믹회로(2)의 최종단(2-n)에 연결되는 반도체 장치.
  3. 제1항에서, 상기 지연회로(5)는 상기 클록신호 발생회로(1)에 연결되는 제1인버어터(INV1)과, 상기 클록신호 발생회로(1)과 상기 제1인버어터(INV2)에 연결되는 부하수단(Q54)를 갖는 제2인버어터(INV2)와, 상기 클록신호(ø)의 전위가 제1레벨에 있을때 상기 제2인버어터(INV2)에 의해 충전되고, 상기 클록신호(ø)의 전위가 제2레벨에 있을 때 상기 부하수단(Q54)를 통하여 상기 제2인버어터(INV2)에 의해 방전되도록 상기 제2인버어터(INV2)에 연결되는 캐패시터(C3)와, 그리고 상기 지연클록신호(ød)를 발생시키도록 상기 캐패시터(C3)에 연결되는 제3인버어터 (INV3)를 포함하는 반도체장치.
  4. 내부어드레스신호(A0-A7)과 그의 반전내부어드레스신호을 발생시키도록 외부어드레스신호(A0-A7)을 수신하기 위한 다수의 어드레스 버퍼들(100)과, 클록신호(ø)를 발생시키도록 상기 내부어드레스신호의 전위에서 전이를 검출하기 위해 상기 어드레스버퍼들(100)에 연결되는 어드레스전이검출회로(101)과, 상기 어드레스 전이회로(101)에 연결되어 상기 클록신호(ø)에 의해 시동되는 복수단의 다이나믹회로(102)와, 상기 클록신호(ø)를 지연시켜 지연된 클록신호(ød)를 발생시키도록 그리고 상기 복수단의 다이나믹회로(2)가 상기 지연된 클록신호(ød)에 의해 시동되도록 상기 어드레스 전이회로(101)과 상기 복수단의 다이나믹회로(102)중 하나에 연결되는 지연회로(105)와, 상기 내부어드레스신호들를 부호화하기 위해 상기 어드레스버퍼들(100)에 연결되는 다수의 어드레스 디코오더들(103)과, 그리고 상기 복수단의 다이나믹회로(102)의 동작에 의해 정합된 상기 어드레스 디코오더들(103)의 동작에 반응하여 출력신호를 발생시키기 위해 상기 복수단의 다이나믹회로(102)와 상기 어드레스 디코어더들(103)에 연결되는 구동회로들(104)를 포함하는 정합된 타이밍의 다이나믹회로와 스태틱회로를 갖는 반도체장치.
  5. 제4항에서, 상기 지연회로는 상기 복수단의 다이나믹회로(102)의 최종단에 연결되는 반도체장치.
  6. 제4항에서, 상기 지연회로는 상기 어드레스전이 검출회로(101)에 연결된 제1인버어터(INV1)과, 상기 어드레스전이 검출회로(101)과 상기 제1인버어터(INV1)에 연결되는 부하수단(Q54)를 갖는 제2인버어터(INV2)와, 상기 클록신호(ø)의 전위가 제1레벨에 있을 때 상기 제2인버어터(INV2)에 의해 충전되고 상기 클록신호(ø)의 전위가 제2레벨에 있을 때 상기 부하수단(Q54)를 통하여 상기 제2인버어터(INV2)에 의해 방전되도록 상기 제2인버어터(INV2)에 연결되는 캐패시터(C3)와, 그리고 상기지연된 클록신호(ød)를 발생시키기 위하여 상기 캐패시터(C3)에 연결되는 제3인버어터(INV3)를 포함하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840002421A 1983-11-29 1984-11-27 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치 KR850004882A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58223105A JP2518810B2 (ja) 1983-11-29 1983-11-29 半導体集積回路装置
JP58-223105 1983-11-29

Publications (1)

Publication Number Publication Date
KR850004882A true KR850004882A (ko) 1985-07-27

Family

ID=16792901

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019840002421A KR850004882A (ko) 1983-11-29 1984-11-27 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치
KR1019840007421A KR890004652B1 (ko) 1983-11-29 1984-11-27 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019840007421A KR890004652B1 (ko) 1983-11-29 1984-11-27 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치

Country Status (4)

Country Link
US (1) US4672372A (ko)
EP (1) EP0145582A3 (ko)
JP (1) JP2518810B2 (ko)
KR (2) KR850004882A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355797A (ja) * 1986-08-27 1988-03-10 Fujitsu Ltd メモリ
JPS63155494A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 擬似スタテイツクメモリ装置
FR2630246A1 (fr) * 1988-04-15 1989-10-20 Seiko Epson Corp Memoire a semi-conducteurs
US5228003A (en) * 1988-04-15 1993-07-13 Seiko Epson Corporation Semiconductor memory
US5305268A (en) * 1990-12-13 1994-04-19 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with column equilibrate on change of data during a write cycle
US5297090A (en) * 1990-12-13 1994-03-22 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with column decoded bit line equilibrate
DE4221062C2 (de) * 1992-06-26 1996-06-27 Kodak Ag Datenübertragungseinrichtung
KR100709886B1 (ko) * 2001-06-11 2007-04-20 매그나칩 반도체 유한회사 적응 딜레이 회로를 적용한 다이나믹 시모스 회로
JP4321266B2 (ja) * 2003-10-16 2009-08-26 ソニー株式会社 インバータ回路および表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319078A (en) * 1964-03-30 1967-05-09 Sylvania Electric Prod Pulse burst generator employing plural locked pair tunnel diode networks and delay means
US4044312A (en) * 1976-11-26 1977-08-23 Stromberg-Carlson Corporation Comparison circuit for removing possibly false signals from a digital bit stream
US4330750A (en) * 1979-03-13 1982-05-18 International Computers Limited Variable delay circuits
JPS5652427A (en) * 1979-10-02 1981-05-11 Nec Corp Synchronous logical unit
DE3144513C1 (de) * 1981-11-09 1983-05-05 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt

Also Published As

Publication number Publication date
EP0145582A2 (en) 1985-06-19
US4672372A (en) 1987-06-09
JPS60116224A (ja) 1985-06-22
JP2518810B2 (ja) 1996-07-31
KR890004652B1 (ko) 1989-11-21
EP0145582A3 (en) 1987-08-05

Similar Documents

Publication Publication Date Title
KR920000072A (ko) 반도체 집적회로
KR940010463A (ko) 저(low)전압 전력 공급원상에서 동작하는 전하 펌프
KR880005746A (ko) 반도체집적회로
KR950030161A (ko) 반도체 기억장치
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR880003327A (ko) 신호 천이 검출회로
KR850004882A (ko) 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR940003179A (ko) 데이터 아웃 버퍼 회로
KR890004496A (ko) 반도체 집적회로
KR970076814A (ko) 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로
KR850008567A (ko) 반도체 집적회로
JPH0123003B2 (ko)
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR910017758A (ko) 반도체 회로 장치
KR940012823A (ko) 클록신호 생성회로
KR890004495A (ko) 리셋트신호 발생회로
KR920008758A (ko) 파워-온 리세트회로
KR970003228A (ko) 전위 펌핑회로
KR850007149A (ko) 어드레스천이 검지회로
JPH0315265A (ja) 半導体昇圧回路
KR960025760A (ko) 챠지 펌프회로
KR910014787A (ko) 컴퓨터 리셋트 회로
KR920001842A (ko) 파워 온 리세트회로

Legal Events

Date Code Title Description
WITB Written withdrawal of application