KR940003179A - 데이터 아웃 버퍼 회로 - Google Patents

데이터 아웃 버퍼 회로 Download PDF

Info

Publication number
KR940003179A
KR940003179A KR1019930010521A KR930010521A KR940003179A KR 940003179 A KR940003179 A KR 940003179A KR 1019930010521 A KR1019930010521 A KR 1019930010521A KR 930010521 A KR930010521 A KR 930010521A KR 940003179 A KR940003179 A KR 940003179A
Authority
KR
South Korea
Prior art keywords
potential
mos transistor
node
output
nmos
Prior art date
Application number
KR1019930010521A
Other languages
English (en)
Other versions
KR0163447B1 (ko
Inventor
노리히꼬 사따니
시즈오 조
Original Assignee
진구지준
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진구지준, 오끼덴끼고오교 가부시끼가이샤 filed Critical 진구지준
Publication of KR940003179A publication Critical patent/KR940003179A/ko
Application granted granted Critical
Publication of KR0163447B1 publication Critical patent/KR0163447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/58—Boot-strap generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

리세트기간이 짧아도, 출력단의 MOS 트랜지스터의 게이트 전위를 충분히 부스트할 수 있도록 하고, 동작 속도의 고속화를 도모한다.
최초의 출력 기간 경과후, 리세트기간이 되면, 입력신호 DOHN이 "H"가 되기 때문에, NMOS(62)를 통해서 노오드 Ng가 이 NMOS의 역치 전압 VT의 1단 하락한 VCC-VT가 된다. 그 후, MOS(44)가 온 하고, 노오드 Nd가 "L"에서 "H"가 되면, NMOS(61)의 게이트 용량이 되고, 노오드 Ng의 전위가 부트스트랩된다. 이에 따라, NMOS(61)는 NMOS(64)보다 큰 상호 전달 콘닥턴스를 갖게 되기 때문에, 노오드 Ne가 노오드 Nd의 상승에 따라 소정의 전위에 달한다. 따라서 NMOS(49)의 게이트 용량에 의한 노오드 Ne의 부트스트랩 전위가 높아지고, 노오드 Nb의 상승도 빨라져서 용량(51)에 의한 노오드 Nb의 부트스트랩 전위도 높아진다.

Description

데이터 아웃 버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 나타내는 데이터 아웃 버퍼 회로의 회로도이다.

Claims (1)

  1. 입력신호에 의거하여 전원 전위 이상의 레벨의 전위를 출력 노우드에서 출력하는 부트스트랩 회로와, 상기 출력 노우드의 전위에 의하여 게이트 제어되는 출력 단의 MOS 트랜지스터를 구비하고, 상기 부트스트랩 회로는, 상기 입력 신호의 반전 신호를 지연시키는 지연 수단과, 소오스 드레인이 상기 출력 노오드 및 반전 신호에 각각 접속된 출력용의 제1의 MOS 트랜지스터와, 게이트가 상기 전원 전위에, 소오스·드레인이 상기 지연 수단의 출력 및 제1의 MOS 트랜지스터의 게이트에 각각 접속된 전송용의 제2의 MOS 트랜지스터와, 상기 출력 노오드에 접속된 부트스트랩 용량과, 상기 지연 수단의 출력 및 출력 노오드의 전위에 의거하여 상기 부트스트랩 용량을 충방전하는 충방전 수단를, 갖는 데이터 아웃 버퍼 회로에 있어서, 상기 제2의 MOS 트랜지스터에 병렬 접속된 제3의 MOS 트랜지스터와, 게이트가 상기 전원 전위에 소우스·드레인이 상기 입력 신호 및 제3의 MOS 트랜지스터의 게이트에 각각 접속된 제4의 MOS 트랜지스터를, 설치한 것을 특징으로 하는 데이터 아웃 버퍼 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010521A 1992-07-22 1993-06-10 데이터 아웃 버퍼회로 KR0163447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4194335A JP3071312B2 (ja) 1992-07-22 1992-07-22 データアウトバッファ回路
JP92-194335 1992-07-22

Publications (2)

Publication Number Publication Date
KR940003179A true KR940003179A (ko) 1994-02-21
KR0163447B1 KR0163447B1 (ko) 1999-03-20

Family

ID=16322882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010521A KR0163447B1 (ko) 1992-07-22 1993-06-10 데이터 아웃 버퍼회로

Country Status (3)

Country Link
US (1) US5369320A (ko)
JP (1) JP3071312B2 (ko)
KR (1) KR0163447B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013861B1 (ko) * 1994-02-16 1996-10-10 현대전자산업 주식회사 고속 데이타 전송을 위한 부트스트랩 회로
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US5574390A (en) * 1995-06-23 1996-11-12 Micron Technology, Inc. Method and apparatus for enhanced booting and DC conditions
US5783948A (en) * 1995-06-23 1998-07-21 Micron Technology, Inc. Method and apparatus for enhanced booting and DC conditions
US5959933A (en) 1996-01-25 1999-09-28 Micron Technology, Inc. System for improved memory cell access
US5729165A (en) * 1996-04-04 1998-03-17 National Science Council 1.5v full-swing bootstrapped CMOS large capacitive-load driver circuit suitable for low-voltage deep-submicron CMOS VLSI
US6097220A (en) * 1997-06-11 2000-08-01 Intel Corporation Method and circuit for recycling charge
US5939928A (en) * 1997-08-19 1999-08-17 Advanced Micro Devices, Inc. Fast high voltage NMOS pass gate for integrated circuit with high voltage generator
JP3980431B2 (ja) 2002-07-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 バッファ回路とバッファツリー及び半導体装置
CN101283506B (zh) * 2005-10-07 2011-07-27 Nxp股份有限公司 单阈值和单传导类型放大器/缓冲器
KR100873620B1 (ko) * 2007-05-11 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 드라이버
JP6268426B2 (ja) * 2013-08-30 2018-01-31 富士通株式会社 半導体集積回路の設計方法及びプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648715A (en) * 1979-09-28 1981-05-02 Nec Corp Delay signal generating circuit
JPS5711537A (en) * 1980-06-25 1982-01-21 Nec Corp Logical circuit
JPS5763935A (en) * 1980-10-03 1982-04-17 Mitsubishi Electric Corp Bootstrap circuit
JPS59161921A (ja) * 1983-03-07 1984-09-12 Oki Electric Ind Co Ltd 非同期型ブ−ト・ストラツプ・バツフア回路装置
JPS60201591A (ja) * 1984-03-26 1985-10-12 Hitachi Ltd 半導体集積回路装置
JPS615618A (ja) * 1984-06-20 1986-01-11 Toshiba Corp 半導体集積回路
US4638182A (en) * 1984-07-11 1987-01-20 Texas Instruments Incorporated High-level CMOS driver circuit

Also Published As

Publication number Publication date
JPH0645911A (ja) 1994-02-18
JP3071312B2 (ja) 2000-07-31
US5369320A (en) 1994-11-29
KR0163447B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4185321A (en) Semiconductor memory with pulse controlled column load circuit
JPS6437797A (en) Eprom device
KR940003179A (ko) 데이터 아웃 버퍼 회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
US4894559A (en) Buffer circuit operable with reduced power consumption
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
US4633102A (en) High speed address transition detector circuit for dynamic read/write memory
US4464581A (en) Trigger pulse generator
KR950035091A (ko) 반도체집적회로
EP0619652A2 (en) Data output circuit
KR850004882A (ko) 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치
KR880012006A (ko) Rc 시정수를 이용한 가변 클럭 지연회로
KR960035646A (ko) 반도체 메모리 디바이스용 논리 회로
JP2690624B2 (ja) バッファ回路
KR960006376B1 (ko) 어드레스 천이 검출회로
JP2680592B2 (ja) パワーオンリセット回路
KR940000252Y1 (ko) 씨모스 낸드게이트
KR0125867Y1 (ko) 디램의 부트스트랩회로
KR900009086B1 (ko) 전원공급 안정화 리세트회로
KR920001841A (ko) 파워 온 리셋트 회로
SU1120405A1 (ru) Усилитель считывани
JPH04330698A (ja) 出力バツフア回路
SU1026315A1 (ru) Логический элемент на МДП-транзисторах
KR0152352B1 (ko) 논리 레벨 천이기
KR920019097A (ko) 시스템 초기리세트회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010829

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee