KR890004496A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR890004496A
KR890004496A KR1019880010739A KR880010739A KR890004496A KR 890004496 A KR890004496 A KR 890004496A KR 1019880010739 A KR1019880010739 A KR 1019880010739A KR 880010739 A KR880010739 A KR 880010739A KR 890004496 A KR890004496 A KR 890004496A
Authority
KR
South Korea
Prior art keywords
clock
circuit
integrated circuit
semiconductor integrated
phi
Prior art date
Application number
KR1019880010739A
Other languages
English (en)
Other versions
KR910006510B1 (ko
Inventor
고지 마츠키
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890004496A publication Critical patent/KR890004496A/ko
Application granted granted Critical
Publication of KR910006510B1 publication Critical patent/KR910006510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 CMOS형 LSI에서 2상 클록생성회로와 다이나믹회로 및 클록정지검출회로등을 발췌하여 나타낸 회로도.
제2도 및 제3도는 각각 제1도에 도시된 회로의 일부 변형례를 나타낸 회로도.

Claims (5)

  1. 2상클록신호(φ*, φ)에 의해 동작이 제어되는 CMOS다이나믹회로(40)를 갖춘 반도체집적회로에 있어서, 상기2상클록신호(φ*, φ)의 신호원인 클록신호(ф)가 온/오프를 되풀이하고 있는가 아닌가를 판별하여 그 클록신호(φ)가 정지상태로 된 경우를 검출해 내는 클럭정지회로(3,4)(3',4')와, 클럭정지검출회로(3,4)(3',4')의 검출출력(a1,a2)을 받아들여 상기 2상클록신호(φ*, φ)를 동일한 논리레벨로 설정/제어하는 클록레벨제어회로를 구비하여 구성된 것을 특징으로 하는 반도체집적회로.
  2. 제1항에 있어서, 상기 2상클록신호(φ*, φ)를 생성해내기 위한 클록버퍼(2)내에 상기 클록레벨제어회로용 게이트회로(7,9)가 설치된 것을 특징으로 하는 반도체집적회로.
  3. 제1항에 있어서, 상기 클록정지검출회로(3,4),(3',4')는 상기 클록신호(φ*, φ)가 입력되는 인버터회로와 이 인버터회로의 출력단과 소정전위간에 접속된 캐패시터(C1,C2)를 갖추어 구성된 것을 특징으로 하는 반도체집적회로.
  4. 제1항에 있어서, CMOS다이나믹회로(40)의 출력단과 소정전위단간에 상기 클록정지검출회로(3,4),(3',4')에 의해 그 온상태가 제어되는 MOS트랜지스터(6)가 설치된 것을 특징으로 하는 반도체집적회로.
  5. 제1항에 있어서, 상기신호원으로 사용되는 클록신호(φ)가 집적회로칩의 회부로부터 공급되는 것을 특징으로 하는 반도체집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880010739A 1987-08-28 1988-08-24 반도체집적회로 KR910006510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62214318A JP2583521B2 (ja) 1987-08-28 1987-08-28 半導体集積回路
JP62-214318 1987-08-28

Publications (2)

Publication Number Publication Date
KR890004496A true KR890004496A (ko) 1989-04-22
KR910006510B1 KR910006510B1 (ko) 1991-08-27

Family

ID=16653769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010739A KR910006510B1 (ko) 1987-08-28 1988-08-24 반도체집적회로

Country Status (3)

Country Link
US (1) US5120988A (ko)
JP (1) JP2583521B2 (ko)
KR (1) KR910006510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025249B1 (ko) * 2002-03-19 2011-03-29 가부시기가이샤 히다치초엘에스아이시스템즈 반도체 장치 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69229819T2 (de) * 1991-06-18 2000-01-27 Nokia Mobile Phones Ltd Einstellung der Taktfrequenz einer elektrischen Schaltung
JPH0528789A (ja) * 1991-07-25 1993-02-05 Sharp Corp 論理回路
JPH1091271A (ja) * 1996-09-11 1998-04-10 Mitsubishi Electric Corp 内部クロック発生装置
US5949261A (en) 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
KR100554112B1 (ko) 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
US6630852B2 (en) * 1997-06-17 2003-10-07 Seiko Epson Corporation Power-generation detection circuit for use in an electronic device and power-generation detection method and power consumption control method for use in connection therewith
US6288589B1 (en) * 1997-11-20 2001-09-11 Intrinsity, Inc. Method and apparatus for generating clock signals
US6745357B2 (en) 1998-10-27 2004-06-01 Intrinsity, Inc. Dynamic logic scan gate method and apparatus
US6768362B1 (en) 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
JP3968499B2 (ja) * 2001-10-17 2007-08-29 ソニー株式会社 表示装置
JP2005198240A (ja) * 2003-12-09 2005-07-21 Mitsubishi Electric Corp 半導体回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737673A (en) * 1970-04-27 1973-06-05 Tokyo Shibaura Electric Co Logic circuit using complementary type insulated gate field effect transistors
US3720841A (en) * 1970-12-29 1973-03-13 Tokyo Shibaura Electric Co Logical circuit arrangement
US4034301A (en) * 1974-12-23 1977-07-05 Casio Computer Co., Ltd. Memory device with shift register usable as dynamic or static shift register
US3971920A (en) * 1975-05-05 1976-07-27 The Bendix Corporation Digital time-off-event encoding system
US4341950A (en) * 1980-01-24 1982-07-27 Ncr Corporation Method and circuitry for synchronizing the read and update functions of a timer/counter circuit
JPS5721798A (en) * 1980-07-11 1982-02-04 Tokyo Shibaura Electric Co Flying object
US4472821A (en) * 1982-05-03 1984-09-18 General Electric Company Dynamic shift register utilizing CMOS dual gate transistors
JPS60229530A (ja) * 1984-04-27 1985-11-14 Mitsubishi Electric Corp クロツク停止保護回路
JPS62203420A (ja) * 1986-03-03 1987-09-08 Fanuc Ltd カウンタ回路
JPS641200A (en) * 1987-06-23 1989-01-05 Toshiba Corp Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025249B1 (ko) * 2002-03-19 2011-03-29 가부시기가이샤 히다치초엘에스아이시스템즈 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
US5120988A (en) 1992-06-09
JP2583521B2 (ja) 1997-02-19
KR910006510B1 (ko) 1991-08-27
JPS6457822A (en) 1989-03-06

Similar Documents

Publication Publication Date Title
US4379974A (en) Delay stage for a clock generator
KR920000072A (ko) 반도체 집적회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR910017773A (ko) 버퍼 회로
KR890013862A (ko) 전압레벨 변환회로
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
US5459421A (en) Dynamic-static master slave flip-flop circuit
KR890004496A (ko) 반도체 집적회로
KR870009386A (ko) 반도체 감지증폭기
KR900002552A (ko) 출력회로
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR860004380A (ko) 반도체 메모리 장치
KR850008567A (ko) 반도체 집적회로
KR900005457A (ko) 반도체 메모리
KR850006902A (ko) 전압레벨 검출회로
KR890015406A (ko) 반도체 집적회로
KR890015285A (ko) 반도체집적회로의 오동작방지회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR890004495A (ko) 리셋트신호 발생회로
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR930014570A (ko) 출력버퍼회로
KR890007286A (ko) 제어신호 출력회로
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee