DE3883160T2 - Eingangs-/Ausgangs-Puffer für eine integrierte Schaltung. - Google Patents

Eingangs-/Ausgangs-Puffer für eine integrierte Schaltung.

Info

Publication number
DE3883160T2
DE3883160T2 DE88309939T DE3883160T DE3883160T2 DE 3883160 T2 DE3883160 T2 DE 3883160T2 DE 88309939 T DE88309939 T DE 88309939T DE 3883160 T DE3883160 T DE 3883160T DE 3883160 T2 DE3883160 T2 DE 3883160T2
Authority
DE
Germany
Prior art keywords
input
integrated circuit
circuit
reference voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88309939T
Other languages
English (en)
Other versions
DE3883160D1 (de
Inventor
Shigeo C O Patent Divi Ohshima
Makoto C O Patent Divis Segawa
Youichi C O Patent Divi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3883160D1 publication Critical patent/DE3883160D1/de
Application granted granted Critical
Publication of DE3883160T2 publication Critical patent/DE3883160T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine integrierte Schaltung für einen Hochgeschwindigkeits-Halbleiterspeicher, bei dem während des Lesevorgangs Rauschen oder eine Spannungsschwankung auftritt. Insbesondere betrifft diese Erfindung eine Verbesserung einer Eingangspufferschaltung und einer Ausgangsschaltung einer integrierten Schaltung, wodurch der Einfluß des mit der Ausgangsschaltung verbundenen Rauschens auf die Eingangspufferschaltung beseitigt wird.
  • Im allgemeinen wird eine integrierte Schaltung in einem Halbleiterchip gebildet, und mit inneren Anschlüssen, die in einem Gehäuse vorgesehen sind, durch Verbindungsdrähte elektrisch verbunden. Diese Verbindungsdrähte haben einen gewissen Widerstand und eine gewisse Induktivität. Als Reaktion auf einen Arbeitsstrom erfolgt infolge des Widerstands ein Spannungsabfall, und wird infolge der Induktivität eine gegenelektromotorische Kraft erzeugt.
  • Die FIGUR 1 ist ein Schaltbild einer herkömmlichen integrierten Schaltung, die eine Eingangspufferschaltung und eine Ausgangsschaltung, wie sie bei einem Speicher-Bauelement verwendet werden, umfaßt. Der Halbleiter-IC-Chip 3 weist eine Eingangspufferschaltung 1 und eine Ausgangspufferschaltung 2 auf.
  • Die Eingangspufferschaltung 1 ist eine CMOS-Schmitt-Trigger- Schaltung, und umfaßt die N-leitenden MOS-Transistoren T3, T4 und T5, und einen P-leitenden MOS-Transistor T2. Die Gate-Elektroden der Transistoren T3, T4 (sic)[T2, T3) und T5 sind mit einer auf dem Chip vorgesehenen Anschlußfläche 5 verbunden. Die Source-Elektrode des Transistors T2 wird mit einer Stromquellen-Spannung VDD versorgt, und die Source-Elektrode des Transistors T5 ist über eine Verbindung 200, die mit einer Bezugsspannung Vss versorgt wird, mit einer auf dem Chip gebildeten Anschlußfläche 4 verbunden. Ein Ausgang der CMOS-Schmitt-Trigger-Schaltung, nämlich ein Verbindungspunkt der Drain-Elektroden der Transistoren T2 und T3, ist mit dem Eingang einer Inverterschaltung 6 verbunden. Ein Ausgang Ain der Inverterschaltung 6 wird beispielsweise als ein Adreßsignal oder ein Taktsignal verwendet, und hat die gleiche Phase und das gleiche Niveau wie das Eingangssignal A. Zwischen der Anschlußfläche 5 und der Eingangspufferschaltung 1 liegen ein Widerstand RS und eine parasitäre Kapazität CS.
  • Die Bezeichnungen 1/0 und / repräsentieren in dem Chip gebildete Datenbusse, die mit einer Speicherschaltung (nicht wiedergegeben) verbunden sind, und außerdem mit einer Steuerschaltung 7 der Ausgangspufferschaltung 2 verbunden sind. T1 und T7 sind Treibertransistoren, wobei die Gate- Elektrode von jedem dieser Transistoren mit einen Ausgang der Steuerschaltung 7 verbunden ist. Ein Ausgang, nämlich ein Verbindungspunkt der Treibertransistoren T7 und T1, ist über einen Ausgangs-Knotenpunkt N3 mit einem Lastkondensator CL verbunden. Ein Erdpotential 100 ist außerhalb der integrierten Schaltung gelegen. Die Anschlußfläche 4 ist mittels eines Verbindungsdrahts, der eine Indultivität l und einen Widerstand r aufweist, mit einem Anschlußstift N4 des Gehäuses verbunden. LEX gibt eine Induktivität wieder, die in einer externen Verdrahtung zwischen dem Anschlußstift N4 und dem Erdniveau 100 vorhanden ist.
  • Bei dieser Schaltung wird beim Auslesen des Datenwertes "0" die in dem Lastkondensator CL gespeicherte Ladung über den Treibertransistor T1, die Verbindung 200, den Widerstand r, die Induktivität l, und die Induktivität LEX rasch nach der Erde entladen. Diese Entladung verursacht ein Rauschen oder eine rasche Spannungsschwankung. Um den Datenwert "0" auszulesen, geht nämlich das Potentialniveau der Gate-Elektrode des Treibertransistors T1 in den hohen Zustand über, wodurch der Transistor T1 eingeschaltet wird. Dann fließt ein Entladestrom Iout nach der Erde und bewirkt eine Erhöhung des Potentialniveaus der Anschlußfläche 4 gegenüber dem Erdniveau infolge des Spannungsabfalls an dem Widerstand r und dem Produkt aus dIout/dt und der Induktivität (l + LEX).
  • Das Signal A ist ein Eingangssignal von außerhalb des Chips, das von einer Eingangssignalschaltung (nicht wiedergegeben) mit niedriger Ausgangsimpedanz geliefert wird. Dieses Signal A wird also, wenn überhaupt, nur geringfügig von dem Rauschen oder der Schwankung der Bezugsspannung Vss beeinflußt. Daher schwankt die Gate-Source-Spannung VGS des Transistors T5 infolge der Schwankung der Bezugsspannung Vss, die an der Source-Elektrode des Transistors T5 auftritt.
  • Der Zusammenhang zwischen den Arbeitssignalen ist in der FIGUR 2 veranschaulicht. In der FIGUR 2 repräsentiert Vss eine Bezugsspannung, die an der Source-Elektrode des Transistors T5 auftritt. N2, N3 und Ain repräsentieren Arbeitssignale an der Gate-Elektrode des Transistors T1, an dem Knotenpunkt N3, bzw. an dem Ausgang des Inverters 6. Infolge des Anstiegs der Bezugsspannung Vss sinkt das Potential des Eingangssignals A entsprechend ab. Die Gate-Source-Spannung VGS kann also stärker absinken als das untere logische Niveau VIL (das Niveau, das bewirkt, daß der Transistor T2 der Eingangspufferschaltung leitend ist) der Eingangspufferschaltung. Wenn die Gate-Source-Spannung VGS niedriger wird als das niedrige logische Niveau VIL, wird das Niveau des Signals Ain ein niedriges Niveau, und dann tritt eine unerwünschte Schwankung 11 auf. Diese Schwankung verursacht manchmal einen Fehler beim Betrieb des Speicher-Bauelements. Um die Schwankung zu beseitigen, ist es erforderlich, das hohe logische Niveau VIH (das Niveau, das bewirkt, daß die Transistoren T3 und T5 leitend sind) hoch genug einzustellen. Wenn das VIH hoch eingestellt wird, wird jedoch der Spielraum für das VIH vermindert.
  • Ein Ziel der vorliegenden Erfindung ist daher, einen fehlerhaften Betrieb des Speicher-Bauelements infolge des Rauschens oder der Spannungsschwankung während des Lesevorgangs zu verhindern. Ein weiteres Ziel der vorliegenden Erfindung ist, die Verminderung des Spielraums für das VIH und das VIL zu verhindern.
  • Um die obigen Ziele zu erreichen, wird gemäß der vorliegenden Erfindung eine auf einem Halbleiterchip gebildete integrierte Schaltung vorgeschlagen, die aufweist: ein Eingangsschaltungs-Mittel, um ein Eingangssignal zu empfangen, mit einem Eingangs-Knotenpunkt; ein Ausgangsschaltungs-Mittel, um eine Ausgangssignal auszusenden; ein erstes Klemmenmittel der Eingangsschaltung, um eine erste Bezugsspannung zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt; ein zweites Klemmenmittel dieses Ausgangsschaltungs-Mittels, um eine zweite Bezugsspannung zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt, wobei der Spitzenwert der zweiten Bezugsspannung größer als der Spitzenwert der ersten Bezugsspannung ist; und ein Kopplungsmittel, um die zweite Bezugsspannung mit dem Eingangs-Knotenpunkt des Eingangsschaltungs-Mittels zu koppeln, mit dem Ziel, eine Spannungsschwankung zwischen dem Eingangs-Knotenpunkt des Eingangsschaltüngs-Mittels und dem ersten Klemmenmittel zu kompensieren.
  • Im Folgenden wird eine Ausführungsform der Erfindung als Beispiel beschrieben, wobei auf die beigefügten Zeichnungen Bezug genommen wird.
  • In den verschiedenen Figuren der Zeichnungen sind gleiche oder entsprechende Teile mit den gleichen Bezeichnungen versehen. Die Figuren geben Folgendes wieder:
  • Die FIGUR 1 ist ein Schaltbild einer herkömmlichen integrierten Schaltung.
  • Die FIGUR 2 ist ein Diagramm, in dem die Arbeitssignale der herkömmlichen integrierten Schaltung der FIGUR 1 wiedergegeben sind.
  • Die FIGUR 3 ist ein Schaltbild der bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Die FIGUR 4 ist ein Diagramm, in dem die Arbeitssignale der bevorzugten Ausführungsform der vorliegenden Erfindung wiedergegeben sind.
  • Die FIGUR 5 ist ein schematischer Grundriß eines Halbleiter- Bauelements, in dem eine integrierte Schaltung einer Ausführungsform der vorliegenden Erfindung gebildet ist.
  • Nachstehend wird auf die FIGUR 3 Bezug genommen, in der ein Schaltbild einer Ausführungsform der vorliegenden Erfindung wiedergegeben ist. In diesem Schaltbild sind Teile, die den Teilen in der FIGUR 1 entsprechen, mit den gleichen Kennziffern und Bezeichnungen versehen.
  • Gemäß der vorliegenden Erfindung ist ein Eingangsschaltungs-Mittel 1 vorgesehen, um an der Anschlußfläche 5 ein Eingangssignal zu empfangen, mit einem Eingangs-Knotenpunkt N5. Bei der bevorzugten Ausführungsform der FIGUR 3 ist das Eingangsschaltungs-Mittel eine Eingangspufferschaltung 1. Die Eingangspufferschaltung 1 weist eine CMOS-Schmitt-Trigger-Schaltung auf, die einen P-leitenden MOS-Transistor T2, und N-leitende MOS- Transistoren T3, T4 und T5, sowie eine Inverterschaltung 6 umfaßt. Die Eingangspufferschaltung 5 (sic)[1] umfaßt weiterhin einen Widerstand R von einigen kOhm, sowie einen Widerstand RS und eine parasitäre Kapazität CS, die zwischen dem Eingangs-Knotenpunkt N5 und der auf einem Halbleiterchip gebildeten Anschlußfläche 5 vorhanden sind.
  • Gemäß der vorliegenden Erfindung ist ein Ausgangsschaltungs-Mittel 2 vorgesehen, um ein Ausgangssignal an einem Knotenpunkt N3 auszusenden. Bei der bevorzugten Ausführungsform der FIGUR 3 ist das Ausgangsschaltungs- Mittel eine Ausgangspufferschaltung 2. Die Ausgangspufferschaltung 2 umfaßt eine Steuerschaltung 7, sowie die N-leitenden MOS-Transistoren T1 und T7. Die Gate-Elektroden der Transistoren T1 und T7 sind mit der Steuerschaltung 7 verbunden, und die Drain-Elektroden dieser Transistoren sind mit dem Knotenpunkt N3 verbunden. Die Source-Elektrode des Transistors T7 wird mit einer Stromquellen-Spannung VDD versorgt.
  • Gemäß der vorliegenden Erfindung ist ein erstes Klemmenmittel 4 und 32 vorgesehen, um eine erste Bezugsspannung Vss zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt. Bei der bevorzugten Ausführungsform der FIGUR 3 umfaßt das erste Klemmenmittel eine auf einem Halbleiterchip gebildete erste Anschlußfläche 4, sowie einen Widerstand r und eine Induktivität l, die ein Verbindungsdraht 32 aufweist. Der Verbindungsdraht 32 verbindet die Anschlußfläche 4 mit einem inneren Anschlußstift N4 eines Gehäuses (nicht wiedergegeben). Die Source-Elektrode des Transistors T5 ist mit der Anschlußfläche 4 verbunden.
  • Gemäß der vorliegenden Erfindung ist ein zweites Klemmenmittel 11 und 31 vorgesehen, um eine zweite Bezugsspannung Vss' zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt. Bei der bevorzugten Ausführungsform der FIGUR 3 umfaßt das zweite Klemmenmittel eine auf dem Halbleiterchip gebildete, zweite Anschlußfläche 11, sowie einen Widerstand r' und eine Induktivität l', die ein Verbindungsdraht 31 aufweist. Der Verbindungsdraht 31 verbindet die Anschlußfläche 11 mit dem inneren Anschlußstift N4 des Gehäuses. Die Source-Elektrode des Transistors T1 ist mit der Anschlußfläche 11 verbunden.
  • Gemäß der vorliegenden Erfindung ist außerdem ein Kopplungsmittel C vorgesehen, um die zweite Bezugsspannung Vss' mit den Eingangs-Knotenpunkt N5 des Eingangsschaltungs-Mittels zu koppeln. Bei der bevorzugten Ausführungsform der FIGUR 3 umfaßt das Kopplungsmittel einen Kondensator C.
  • Bei dieser Schaltung fließt der Entladestrom Iout über den Widerstand r' und die Induktivität l', sowie die Induktivität LEX nach dem Erdniveau 100. Der Entladestrom Iout fließt jedoch nicht über den Verbindungsdraht 32. Die zweite Bezugsspannung Vss' an der Anschlußfläche 11 wird daher größer als die erste Bezugsspannung Vss an der Anschlußfläche 4, und zwar um (r' Iout + l'.dIout/dt). Mit anderen Worten, es ist möglich, eine erste und eine zweite Bezugsspannung vorzugeben, die entsprechend dem Ausgangssignal verschieden stark schwanken, wobei sie das erste und das zweite Klemmenmittel unabhängig voneinander bilden. Die Anderung der zweiten Bezugsspannung Vss' infolge des Ausgangsstrom Iout wird durch den Kondensator C nach dem Eingangs-Knotenpunkt N5 übertragen. Wenn die Zeitkonstante CSR des Widerstands R und des Kondensators C größer als die Rauschbreite eingestellt wird, und wenn das Verhältnis der Kopplungskapazität C und der MOS-Kapazitäten der Transistoren T2, T3 und T5 groß genug eingestellt wird, wird die Gate-Source-Spannung VGS des Transistors T5 wie folgt ausgedrückt, wenn das Eingangssignal A bei dem Niveau VIH eingegeben wird:
  • VGS = VIH + Vss' - Vss ... (1)
  • Wie oben erklärt wurde, ist Vss' größer als Vss, und VGS wird größer als VIH. Das Niveau des Eingangssignals A wird also auf einem höheren Niveau als VIH gehalten, und der Spielraum für VIH wird eher erhöht.
  • Wenn die zweite Bezugsspannung Vss' die stärker als die erste Bezugsspannung Vss schwankt, auf den Eingangs-Knotenpunkt N5 gegeben wird, wird nämlich das Niveau des Eingangssignals A aufrechterhalten, und der Spielraum für VIH eher vergrößert. Wenn die Zeitkonstante C R größer als die Rauschbreite eingestellt wird, wird außerdem VGS während der Dauer des Rauschens auf einem höheren Niveau als VIH gehalten. Die unerwünschte Schwankung des Signals Ain wird also verhindert.
  • Die Arbeitssignale der integrierten Schaltung der FIGUR 3 sind in der FIGUR 4 wiedergegeben. In der FIGUR 4 repräsentieren Vss und Vss' Signale oder Bezugsspannungen, die an den Source-Elektroden der Transistoren T1 (sic)[T5] und T2 (sic)[T1] auftreten. N3 (sic)[N2], N4 (sic)[N3) und N5 repräsentieren Signale an der Gate-Elektrode des Transistors T1, an dem Ausgangs-Knotenpunkt N3, bzw. an dem Eingangs-Knotenpunkt N5 der Eingangspufferschaltung 1. Wie in der FIGUR 4 gezeigt ist, wird das Potential an dem Eingangs-Knotenpunkt N5 infolge des Anstiegs der Bezugsspannung Vss' angehoben, weil der Eingangs-Knotenpunkt N5 über den Kondensator C mit der Bezugsspannung Vss' gekoppelt ist. Die Bezugsspannung Vss wird infolge der externen Induktivität LEX ebenfalls angehoben. Nach dem Anstieg des Potentials Vss' erfolgt ein Abfall von Vss als Reaktion auf den Anstieg. Der Eingangs-Knotenpunkt N5 ist jedoch über den Kondensator C mit der Bezugsspannung Vss' gekoppelt, und das Potentialniveau des Knotenpunkts N5 wird ebenfalls entsprechend der Bezugsspannung Vss' abgesenkt. Die Spannungsschwankung zwischen dem Eingangs-Knotenpunkt N5 und der ersten Bezugsspannung Vss wird also kompensiert, und das untere logische Niveau VIL wird auch aufrechterhalten, um einen fehlerhaften Betrieb des Speicher-Bauelements zu verhindern. Daher wird der Abfall des Spielraums für VIL verhindert.
  • Die integrierte Schaltung der FIGUR 3 ist so aufgebaut, wie dies in der FIGUR 5 gezeigt ist. Die FIGUR 5 ist ein schematischer Grundriß eines Halbleiter-Bauelements, in dem die integrierte Schaltung der FIGUR 3 gebildet ist. In der FIGUR 5 bezeichnet die Kennziffer 3 einen Halbleiterchip, in dem eine Eingangspufferschaltung 1 und eine Ausgangspufferschaltung 2 gebildet sind. Andere Teile, wie beispielsweise ein Speicherabschnitt und eine Steuerschaltung sind nicht wiedergegeben. Die Kennziffern 4, 5, 10, 11 bezeichnen auf dem Halbleiterchip gebildete Anschlußflächen.
  • Der Halbleiterchip 3 ist auf einer Montagefläche 20 eines Anschlußrahmens angebracht. Die Kennziffern 21, 22 und 23 bezeichnen innere Anschlüsse, die mittels Verbindungsdrähten 31, 32, 33 und 34 mit der entsprechenden Anschlußfläche verbunden sind. Diese Bauteile sind beispielsweise in Plastikmaterial (nicht wiedergegeben) eingebettet. Die Kennziffer 40 bezeichnet den Umriß des Plastikgehäuses. Der innere Anschluß 21 entspricht dem Anschlußstift N4, und der innere Anschluß 23 entspricht dem Ausgangs-Knotenpunkt N3 der FIGUR 3.
  • Die Anschlußflächen 4 und 11 sind über Verbindungsdrähte 31 und 32 mit dem inneren Anschluß 21 verbunden. Der Widerstand und die Induktivität der Verbindungsdrähte 31 und 32 sind in der FIGUR 3 als r', l' bzw. r, l ausgedrückt. Der Verbindungsdraht 34, der die Ausgangs-Anschlußfläche 10 mit dem inneren Anschluß 23 verbindet, weist einen gewissen Widerstand und eine gewisse Induktivität auf. Da jedoch die Wirkung des Widerstands und der Induktivität des Verbindungsdrahts 34 in keinem Zusammenhang mit der vorliegenden Erfindung steht, sind dieser Widerstand und diese Induktivität in der FIGUR 3 nicht wiedergegeben. Es sollte angemerkt werden, daß die Gesamtzahl der Anschlußstifte nicht geändert ist, da die erste und die zweite Anschlußfläche 4 und 11 mit dem Anschlußstift 21 verbunden sind, selbst wenn die Anschlußflächen 4 und 11 getrennt gebildet werden.
  • Bei der beschriebenen Ausführungsform wird die Schmitt-Trigger- Eingangspufferschaltung verwendet. Es kann jedoch auch eine andere Eingangspufferschaltung, wie beispielsweise eine CMOS-Inverterschaltung, oder eine NMOS-Inverterschaltung, als Eingangspufferschaltung verwendet werden.
  • Die vorliegende Erfindung wurde unter Bezugnahme auf eine bestimmte Ausführungsform beschrieben. Aufgrund der obigen Beschreibung sind jedoch für Fachleute auf diesem Gebiet andere Ausführungsformen, die auf den Prinzipien der vorliegenden Erfindung basieren, leicht erkennbar. Solche Ausführungsformen sollen in die Patentansprüche einbezogen sein.

Claims (8)

1. Integrierte Schaltung, die auf einem Halbleiterchip gebildet ist, und aufweist:
ein Eingangsschaltungs-Mittel (1), um ein Eingangssignal zu empfangen, mit einem Eingangs-Knotenpunkt (N5); und
ein Ausgangsschaltungs-Mittel (2), um eine Ausgangssignal auszusenden;
dadurch gekennzeichnet, daß die integrierte Schaltung weiterhin aufweist:
ein erstes Klemmenmittel (4, 32) der Eingangsschaltung, um eine erste Bezugsspannung (Vss) zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt;
ein zweites Klemmenmittel (11, 31) diesesAusgangsschaltungs-Mittels, um eine zweite Bezugsspannung (Vss') zu empfangen, die entsprechend dem Ausgangssignal des Ausgangsschaltungs-Mittels schwankt, wobei der Spitzenwert der zweiten Bezugsspannung (Vss') größer als der Spitzenwert der ersten Bezugsspannung (Vss) ist; und
ein Kopplungsmittel (C), um die zweite Bezugsspannung (Vss') mit dem Eingangs-Knotenpunkt des Eingangsschaltungs-Mittels zu koppeln, mit dem Ziel, eine Spannungsschwankung zwischen dem Eingangs-Knotenpunkt des Eingangsschaltungs-Mittels und dem ersten Klemmenmittel zu kompensieren.
2. Integrierte Schaltung gemäß Anspruch 1, weiterhin dadurch gekennzeichnet, daß das Kopplungsmittel einen Kondensator (C) umfaßt.
3. Integrierte Schaltung gemäß Anspruch 1 oder 2, weiterhin dadurch gekennzeichnet, daß sie ein Eingangsklemmen-Mittel (5) aufweist, um das Eingangssignal zu empfangen, und ein Widerstandsmittel (R) aufweist, um den Eingangs-Knotenpunkt des Eingangsschaltungs-Mittels mit dem Eingangsklemmen-Mittel zu verbinden.
4. Integrierte Schaltung gemäß irgendeinem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, daß das Eingangsschaltungs-Mittel einen Schmitt-Trigger (T2, T3, T4 & T5) umfaßt.
5. Integrierte Schaltung gemäß irgendeinem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, daß das Ausgangsschaltungs-Mittel einen MOS-Transistor (T1) umfaßt, der eine mit dem zweiten Klemmenmittel verbundene Source-Elektrode aufweist.
6. Integrierte Schaltung gemäß irgendeinem der vorhergehenden Ansprüche, weiterhin dadurch gekennzeichnet, daß das erste Klemmenmittel eine auf dem Halbleiterchip gebildete erste Anschlußfläche (4) aufweist, und das zweite Klemmenmittel eine auf dem Halbleiterchip gebildete zweite Anschlußfläche (11) aufweist.
7. Integrierte Schaltung gemäß Anspruch 4, weiterhin dadurch gekennzeichnet, daß die Schmitt-Trigger-Schaltung aufweist:
einen ersten MOS-Transistor (T2) eines ersten Leitungstyps, mit einer Source-Elektrode, die eine Stromquellen-Spannung erhält, und einer Drain- Elektrode; und
einen zweiten MOS-Transistor (T5) eines zweiten Leitungstyps, mit einer Source-Elektrode, die mit dem ersten Klemmenmittel verbunden ist, und einer Drain-Elektrode, die mit der Drain-Elektrode des ersten MOS- Transistors verbunden ist.
8. Integrierte Schaltung gemäß Anspruch 5, weiterhin dadurch gekennzeichnet, daß der MOS-Transistor (T1) von dem zweiten Leitungstyp ist, mit einer Source-Elektrode, die mit dem zweiten Klemmenmittel verbunden ist, und einer Drain-Elektrode, die mit dem Belastungskondensator verbunden ist.
DE88309939T 1987-10-28 1988-10-21 Eingangs-/Ausgangs-Puffer für eine integrierte Schaltung. Expired - Fee Related DE3883160T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62272111A JPH01113993A (ja) 1987-10-28 1987-10-28 半導体集積回路

Publications (2)

Publication Number Publication Date
DE3883160D1 DE3883160D1 (de) 1993-09-16
DE3883160T2 true DE3883160T2 (de) 1994-01-13

Family

ID=17509236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88309939T Expired - Fee Related DE3883160T2 (de) 1987-10-28 1988-10-21 Eingangs-/Ausgangs-Puffer für eine integrierte Schaltung.

Country Status (5)

Country Link
US (1) US4864164A (de)
EP (1) EP0316082B1 (de)
JP (1) JPH01113993A (de)
KR (1) KR910010188B1 (de)
DE (1) DE3883160T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992677A (en) * 1988-03-23 1991-02-12 Hitachi, Ltd. High speed MOSFET output buffer with low noise
US5049763A (en) * 1989-03-22 1991-09-17 National Semiconductor Corporation Anti-noise circuits
US4963766A (en) * 1989-06-28 1990-10-16 Digital Equipment Corporation Low-voltage CMOS output buffer
US4982120A (en) * 1989-07-03 1991-01-01 Dell Corporate Services Corporation Power supply decoupling mechanism for integrated circuits
US5089721A (en) * 1990-04-20 1992-02-18 National Semiconductor Corp. Ground bounce isolation and high speed output circuit
JP2897195B2 (ja) * 1990-07-13 1999-05-31 沖電気工業株式会社 半導体集積回路のノイズ吸収回路
US5142167A (en) * 1991-05-01 1992-08-25 International Business Machines Corporation Encoding for simultaneous switching output noise reduction
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
US5177376A (en) * 1992-01-10 1993-01-05 Motorola, Inc. Zero temperature coefficient comparator circuit with hysteresis
JP2684976B2 (ja) * 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
US5574633A (en) * 1994-02-23 1996-11-12 At&T Global Information Solubions Company Multi-phase charge sharing method and apparatus
JPH11339480A (ja) * 1998-05-28 1999-12-10 Mitsubishi Electric Corp 半導体記憶装置
US6587323B1 (en) * 1999-12-22 2003-07-01 Intel Corporation Dual pseudo reference voltage generation for receivers
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1023659A1 (ru) * 1982-01-04 1983-06-15 Предприятие П/Я Ю-9733 Динамический инвертор
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4613771A (en) * 1984-04-18 1986-09-23 Burroughs Corporation Integrated circuit having three power bases and proportioned parasitic resistive and capacitive coupling to reduce output noise
US4609834A (en) * 1984-12-24 1986-09-02 Burroughs Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
EP0194939B1 (de) * 1985-03-14 1992-02-05 Fujitsu Limited Halbleiterspeicheranordnung
JPS62159917A (ja) * 1986-01-08 1987-07-15 Toshiba Corp 集積回路におけるインバ−タ回路
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
JPS62214714A (ja) * 1986-03-15 1987-09-21 Fujitsu Ltd ノイズ対策回路を備えたｌｓｉ装置
NL8601558A (nl) * 1986-06-17 1988-01-18 Philips Nv Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom.
US4740717A (en) * 1986-11-25 1988-04-26 North American Philips Corporation, Signetics Division Switching device with dynamic hysteresis
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
US4782252A (en) * 1987-12-08 1988-11-01 Advanced Micro Devices, Inc. Output current control circuit for reducing ground bounce noise

Also Published As

Publication number Publication date
EP0316082A3 (de) 1991-03-27
EP0316082B1 (de) 1993-08-11
JPH01113993A (ja) 1989-05-02
JPH0468717B2 (de) 1992-11-04
EP0316082A2 (de) 1989-05-17
US4864164A (en) 1989-09-05
DE3883160D1 (de) 1993-09-16
KR890007424A (ko) 1989-06-19
KR910010188B1 (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69121871T2 (de) CMOS-Ausgangspufferschaltung mit reduzierten Prellen auf den Masseleitungen
DE3712178C2 (de)
DE3883160T2 (de) Eingangs-/Ausgangs-Puffer für eine integrierte Schaltung.
DE3911450C2 (de)
DE3888863T2 (de) BIFET-Logik-Schaltung.
DE19515789C2 (de) Bootstrap-Schaltung
DE3448455C2 (de)
DE3787945T2 (de) Chip-Ausgangsschnittstellenschaltung.
DE3787181T2 (de) Pegelumwandlungsschaltung.
DE4423546C2 (de) Chip-Initialisierungssignal-Erzeugungsschaltkreis zum Initialisieren von Schaltkreisen einer Halbleiter-Speichervorrichtung
DE3851487T2 (de) Schneller CMOS-Ausgangspuffer mit niedriger Störspannung.
DE3228013A1 (de) Treiberschaltung fuer eine sammelleitung
DE4305864C2 (de) Ausgabepufferschaltung
DE10236194A1 (de) Halbleitervorrichtung
DE69214327T2 (de) CMOS-Ausgangspufferschaltung
DE68918164T2 (de) Integrierte Halbleiterschaltung mit einem CMOS-Inverter.
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE69007640T2 (de) BICMOS-Ausgangstreiber.
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE19757959A1 (de) Integrierte Halbleiterschaltungseinrichtung
DE3855431T2 (de) Zwei moden treiberschaltung
DE69014035T2 (de) Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit.
DE4308518A1 (de) BiMOS-Verstärker

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee