DE3911450C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung nach dem Oberbegriff des Patentanspruches 1.

Eine derartige Halbleiterschaltung ist z. B. aus der 37 12 178 A1 bekannt.

Der Pegel auf der Eingangssignalleitung wird dabei durch einen Transistor stabilisiert. Der eine Anschluß dieses Transistors ist mit der Eingangssignalleitung verbunden. Der andere Anschluß dieses Transistors ist auf Masse gelegt. Das Gate dieses Transistors ist mit dem Betriebsversorgungspotential beaufschlagt. Wenn auf der Eingangssignalleitung ein niedriger Pegel liegt, ist dieser Transistor leitend und das Potential auf der Eingangssignalleitung ist auf einem niedrigen Pegel. Wenn dagegen die Eingangssignalleitung mit dem Betriebsversorgungspotential beaufschlagt wird, fließt immer noch ein gewisser Strom über die Schaltstrecke dieses Transistors. Zwar kann der Transistor mit einer großen Gatelänge und damit mit einem hohen Durchgangswiderstand versehen werden, das reicht jedoch nicht aus, um den Standby-Strom vollkommen zu unterbinden. Daher zieht die bekannte Halbleiterschaltung immer etwas Strom, wodurch der Stromverbrauch unerwünscht hoch ist.

Neuere Entwicklungen elektronischer Techniken haben verschiedenste Funktionen mit integrierten Halbleiterschaltungen hervorgebracht. Aus der Sicht der Verbesserung der Produktivität ist es wünschenswert, integrierte Schaltungen auf jeweiligen Chips mit demselben Chipaufbau zu bilden und eine Auswahl gewünschter Funktionen aus verschiedenen Funktionen durch Herstellen von Verbindungen in Master-Slicing-Technik oder durch Verändern von Verbindungen zwischen Anschlußflächen auf einem Chip und den Pinanschlüssen eines zugehörigen Gehäuses bei der Verdrahtung auszuwählen oder festzulegen. Wenn viele Funktionen durch eine solche Auswahltechnik zuwege gebracht werden können, kann der gleiche Schaltungsaufbau, der zuvor für jede Funktion ausgeführt wurde, gleichzeitig für eine Mehrzahl von Funktionen vorgesehen werden. Daher wurden Anstrengungen unternommen, um Vielfachfunktionen durch Verwendung einer Auswahltechnik zuwege zu bringen. Die Master-Slicing-Technik ist dabei eine Technik, bei der, nachdem Transistoren und gemeinsame Verbindungsabschnitte auf entsprechenden Chips gebildet worden sind, unterschiedliche Verbindungen für entsprechende Funktionen unter Verwendung unterschiedlicher Masken erzeugt werden. Die Bonddrahtauswahltechnik ist eine Technik, bei der zwar der Schaltungsaufbau jeweiliger Chips der gleiche ist jedoch die Verbindung zwischen Anschlußflächen auf einem Chip und den Pinanschlüssen eines Gehäuses für jede Funktion beim Verdrahten (wire bonding) während der Montage des Chips geändert wird, um unterschiedliche Funktionen zu ermöglichen.

Fig. 11 zeigt ein Beispiel eines Aufbaus einer vorhandenen integrierten Halbleiterschaltung, bei der die Auswahl von Funktionen durch eine solche Bonddrahtauswahltechnik erfolgt. In Fig. 11 ist eine Speichereinrichtung, wie etwa ein RAM, als ein Beispiel gezeigt. Gemäß Fig. 11 sind Anschlußfläche (pads) 3a, 3b, 3c, 3d und 3e als Verbindungsanschlüsse zum Austauschen von Signalen mit einem externen Abschnitt des Chips und zum Zuführen von Spannungsversorgungspotentialen auf Randabschnitten eines Halbleiterchips 1 vorgesehen. Die Anschlußfläche 3a ist mit einer Leiterbahn 4 eines Gehäuses durch einen Bonddraht 5 verbunden. Die Anschlußfläche 3c zum Festlegen einer möglichen Funktion des Halbleiterspeichers ist mit einer sog. Funktionssignalerzeugungsschaltung 6 verbunden, so daß ein Funktionssignal von der Funktionssignalerzeugungsschaltung 6 an einen Speicherabschnitt 7 geliefert wird. Im einzelnen erzeugt die Funktionssignalerzeugungsschaltung 6 Signale vorbestimmter Pegel, von denen jeder davon abhängt, ob die Anschlußfläche 3c mit dem Leiterbahnanschluß 4 verbunden ist oder nicht, wodurch die Funktion des Speichers 7 wie gewünscht festgelegt werden kann. Wenn zum Beispiel bei einer Anschlußflächenanordnung eines normalen Chips mit dem in Fig. 11 gezeigten Aufbau die Anschlußfläche 3a als Verbindungsabschnitt zum Zuführen des Betriebsversorgungspotentials ausgebildet ist, ist außerdem die Anschlußfläche 3b zum Zuführen des Massepotentials Vss im allgemeinen in einer der Anschlußfläche 3a gegenüberliegenden Position angeordnet.

Fig. 12 zeigt ein konkretes Beispiel eines Aufbaus zum Erzeugen eines Funktionssignals durch Auswählen der Verbindung der Anschlußflächen während der Verdrahtung, wie dies oben beschrieben ist. Bei dem in Fig. 12 gezeigten Aufbau ist es möglich, ein DRAM zu schaffen, der je nach Auswahl der Verdrahtung der Anschlußflächen im Page-Mode oder im Nibble-Mode betrieben werden kann.

Gemäß Fig. 12 sind eine Anschlußfläche 10 zum Empfangen eines extern angelegten Signals (Ext. ) und ein Puffer 13 zum Erzeugen eines internen Taktsignals (INT. RAS) bei Empfang des von der Anschlußfläche 10 gelieferten Signals (Ext. ) vorgesehen, das die Taktung der Zeilenauswahl, wie etwa Empfangen und Decodieren einer Zeilenadresse im DRAM, darstellt.

Zum Erzeugen eines Signals zum Steuern der Spaltenauswahl zum Anlegen eines Taktes zum Empfangen einer Spaltenadresse und zum Decodieren einer Spalte im DRAM ist eine Anschlußfläche 11 zum Empfangen eines extern angelegten Signales Ext. und ein mit der Anschlußfläche 11 verbundenen Puffer 14 zum Erzeugen eines internen Taktsignals INT. CAS bei Empfang des Signals Ext. vorgesehen.

Zum Setzen eines gewünschten Betriebsmodes des DRAM ist eine zum Setzen der Funktion vorgesehene Anschlußfläche 12, eine Modusbestimmungssignalerzeugungsschaltung 16 zum Erzeugen eines Modusbestimmungssignals mit einem vom Potential der Anschlußfläche 12 unabhängigen Pegel und ein als Antwort auf das interne Signal INT. CAS vom Puffer 14 aktivierter Puffer 15, der ein Nibble-Freigabesignal als Antwort auf einen Signalpegel von der Modusbestimmungssignalerzeugungsschaltung 16 erzeugt, vorgesehen.

Bei dem in Fig. 12 gezeigten Aufbau wird beispielsweise ein Signal zum Setzen des Nibble-Modes erzeugt, wenn die Page-/Nibble-Setzanschlußfläche 12 mit dem Spannungsversorgungspotential verbunden ist, und ein Page-Freigabesignal wird erzeugt, wenn die Anschlußfläche 12 nicht mit irgendeinem Abschnitt verbunden ist, das heißt, sich in einem schwebenden Zustand befindet, so daß dem DRAM eine Page-Funktion zugeordnet ist. Damit ist die Auswahl zwischen der Page-Mode-Funktion und der Nibble-Mode-Funktion nur von der Verbindung der Anschlußfläche 12 abhängig, ohne daß der Aufbau der inneren Schaltung des DRAM verändert werden muß.

Fig. 13 zeigt ein konkretes Beispiel für den Aufbau der in Fig. 12 gezeigten Modusbestimmungssignalerzeugungsschaltung. Bei dem Aufbau von Fig. 13 erfolgt das Setzen der Funktion in Abhängigkeit von der Verbindung einer Funktionsbestimmungsanschlußfläche 21 mit einem Betriebsversorgungspotential Vcc. Gemäß Fig. 13 weist die Modusbestimmungssignalerzeugungsschaltung einen n-Kanal-MOS-Transistor Q1 (isoliertes Gate) zum Setzen und Halten eines Potentials einer Eingangssignalleitung 30, die mit einer Modusbestimmungsanschlußfläche 20 verbunden ist, und einen Inverter mit Transistoren Q2, Q3 und Q4 zum Invertieren des Signalpotentials auf der Eingangssignalleitung 30 und Ausgeben des entsprechenden invertierten Potentials auf.

Der Transistor Q1 ist mit einem Anschluß mit der Eingangssignalleitung 30 verbunden, sein Gate ist mit der Versorgungsleitung 31 für das Betriebsversorgungspotential Vcc verbunden, und der andere Anschluß ist mit dem Potential Vss, zum Beispiel Massepotential, verbunden.

Der Inverter weist folgende Transistoren auf: den p-Kanal-MOS-Transistor Q2, dessen eine Anschluß mit der Potentialversorgungsleitung 31 verbunden ist und dessen Gate mit dem Potential Vss verbunden ist; den p-Kanal-MOS-Transistor Q3, dessen einer Anschluß mit dem anderen leitenden Anschluß des Transistors Q2 verbunden ist und dessen Gate mit der Eingangssignalleitung 30 verbunden ist; den n-Kanal-MOS-Transistor Q4, dessen einer leitender Anschluß mit dem anderen leitenden Anschluß des Transistors Q3 verbunden ist, dessen Gate mit der Eingangssignalleitung 30 verbunden ist und dessen anderer leitender Anschluß mit dem Potential Vss verbunden ist. Das Modussignal Φ wird von einem Verbindungsknotenpunkt der Transistoren Q3 und Q4 geliefert. Die Potentialversorgungsleitung 31 ist mit der Spannungsversorgungsanschlußfläche 21 verbunden. Die Anschlußfläche 21 ist mit einem Betriebsversorgungsanschluß 26 über einen Bonddraht 23 verbunden. Der Anschluß 26 entspricht einem Leiterbahnanschluß eines Gehäuses und liefert das Betriebsversorgungspotential Vcc.

Zunächst wird der Betrieb für den Fall beschrieben, daß die Anschlußfläche 20 ohne Verbindung ist. Hierzu wird auf Fig. 14, die einen Betriebssignalverlauf im offenen Zustand der Anschlußfläche zeigt, Bezug genommen. Wenn die Spannungsversorgung eingeschaltet wird, steigt das Potential auf der Potentialversorgungsleitung 31, an die das Betriebsversorgungspotential Vcc angelegt wird, an. Als Antwort darauf befindet sich der n-Kanal-MOS-Transistor Q1 im leitenden Zustand, und das Potential auf der Eingangssignalleitung 30 ist konsistent auf das Potential Vss gesetzt. Der die Transistoren Q2 bis Q4 aufweisende Inverter invertiert ein Signal mit Niedrigpegel (L, dem Vss-Pegel) auf der Eingangssignalleitung 30 und gibt ein Signal ab. Dementsprechend wird das Modusbestimmungssignal Φ geliefert, das nach Ablauf einer Verzögerungszeit im Inverter, nachdem das Betriebsversorgungspotential Vcc angelegt worden ist, anliegt. Als Antwort auf einen Hochpegel (H) dieses Signals Φ wird ein Betriebsmodus zum Beispiel des DRAM gesetzt.

Als nächstes wird der Betrieb für den Fall beschrieben, daß die Anschlußfläche 20 mit dem Potentialversorgungsanschluß 26 verbunden ist, wie dies in Fig. 13 durch die unterbrochene Linie dargestellt ist. Hierzu wird auf Fig. 15, die einen Betriebssignalverlauf für den verbundenen Zustand der Anschlußfläche zeigt, Bezug genommen. Wenn die Potentialversorgung eingeschaltet wird, um das Versorgungspotential Vcc anzulegen, steigen die Potentiale auf der Potentialversorgungsleitung 31 und der Eingangssignalleitung 30 an. Als Antwort auf das Einschalten der Potentialversorgung wird die Eingangssignalleitung 30 bis auf den Vcc-Pegel gesetzt, und dann wird folglich das Ausgangssignal Φ des Inverters auf das Potential des Niedrigpegels L festgelegt. Wennn die Anschlußfläche 20 mit dem Versorgungsanschluß 26 bei diesem Aufbau verbunden ist, fließt Strom über eine Verbindung, die den Anschluß 26, den Bonddraht, die Anschlußfläche 20, die Eingangssignalleitung 30, den Transistor Q1 und den Anschluß für das Potential Vss verbindet. Um diesen Strom zu minimieren, wird als Transistor Q1 ein Transistor mit einer möglichst großen Gatelänge und dann hohem Sperrvermögen (das heißt hohem Durchgangswiderstand) verwendet.

Wie oben beschrieben ist, kann also das Bestimmungssignal Φ zum Setzen einer gewünschten Funktion in Abhängigkeit vom Verbindungszustand der Anschlußfläche 20 erzeugt werden. Wenn aber die Modusbestimmungssignalerzeugungsschaltung, wie sie in Fig. 13 gezeigt ist, verwendet wird, ist es erforderlich, die Anschlußfläche 20 mit dem Betriebsversorgungspotential Vcc zu verbinden, um das Signal Φ auf L-Pegel zu setzen. In diesem Falle gibt es einen Neg für Gleichstrom von dem Versorgungspotential Vcc zu einem Potential Vss als dem Massepotential zum Beispiel durch den Transistor Q1 (Fig. 16). Obwohl das Sperrvermögen des Transistors Q1 auf einen hohen Wert festgelegt ist, ist es aufgrund des trotzdem fließenden Stroms, da ein Strom im Transistor Q1 fließt, schwierig, ein DRAM oder eine andere Funktionseinrichtung mit einem extrem niedrigen Standby-Strom zu schaffen.

Weiterhin gibt es, wie in Fig. 17 gezeigt ist, einen Fall, bei der ein Bestimmungssignal mit einer zu der des in den Fig. 13 und 16 gezeigten Aufbaus entgegengesetzten Polarität geliefert wird. Bei dem in Fig. 17 gezeigten Aufbau wird ein Bestimmungssignal in Abhängigkeit davon, ob die Anschlußfläche für die Funktionsbestimmung mit dem Massepotential Vss verbunden ist oder nicht, geliefert, und die Polarität dieses Signals ist zu der von Fig. 13 genau entgegengesetzt. Im einzelnen ist bei dem in Fig. 17 gezeigten Aufbau ein p-Kanal-MOS-Transistor Q5 zwischen der Potentialversorgungsleitung 31 und der Eingangssignalleitung 30 vorgesehen, und das Gate des Transistors Q5 ist mit dem Massepotential Vss verbunden. Wenn in diesem Fall die Anschlußfläche 20 für die Funktionsbestimmung sich im "offenen Zustand" befindet, wird die Eingangssignalleitung 30 durch die Spannung der Potentialversorgungsleitung 31 über den leitenden Transistor Q5 auf H-Pegel aufgeladen.

Als Ergebnis wird der Pegel des vom Inverter ausgegebenen Signal ein L-Pegel (in Fig. 18 durch eine gestrichelte Linie dargestellt). Wenn dagegen die Anschlußfläche 20 mit dem Massepotential-(Vss)-Anschluß 25 verbunden ist, wird die Eingangssignalleitung 30 über den Masseanschluß 25 auf den L-Pegel entladen. Als Antwort auf den Potentialwechsel der Eingangssignalleitung 30 geht der Ausgang des Inverters auf H-Pegel (in Fig. 18 durch die durchgezogene Linie dargestellt). Auch in diesem Falle ändert sich der Pegel des Steuersignals in Abhängigkeit von der Verdrahtung der Anschlußfläche 20, und es wird möglich, eine gewünschte Funktion auszuwählen. Aber auch bei dem in Fig. 17 gezeigten Aufbau gibt es, wenn der Anschluß 20 mit dem Masseanschluß 25 verbunden ist, eine Verbindung auf der Gleichstrom von der Potentialversorgungsleitung 31 durch den Transistor Q5, die Eingangssignalleitung 30, den Anschluß 20 und den Masseanschluß 25 fließt. Obwohl der Transistor Q5 wieder eine möglichst große Gatelänge aufweist, um die Impedanz in der gleichen Weise zu erhöhen wie bei dem Aufbau nach Fig. 13, um den Wert dieses Stroms zu minimieren, ist es doch unmöglich, den Strom ganz zu unterdrücken, so daß Gleichstrom (als Standby-Strom) fließt.

Weiterhin kann der Transistor Q1, da er das Potential der Eingangssignalleitung 30 auf einem stabilen Massepotential hält, wenn die Anschlußfläche 20 sich im offenen Zustand befindet, nicht einfach zum Zwecke des Unterbrechens der Gleichstromkomponente, die durch die Verwendung der Anschlußfläche verursacht wird, weggelassen werden. In gleicher Weise kann der Transistor Q5 nicht entfallen, da er zum Halten des Potentials der Eingangssignalleitung auf einem stabilen Versorgungspotential Vcc dient, wenn die Anschlußfläche 20 sich im offenen Zustand befindet.

Ferner sind in einer normalen Halbleitereinrichtung der Anschluß für das Versorgungspotential Vcc und der Anschluß für das Massepotential Vss in gegenüberliegenden Postionen angebracht, wie dies zum Beispiel im Fall der Anschlußflächen 3a und 3b in dem in Fig. 11 gezeigten Aufbau der Fall ist, und es ist erforderlich, in der Nähe jedes Anschlusses (zum Zwecke des vereinfachten Drahtbondens) eine Anschlußfläche für die Funktionsbestimmung vorzusehen. Demzufolge ist es auch nicht möglich, einen Aufbau, aus dem der Transistor Q1 oder Q5 entfernt ist, durch Verbinden der Anschlußfläche 20 mit dem Anschluß des Versorgungspotentials Vcc oder mit dem Anschluß des Massepotentials Vss anzupassen.

Der Aufbau, wie oben beschrieben, ist zum Beispiel auch in "A 70 ns 256 K DRAM with Bit-Line Shield", IEEE Journal of Solid-State Circuits Band SC-19, Nr. 5, 1984, Seiten 591 bis 592, beschrieben.

Aus der DE 32 18 992 A1 ist weiterhin monolytisch integrierter Schaltkreis mit auf einem Chip integrierten Teilschaltungen bekannt, bei dem die Verknüpfung mindestens zweier Teilschaltungen nach Herstellung der Teilschaltungen in der Weise änderbar ist, daß mindestens eine EEPROM-Zelle vorgesehen ist, in Abhängigkeit von deren Programmierzustand unterschiedliche Teilschaltungen mittels einer Schaltungsanordnung miteinander verknüpfbar sind.

Aus der GB-PS 11 97 317 ist eine integrierte Halbleiterschaltung bekannt, die in Abhängigkeit der Beaufschlagung von Eingangsanschlüssen und in Abhängigkeit der Entnahme von Signalen an den Ausgangsanschlüssen verschiedene Funktionen ausführen kann.

Aus WEST, J.: "The CMOS key to portable electronics", In: New Scientist, 05. Juni 1975, Seiten 550-552 ist es bekannt, die Stromaufnahme mittels der CMOS-Technik zu minimieren.

Aufgabe der Erfindung ist es, eine integrierte Halbleiterschaltung mit niedrigen Standby-Strom-Eigenschaften zu schaffen, die zum Auswählen von Funktionen durch Schalten der Verbindung einer Eingangssignalleitung geeignet ist.

Diese Aufgabe wird gelöst durch eine integrierte Halbleiterschaltung mit den Merkmalen des Patentanspruches 1.

Es folgt die Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1A ein Schnittbild eines Beispiels einer integrierten Halbleiterschaltung in einer ersten Ausführungsform der Erfindung;

Fig. 1B ein Signaldiagramm, das den Betrieb der in Fig. 1A gezeigten integrierten Halbleiterschaltung verdeutlicht,

Fig. 2 ein Schaltbild, das das Beispiel eines konkreten Aufbaus eines Signalgebers zum Rückstellen einer Eingangssignalleitung zur Verwendung in der integrierten Halbleiterschaltung nach Fig. 1 darstellt;

Fig. 3 ein Signaldiagramm, das den Betrieb des in Fig. 2 gezeigten Signalgebers verdeutlicht;

Fig. 4 ein Schaltbild, das ein Beispiel eines Aufbaus einer integrierten Halbleiterschaltung in einer zweiten Ausführungsform der Erfindung darstellt;

Fig. 5 ein Schaltbild, das einen Aufbau einer integrierten Halbleiterschaltung in einer dritten Ausführungsform der Erfindung darstellt;

Fig. 6 ein Schaltbild, das einen Aufbau einer integrierten Halbleiterschaltung gemäß einer vierten Ausführungsform der Erfindung darstellt;

Fig. 7 ein Impulsdiagramm, das den Betrieb der in Fig. 6 dargestellten integrierten Halbleiterschaltung verdeutlicht;

Fig. 8 ein Schaltbild, das einen Aufbau einer integrierten Halbleiterschaltung in einer fünften Ausführungsform der Erfindung zeigt;

Fig. 9 ein Schaltbild, das einen Aufbau einer integrierten Halbleiterschaltung in einer sechsten Ausführungsform der Erfindung zeigt;

Fig. 10 ein Blockschaltbild eines Aufbaus einer weiteren Ausführungsform der Erfindung;

Fig. 11 eine schematische Ansicht eines allgemeinen Aufbaus einer bekannten integrierten Halbleiterschaltung;

Fig. 12 ein Blockschaltbild, das ein spezielles Beispiel einer bekannten integrierten Halbleiterschaltung zeigt;

Fig. 13 ein Schaltbild, das ein Beispiel eines Aufbaus einer bekannten integrierten Halbleiterschaltung zeigt;

Fig. 14 und 15 Impulsdiagramme, die den Betrieb der in Fig. 13 gezeigten integrierten Halbleiterschaltung darstellen. Dabei zeigt Fig. 14 insbesondere ein Betriebssignaldiagramm für den Fall, bei dem sich eine Eingangssignalleitung in einem offenen Zustand befindet, und Fig. 15 zeigt ein Betriebsimpulsdiagramm für den Fall, bei dem eine Eingangsanschlußfläche (eine Eingangssignalleitung) mit einem Spannungsversorgungspotential als erstem Betriebsversorgungspotential Vcc verbunden ist;

Fig. 16 ein Schaltbild zum Erläutern des Problems der integrierten Halbleiterschaltung von Fig. 13;

Fig. 17 ein Schaltbild zum Erläutern des Problems einer anderen integrierten Halbleiterschaltung und

Fig. 18 ein Impulsdiagramm, das den Betrieb der in Fig. 17 gezeigten integrierten Halbleiterschaltung darstellt.

Gemäß Fig. 1A sind, um eine Eingangssignalleitung 30 zurückzusetzen, ein auf das Anlegen eines Spannungsversorgungspotentials als erster Betriebsversorgungspotential Vcc an eine Spannungsversorgungsleitung als erste Potentialversorgungsleitung 31 reagierender Impulsgenerator als Signalgeber 40 zum Liefern eines Einmal-Pulssignals POR mit einer vorbestimmten Impulsbreite und ein als Antwort auf das Pulssignal POR vom Impulsgenerator 40 leitend zu schaltender n-Kanal-MOS-Transistor Q11 zum Rückstellen einer Eingangssignalleitung 30 auf ein Massepotential als zweites Betriebsversorgungspotential Vcc vorgesehen.

Um ein Potential auf der Eingangssignalleitung 30 zu setzen und zu halten und um einen Strompfad (einen Pfad für eine Gleichstromkomponente) zu trennen bzw. unterbrechen, sind ein CMOS-Inverter zum Invertieren des Potentials auf der Eingangssignalleitung 30 und zum Ausgeben desselben und ein n-Kanal-MOS-Transistor Q12 zum Halten des Potentials auf der Eingangssignalleitung 30 und zum Abtrennen des Strompfades vorgesehen. Der CMOS-Inverter weist einen Aufbau mit p-Kanal-MOS-Transistor Q13 und n-Kanal-MOS-Transistor Q14, die zwischen der Potentialversorgungsleitung 31 und dem zweiten Potential Vss vorgesehen sind und deren Eingangsgates mit der Eingangssignalleitung 30 und deren Ausgangsgates mit dem Gate des Transistors Q12 verbunden sind, auf. Um ein Bestimmungssignal Φ entsprechend des Potentials auf der Eingangssignalleitung 30 zu erzeugen, ist in der gleichen Weise wie bei bisher verwendeten derartigen Schaltungen ein weiterer CMOS-Inverter vorgesehen, der p-Kanal-MOS-Transistoren Q2 und Q3 und einen n-Kanal-MOS-Transistor Q4 aufweist. Der Transistor Q11 wird unmittelbar nach dem Einschalten der Potentialversorgung als Antwort auf das Impulssignal POR vom Impulsgenerator 40 leitend, wodurch die Eingangssignalleitung 30 rückgestellt wird. Wenn die Anschlußfläche 20 mit dem Versorgungspotential Vcc verbunden ist, fließt ein durch das Anlegen von Spannung verursachter parasitärer Strom durch den letzten Transistor Q11. Um diesen Strom zu reduzieren, ist es erforderlich, die Impedanz des Transistors Q11 zu erhöhen, und es ist wünschenswert, dessen Gatelänge auf einen größtmöglichen Wert zu erweitern.

Die Schwellenspannung des CMOS-Inverters mit den Transistoren Q13 und Q14 muß auf einen Wert gesetzt werden, der es ermöglicht, das Potential der Eingangssignalleitung unmittelbar nach dem Start des Rückstellvorgangs zum Zeitpunkt des Anlegens der Versorgungsspannung auf einen gewünschten Pegel festzusetzen. Das Setzen der Schwellenspannung des Inverters kann durch Einstellen des Verhältnisses der Eigenschaften der Transistoren Q13 und Q14 erfolgen.

Nun wird der Betrieb beschrieben. Zunächst wird der Betrieb für den Fall beschrieben, daß sich die Anschlußfläche 20 im offenen Zustand befindet. Wenn das Versorgungspotential Vcc über die Potentialversorgungsanschlußfläche 21 an die Potentialversorgungsleitung 31 angelegt wird, wird als Reaktion darauf vom Impulsgenerator 40 ein an das Gate des MOS-Transistors Q11 zu lieferndes Einmal-Impulssignal POR erzeugt. Als Antwort darauf wird die Eingangssignalleitung 30 über den leitenden Transistor Q11 auf das Massepotential Vss rückgestellt, so daß sie stabil auf dem Massepotential gehalten wird. Gleichzeitig wird, wenn die Eingangssignalleitung 30 auf ein niedrigeres Potential als die Eingangsschwellenspannung des CMOS-Inverters (mit den Transistoren Q13 und Q14) kommt, ein Signal mit H-Pegel an das Gate des Transistors Q12 gelegt, so daß der Transistor Q12 leitend wird. Damit wird das Potential der Eingangssignalleitung 30 durch den Transistor Q11 unmittelbar nach dem Einschalten der Potentialversorgung auf das Massepotential Vss rückgestellt und auf den Pegel des Massepotentials Vss durch Aufrechterhalten des leitenden Zustands des Transistors Q12, wenn die Potentialversorgung nach dem Rückstellen des Transistors Q11 abgeschaltet wird, festgelegt. Als Ergebnis wird der Pegel eines internen Bestimmungssignals Φ vom Inverter mit den Transistoren Q2, Q3 und Q4 zum H-Pegel (wie in Fig. 1B gezeigt) gemacht.

Nun wird der Betrieb für den Fall beschrieben, daß die Anschlußfläche 20 mit dem Versorgungspotential Vcc verbunden ist. In diesem Fall wird der Transistor Q11, wenn das Versorgungspotential Vcc an die Potentialversorgungsleitung 31 angelegt wird, als Antwort auf das Signal POR leitend gemacht. Eine Gleichstromverbindung wird zum Massepotential Vss durch die Potentialversorgungsanschlußfläche 20 nur dann gebildet, wenn sich der Transistor Q11 im leitenden Zustand befindet. Wenn das Potential auf der Eingangssignalleitung 30 als Ergebnis des Ladens des Versorgungspotentials Vcc von der Anschlußfläche 20 auf den H-Pegel (einen die Eingangsschwellenspannung des aus den Transistoren Q13 und Q14 gebildeten Inverters übersteigenden Pegel) ansteigt, fällt der Ausgang des aus den Transistoren Q13 und Q14 gebildeten CMOS-Inverters auf den L-Pegel ab, um den Transistor Q12 zu sperren. Der Transistor Q11 wird auch gesperrt bei Abfall des Signals POR, und damit ist der Gleichstrom unterbrochen. Wenn die Schwellenspannung des aus den Transistoren Q13 und Q14 gebildeten CMOS-Inverters so eingestellt ist, daß der Transistor Q12 möglichst schnell gesperrt wird, kann der zum Zeitpunkt des Anlegens der Versorgungsspannung fließender Strom (und zwar ein Strom, der von der Eingangssignalleitung 30 zum Massepotential Vss fließt) reduziert werden, da die Impedanz des Transistors Q11 auf den größtmöglichen Wert gesetzt ist. Wenn das Signalpotential auf der Eingangssignalleitung 30 so weit ansteigt, das es die Schwellenspannung des aus den Transistoren Q2 bis Q4 gebildeten Inverters übersteigt, wird das Bestimmungssignal Φ auf den L-Pegel festgelegt (wie in Fig. 1B gezeigt ist). Solange die Potentialversorgung anliegt, befindet sich die Eingangssignalleitung 30 auf H-Pegel, der vom Potential her dem Versorgungspotential Vcc gleich ist, da das Versorgungspotential Vcc daran durch die Anschlußfläche 20 angelegt ist. Zu diesem Zeitpunkt befindet sich der Transistor Q11 im Sperrzustand, und der Transistor Q12 befindet sich als Antwort auf den Ausgang des aus den Transistoren Q13 und Q14 gebildeten Inverters ebenfalls im nicht leitenden Zustand. Dementsprechend gibt es keinen Strompfad von der Eingangssignalleitung 30 zum Massepotential Vss, und es tritt kein Stromverbrauch auf.

Bei dem oben beschriebenen Aufbau kann der Pegel des Signals Φ zum Bestimmen einer Funktion in der Einrichtung in Abhängigkeit davon, ob die Anschlußfläche 20 mit dem Versorgungspotential Vcc verbunden ist oder nicht, auf den H-Pegel oder auf den L-Pegel gesetzt werden. Außerdem ist es möglich, wenn die Anschlußfläche 20 mit dem Versorgungspotential Vcc verbunden ist, eine Schaltung zum Erzeugen eines Funktionsbestimmungssignals mit geringer Leistungsaufnahme zu schaffen, da der Gleichstrompfad getrennt ist.

Bei dem in Fig. 2 gezeigten Aufbau weist die Aktivierungssignalerzeugerschaltung 40 eine RC-Verzögerungsschaltung mit einem p-Kanal-MOS-Transistor Q20 und eine Kapazität C zum Verzögern des Anstiegs des Potentials bei Anlegen des Versorgungspotentials Vcc sowie drei Inverterstufen, die das Ausgangssignal der RC-Verzögerungsschaltung aufnehmen, auf.

In der RC-Verzögerungsschaltung ist ein leitender Anschluß des p-Kanal-MOS-Transistors Q20 mit der Potentialversorgungsleitung 31 verbunden, sein Gate ist mit dem Massepotential Vss verbunden, und sein anderer leitender Anschluß ist mit einem Knotenpunkt N1 verbunden. Die Kapazität C ist zwischen dem Knotenpunkt N1 und dem Massepotential Vss vorgesehen.

Der Inverter I1 weist einen CMOS-Aufbau auf, bei dem ein p-Kanal-MOS-Transistor Q21 und ein n-Kanal-MOS-Transistor Q22 in komplementärer Weise miteinander verbunden sind.

Der das Ausgangssignal des Inverters I1 aufnehmende Inverter I2 weist einen Aufbau auf, bei dem ein p-Kanal-MOS-Transistor Q23 und ein n-Kanal-MOS-Transistor Q24 in komplementärer Weise miteinander verbunden sind.

Der das Ausgangssignal des Inverters I2 aufnehmende Inverter I3 weist einen Aufbau auf, bei dem ein p-Kanal-MOS-Transistor Q25 und ein n-Kanal-MOS-Transistor Q26 in komplementärer Weise miteinander verbunden sind. Das Sinal POR wird vom Inverter I3 geliefert.

Der in der RC-Verzögerungsschaltung enthaltene p-Kanal-MOS-Transistor Q20 weist einen auf einen geeigneten Wert (entsprechend der Gatelänge bestimmt) eingestellten Durchgangswiderstand auf, und der Transistor Q20 und die Kapazität C stellen die RC-Verzögerungsschaltung dar. Nun wird der Betrieb der in Fig. 2 gezeigten Impulsgenerator 20 beschrieben, wobei auf die ein zugehöriges Betriebssignaldiagramm zeigende Fig. 3 Bezug genommen wird.

Wenn das Versorgungpotential Vcc an die Potentialversorgungsleitung 31 angelegt wird, wird zunächst der Knotenpunkt N1 durch den im leitenden Zustand befindlichen Transistor Q20 mit einer vorbestimmten Zeitkonstante allmählich aufgeladen. Wenn das Potential des geladenen Knotenpunkts N1 die Schwellenspannung des Inverters I1 übersteigt, fällt das auf den H-Pegel angestiegene Potential des Knotenpunkts N2 als Antwort auf das Anlegen des Versorgungspotentials Vcc auf L-Pegel ab. Das vom Inverter I2 abgegebene Signal geht auf L-Pegel über, da das Potential des Knotenpunkts N2 bald die Eingangsschwellenspannung des Inverters I2 übersteigt, obwohl vom Inverter I2 unmittelbar nach dem Anlegen des Versorgungspotentials ein kleineres Impulssignal erzeugt worden ist. Dann steigt das Signal auf H-Pegel an, wenn der Ausgang des Inverters I1 auf L-Pegel abfällt. Da das ursprüngliche kleine Impulssignal des Signals nicht die Eingangsschwellenspannung des Inverters I3 übersteigt, steigt das Ausgangssignals POR des Inverters I3 als Antwort auf das Einschalten der Potentialversorgung auf den H-Pegel an, fällt aber als Antwort auf den Wechsel zum H-Pegel des Ausgangssignals des Inverters I2 auf den L-Pegel ab. Als Ergebnis wird es möglich, das Impulssignal POR mit einer gewünschten Impulsdauer und als Antwort auf das Einschalten der Potentialversorgung ansteigend zu erzeugen. Die Impulsdauer des Signals POR kann durch geeignetes Einstellen der Zeitkonstanten der RC-Verzögerungsschaltung und der Eingangslogikschwellenspannung jeder Inverterstufe auf einen optimalen Wert eingestellt werden.

Bei dem in Fig. 4 gezeigten Aufbau wird ein Ausgangssignal eines von den Transistoren Q2 bis Q4 gebildeten Inverters, das heißt, ein Bestimmungssignal Φ an das Gate eines Transistors Q12 zum Setzen und Halten des Potentials auf der Eingangssignalleitung 30 angelegt. Auch bei diesem Schaltungsaufbau kann der Transistor Q12, wenn die Eingangsschwellenspannung des aus den Transistoren Q2 bis Q4 gebildeten Inverters auf einen geeigneten Wert eingestellt ist, während des Ladens der Eingangssignalleitung 30 selbst in dem Zustand abgeschaltet werden, bei dem die Anschlußfläche 20 mit dem Stromversorgungspotential Vcc verbunden ist, und die Transistoren Q11 und Q12 sind während des Anlegens des Stromversorgungspotentials beide gesperrt. Somit kann der Strom zwischen der Eingangssignalleitung 30 und dem Massepotential Vss unterbrochen werden, und die Leistungsaufnahme kann reduziert werden.

Bei dem in Fig. 5 gezeigten Aufbau sind die herstellungsbedingten Eigenschaften der Transistoren Q30 und Q31, die einen Inverter zum Erzeugen eines Bestimmungssignals Φ darstellen, auf einen geeigneten Wert gesetzt, wodurch das Potential auf der Eingangssignalleitung 30 durch Anlegen der Potentialversorgung geeignet gesetzt ist. Wenn der Transistor Q30 dadurch zum Beispiel zum Zeitpunkt des Einschaltens der Potentialversorgung früherr als der Transistor Q31 leitend wird (oder wenn der Transistor Q30 eine größere Stromkapazität aufweist), steigt das Signal Φ sofort auf H-Pegel an, um den Transistor Q32 leitend zu machen, wodurch die Eingangssignalleitung 30 auf das Massepotential Vss rückgestellt wird und das Potential auf der Eingangssignalleitung 30 auf den L-Pegel festgelegt wird. Wenn die Eingangssignalleitung 30 über die Anschlußfläche 20 mit dem Versorgungspotential Vcc verbunden ist, befindet sich das Signal Φ auf H-Pegel, und der Transistor Q32 ist leitend, bis das Potential der geladenen Eingangssignalleitung 30 die Eingangsschwellenspannung des aus den Transistoren Q30 und Q31 gebildeten Inverters beim Einschalten der Potentialversorgung übersteigt. Wenn das Potential der Eingangssignalleitung 30 die Schwellenspannung des Inverters aus den Transistoren Q30 und Q31 übersteigt, fällt das Signal Φ auf L-Pegel, und der Transistor Q32 wird gesperrt. Als Ergebnis ist der Strompfad zwischen der Eingangssignalleitung 30 und dem Massepotential Vss getrennt, und der Trennzustand wird während des Zuführens elektrischer Leistung aufrechterhalten. Obwohl es erforderlich ist, den Strom zum Zeitpunkt des Einschaltens der Potentialversorgung zu minimieren, besteht immer noch die Möglichkeit, daß ein Strompfad gebildet werden kann, während der Transistor Q32 in den leitenden Zustand gebracht wird. Wenn in diesem Fall die Impedanz des Transistors Q32 zum Beispiel durch Erhöhen von dessen Gatelänge vergrößert wird, kann der Wert des Stroms weiter reduziert werden. Wenn weiterhin die Eingangsschwellenspannung des aus den Transistoren Q30 und Q31 gebildeten Inverters zum Minimieren der Zeitkonstanten für das Laden der Eingangssignalleitung 30 und zum Minimieren der Zeitdauer für den Übergang des Transistors Q32 in den leitenden Zustand gesetzt wird, kann der Wert des Stroms zum Zeitpunkt des Einschaltens der Potentialversorgung ebenfalls reduziert werden.

Obwohl die oben beschriebenen jeweiligen Ausführungsbeispiele auf den Fall bezogen sind, daß das Bestimmungssignal Φ in Abhängigkeit davon erzeugt wird, ob die Eingangssignalleitung 30 mit dem Versorgungspotential Vcc verbunden ist oder nicht, kann das Bestimmungssignal Φ auch in Abhängigkeit davon, ob die Eingangssignalleitung 30 mit dem Massepotential Vss verbunden ist oder nicht, erzeugt werden.

Bei dem in Fig. 6 gezeigten Aufbau sind p-Kanal-MOS-Transistoren Q40 und Q41 parallel zueinander zwischen der Potentialversorgungsleitung 31 und der Eingangssignalleitung 30 vorgesehen. Der p-Kanal-MOS-Transistor Q40 empfängt an seinem Gate ein Signal vor der Impulserzeugungsschaltung 40. Der p-Kanal-MOS-Transistor Q41 empfängt ein Bestimmungssignal an seinem Gate. Bei dem in Fig. 6 gezeigten Aufbau wird der Pegel des Bestimmungssignals in Abhängigkeit davon, ob die mit der Eingangssignalleitung 30 verbundene Anschlußfläche 20 für die Funktionsbestimmung mit dem Masseanschluß 25 verbunden ist oder nicht, gesetzt. Die Impulserzeugungsschaltung 40 hat den gleichen Aufbau wie die mit Bezug auf die Fig. 1 bis 4 beschriebene Schaltung, und das Signal aus der Inversion des Signals POR wird als ein Signal zum Rückstellen der Eingangssignalleitung 30 verwendet. Nun wird der Betrieb der in Fig. 6 gezeigten Schaltung mit Bezug auf ein in Fig. 7 gezeigtes Betriebssignaldiagramm erläutert.

Wenn das Versorgungspotential Vcc über die Anschlußfläche 21 an die Potentialversorgungsleitung 31 angelegt wird, wird das Steuersignal von der Impulserzeugungsschaltung 40 geliefert. Das Signal ist ein Signal, das mit einer Verzögerung einer vorbestimmten Zeit nach dem Einschalten der Potentialversorgung ansteigt, und zwar in gleicher Weise wie mit Bezug auf die Fig. 2 und 3 beschrieben. Daher befindet sich der Transistor Q40 im leitenden Zustand, bis das Signal nach dem Einschalten der Potentialversorgung ansteigt. Es sei angenommen, daß die Anschlußfläche 20 nicht mit dem Masseanschluß 25 verbunden ist; dann wird die Eingangssignalleitung 30 über den im leitenden Zustand befindlichen Transistor Q40 auf das Versorgungspotential Vcc aufgeladen. Wenn der Signalpotentialpegel auf der Eingangssignalleitung 30 die Eingangsschwellenspannung der Inverterstufe übersteigt, fällt das Bestimmungssignal Φ auf L-Pegel ab. Als Antwort auf den Abfall des Bestimmungssignals Φ auf L-Pegel wird der Transistor Q41 leitend, so daß das Versorgungspotential Vcc von der Potentialversorgungsleitung 31 weiterhin an die Eingangssignalleitung 30 angelegt wird, um das Potential auf der Eingangssignalleitung 30 auf dem Pegel von Vcc zu halten. Wenn das Signal von der Impulserzeugungsschaltung 40 auf H-Pegel ansteigt, wird andererseits der Transistor Q40 gesperrt. Dementsprechend wird, wenn die Anschlußfläche 20 sich in offenem Zustand befindet, das Potential auf der Eingangssignalleitung 30 während der Zufuhr elektrischer Leistung durch den Transistor Q41 auf einem H-Pegel gleich dem Vcc-Pegel gehalten.

Als nächstes wird der Betrieb für den Fall, daß die Anschlußfläche 20 mit dem Masseanschluß 25 verbunden ist, beschrieben. Wenn in diesem Fall das Potentialversorgungspotential Vcc an die Stromversorgungsleitung 31 angelegt wird, wird die Eingangssignalleitung 30 durch den in leitendem Zustand befindlichen Transistor Q40 aufgeladen. Da andererseits die Anschlußfläche 20 mit dem Masseanschluß 25 verbunden ist, wird die Eingangssignalleitung 30 über den Masseanschluß 25 auf den Pegel des Massepotentials Vss entladen. Wenn das Signal von der Impulserzeugungsschaltung 40 auf H-Pegel ansteigt, wird der Transistor Q40 gesperrt, und die Eingangssignalleitung 30 wird auf das Massepotential Vss entladen. Wenn das Potential auf der Eingangssignalleitung 30 kleiner wird als die Eingangsschwellenspannung des aus den Transistoren Q2 bis Q4 gebildeten Inverters, steigt das von der Inverterstufe abgegebene Signal Φ auf H-Pegel, wodurch der Transistor Q41 gesperrt wird. Bei dem in Fig. 6 gezeigten Aufbau befindet sich der Transistor Q40 während der Zeit vom Beginn des Anlegens des Versorgungspotentials Vcc bis zum Anstieg des Signals (in der Praxis einige Mikrosekunden) im leitenden Zustand, und folglich fließt von der Potentialversorgungsleitung 31 zum Massepotentialanschluß 25 ein Gleichstrom. Da jedoch die Impedanz des Transistors Q40 einen größtmöglichen Wert aufweist, kann der Wert dieses unerwünschten Stroms fließenden Stroms minimiert werden.

Bei der günstigsten in Fig. 8 gezeigten Ausführungsform ist das Eingangsgatter eines CMOS-Inverters mit der Eingangssignalleitung 30 verbunden und das Ausgangsgatter mit dem Gate des MOS-Transistor Q41 verbunden und der zum Steuern des Betriebs des p-Kanal-MOS-Transistors Q41 vorgesehen. Der CMOS-Inverter zum Steuern des Betriebs des Transistors Q41 weist einen p-Kanal-MOS-Transistor Q42 und einen n-Kanal-MOS-Transistor Q43 auf, die in komplementärer Weise miteinander verbunden sind. Bei diesem Aufbau ist die Eingangsschwellenspannung des aus den Transistoren Q42 und Q43 gebildeten Inverters auf einen geeigneten Wert zum Festhalten des Potentials auf der Eingangssignalleitung 30 zur Zeit des Einschaltens der Potentialversorgung festgelegt. Auch bei dem in Fig. 8 gezeigten Schaltungsaufbau wird die Eingangssignalleitung 30 für eine bestimmte Zeit durch die Funktion des Transistors Q40 geladen, und wenn das Potential der geladenen Eingangssignalleitung 30 die Eingangsschwellenspannung des aus den Transistoren Q42 und Q43 gebildeten Inverters übersteigt, wird ein Signal mit L-Pegel an das Gate des Transistors Q41 angelegt. Als Ergebnis wird der Transistor Q41 leitend, so daß die Eingangssignalleitung 30 auf dem Versorgungspotential Vcc gehalten wird, wenn sich die Anschlußfläche 20 in offenem Zustand befindet. Wenn die Anschlußfläche 20 mit dem Pegel des Massepotentials Vss verbunden ist, werden die Transistoren Q40 und Q41 beide nach dem Anstieg des Signals auf den H-Pegel nach Anlegen des Versorgungspotentials Vcc gesperrt, und folglich existiert kein Gleichstrom, und es wird keine Leistung verbraucht, wenn die Eingangssignalleitung 30 mit dem Massepotential Vss verbunden ist.

Bei dem in Fig. 9 gezeigten Aufbau wird das Bestimmungssignal verwendet, um das Potential auf der Eingangssignalleitung 30 zu erhalten, und es wird auch als ein Betriebssteuersignal für einen p-Kanal-MOS-Transistor Q52 zum Auftrennen eines Strompfads verwendet. Der in Fig. 9 gezeigte Aufbau entspricht dem in Fig. 5 gezeigten Aufbau. Somit ist das ursprüngliche Potential auf der Eingangssignalleitung 30 zum Zeitpunkt des Einschaltens der Potentialversorgung durch geeignetes Einstellen eines Verhältnisses von Eigenschaften der Transistoren Q50 und Q51 (und zwar eines Widerstandsverhältnisses und eines Schwellenspannungsverhältnisses, einer Stromtreiberfähigkeit usw.) sichergestellt. Wenn bei diesem Aufbau von Fig. 9 zum Beispiel die Leistungsfähigkeit des Transistors Q50 kleiner ist als jene des Transistors Q51 und wenn der Transistor Q51 unmittelbar nach dem Einschalten der Potentialversorgung früher leitend wird als der Transistor Q50, fällt das Signal Φ unmittelbar nach dem Einschalten der Potentialversorgung auf den L-Pegel ab, und der Transistor Q51 befindet sich unmittelbar nach dem Einschalten im leitenden Zustand, um die Eingangssignalleitung 30 auf den Pegel des Versorgungspotentials Vcc aufzuladen. Das Signal wird durch den Betrieb des aus den Transistoren Q50 und Q51 gebildeten Inverters auf den L-Pegel gesetzt, so daß der leitende Zustand des Transistors Q52 aufrechterhalten wird. Damit kann das Potential auf der Eingangssignalleitung 30 unmittelbar nach dem Einschalten der Potentialversorgung auf dem festen Pegel des Versorgungspotentials Vcc gehalten werden. Wenn die Anschlußfläche 20 mit dem Massepotential Vss verbunden ist, obwohl der Transistor Q52 für einen sehr kurzen Zeitraum in den leitenden Zustand gebracht ist, da die Eingangssignalleitung 30 über die Anschlußfläche 20 auf das Massepotential entladen wird, geht das Bestimmungssignal schnell auf den H-Pegel über, um den Transistor Q52 zu sperren, wodurch der Strom unterbrochen wird. Wenn in diesem Fall der Transistor Q52 mit einer hohen Impedanz ausgelegt ist, wird es möglich, den Betrag des Strom durch den leitenden Transistor Q52 zu reduzieren. Wenn in diesem Falle die Eingangsschwellenspannung des aus den Transistoren Q50 und Q51 gebildeten Inverters auf einen geeigneten Wert gesetzt ist, kann der Transistor Q52 während des Entladens der Eingangssignalleitung 30 gesperrt werden, was ermöglicht, den Strom zur Zeit des Einschaltens der Potentialversorgung zu minimieren. Auch im Fall des Verbindens der Anschlußfläche 20 mit dem Massepotential Vss ist der im Inverter zum Liefern des Signals enthaltene Transistor Q2 dafür vorgesehen, die Eingangsschwellenspannung der Inverterstufe einzustellen. Es ist jedoch nicht gesondert erforderlich, den Transistor Q2 vorzusehen.

Obwohl in den oben beschriebenen jeweiligen Ausführungsbeispielen der Schaltungsaufbau zum Erzeugen des Funktionsauswahlsignals in der integrierten Halbleiterschaltung mit CMOS-Schaltungs-Aufbau beschrieben worden ist, ist die vorliegende Erfindung auch auf andere das Drahtbond-Auswahlsystem verwendete Fälle anwendbar, bei denen zum Beispiel, wie in Fig. 10 gezeigt ist, die Auswahl verfügbarer Anschlußflächen durch die Drahtbondauswahltechnik erfolgt, um das Anpassen durch entsprechende Bondanschlußflächen bei einer Gehäuseform anzuwenden. Insbesondere ist die vorliegende Erfindung auf den in Fig. 10 gezeigten Aufbau anwendbar, der eine Auswahlflächenbestimmungssignal und eine Anschlußflächenumschaltschaltung 65 zum Verbinden entweder der Anschlußfläche 60a oder der Anschlußfläche 60c mit einer internen Schaltung 67 in Abhängigkeit von einem Signal von der Auswahlsignalerzeugungsschaltung 66 aufweist. Ein ähnliches Problem wie in bisher verwendeten Auswahlsignalerzeugungsschaltungen tritt in der Auswahlsignalerzeugungsschaltung 66 in dem in Fig. 10 gezeigten Aufbau auf, da ein Pegel eines von der Auswahlsignalerzeugungsschaltung 66 erzeugten Signals in Abhängigkeit vom Vorhandensein oder Nichtvorhandensein einer Bondverbindung zur Bondanschlußfläche 60b gesetzt wird, um entweder die Bondanschlußfläche 60a oder 60c mittels der Anschlußflächenumschaltschaltung 65 zu verbinden. Wenn die vorliegende Erfindung auf diesen Aufbau angewendet wird, kann jedoch die gleiche Wirkung wie in den oben beschriebenen Ausführungsbeispielen erhalten werden, und es wird möglich, eine integrierte Halbleiterschaltung zu schaffen, die eine Auswahlsignalerzeugungsschaltung mit geringer Leistungsaufnahme aufweist.

Claims (10)

1. Integrierte Halbleiterschaltung mit einer Schaltungseinrichtung zum Festlegen einer Betriebsfunktion der integrierten Halbleiterschaltung in Abhängigkeit der Verdrahtung einer Anschlußfläche (20) der integrierten Halbleiterschaltung, mit:
einer die Anschlußfläche (20) mit der Halbleiterschaltung verbindenden Eingangssignalleitung (30);
einer mit der Eingangssignalleitung (30) verbundenen ersten Teilschaltung (Q2, Q3, Q4; Q30, Q31; Q50, Q51) zum Erzeugen eines Bestimmungssignales (, Φ) zum Festlegen der Betriebsfunktion als Reaktion auf das Potential auf der Eingangssignalleitung (30);
einer mit der Halbleiterschaltung verbundenen ersten Potentialverversorgungsleitung (31, 32) zum Versorgen der Halbleiterschaltung mit einem ersten Betriebsversorgungspotential (Vcc, Vss) und
einer mit der Eingangssignalleitung (30) verbundenen zweiten Teilschaltung (Q12, Q13, Q14; Q32; Q41, Q42, Q43; Q52) zum Verbinden der Eingangssignalleitung (30) mit einer zweiten Potentialversorgungsleitung (32, 31) zum Anlegen eines zweiten Betriebsversorgungspotentiales (Vss, Vcc) an die Eingangssignalleitung (30);
gekennzeichnet durch:
eine Einrichtung zum Unterbrechen der durch die zweite Teilschaltung (Q12, Q13, Q14; Q32; Q41, Q42, Q43; Q52) geschalteten Verbindung, wenn das Potential auf der Eingangssignalleitung (30) mit der ersten Potentialversorgungsleitung (31) verbunden wird.

2. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch:
eine zwischen die erste Potentialversorgungsleitung (31, 32) und die Eingangssignalleitung (30) geschaltete Rückstelleinrichtung (Q11; Q32; Q40; Q52) zum Zurückstellen des Potentiales auf der Eingangssignalleitung (30) auf das erste Betriebsversorgungspotential (Vcc, Vss) und
einen Signalgeber (40) zum Anlgen eines Signales (POR, ) für eine vorbestimmte Zeitdauer zur Aktivierung der Rückstelleinrichtung (Q11, Q32, Q40, Q52) als Reaktion auf das Einschalten der Spannungsversorgung für die Halbleiterschaltung.

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Rückstelleinrichtung einen Schalttransistor hoher Impedanz (Q11, Q32, Q40, Q52) aufweist.

4. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Teilschaltung einen Inverter (Q13, Q14, Q42, Q43), der zwischen der ersten Potentialversorgungsleitung (31, 32) und der zweiten Potentialversorgungsleitung (32, 31) zum Invertieren des Potentiales auf der Eingangssignalleitung (30) und zum Abgeben des invertierten Potentiales vorgesehen ist, und
einen Schalttransistor (Q12, Q41), der zwischen der Eingangssignalleitung (30) und der zweiten Potentialversorgungsleitung (32, 31) vorgesehen ist und sich als Reaktion auf das Ausgangssignal des Inverters (Q13, Q14, Q42, Q43) im gesperrten Zustand befindet, aufweist (Fig. 1A, 8)

5. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Teilschaltung einen Schalttransistor (Q12, Q41, Q52) aufweist, der zwischen der Eingangsleitung (30) und der zweiten Potentialversorgungsleitung (32, 31) vorgesehen ist, und der in Abhängigkeit vom Bestimmungssignal (Φ, ) der ersten Teilschaltung (Q2, Q3, Q4, Q50, Q51) angesteuert wird. (Fig. 4, 5, 6, 9)

6. Integrierte Halbleiterschaltung nach Anspruch 2, 3 oder 5, dadurch gekennzeichnet, daß die Rückstelleinrichtung und die zweite Teilschaltung gemeinsam einen Schalttransistor (Q32, Q52) aufweisen, der zwischen der Eingangssignalleitung (30) und der zweiten Potentialversorgungsleitung (32, 31) vorgesehen ist und der in Abhängigkeit vom Bestimmungssignal (Φ, ) der ersten Teilschaltung (Q30, Q31, Q50, Q51) angesteuert wird. (Fig. 5, 9)

7. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Signalgeber (40) eine Einrichtung (Q20, C) zum Verzögern eines Anstiegs des Potentials auf der ersten Potentialversorgungsleitung aufweist.

8. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Signalgeber (40) einen Inverter (I1, I2, I3) zum Empfangen eines Ausgangssignals der Verzögerungseinrichtung (Q20, C) aufweist.

9. Integrierte Halbleiterschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (Q20, C) eine RC-Verzögerungseinrichtung mit einer einen Widerstand darstellenden Einrichtung (Q20) und einer kapazitiven Einrichtung (C) aufweist.

10. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das erste Betriebsversorgungspotential die Spannungsversorgung (Vcc) für die Halbleiterschaltung und das zweite Betriebsversorgungspotential das Massepotential (Vss) ist oder
daß das erste Betriebsversorgungspotential das Massepotential (Vss) und das zweite Betriebsversorgungspotential die Spannungsversorgung (Vcc) für die Halbleiterschaltung ist.