DE10317279B4 - Verzögerungsschaltung - Google Patents
Verzögerungsschaltung Download PDFInfo
- Publication number
- DE10317279B4 DE10317279B4 DE10317279A DE10317279A DE10317279B4 DE 10317279 B4 DE10317279 B4 DE 10317279B4 DE 10317279 A DE10317279 A DE 10317279A DE 10317279 A DE10317279 A DE 10317279A DE 10317279 B4 DE10317279 B4 DE 10317279B4
- Authority
- DE
- Germany
- Prior art keywords
- node
- input
- delay circuit
- delay
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pulse Circuits (AREA)
Abstract
Verzögerungsschaltung
mit
– einem Schaltungseingang zum Empfangen eines zwischen einem hohen und einem niedrigen Spannungspegel wechselfähigen Eingangssignals (IN) und
– einer an den Schaltungseingang angekoppelten Verzögerungskette zum Verzögern des Eingangssignals (IN),
gekennzeichnet durch
– eine Schaltungsstruktur (406, 407, 408), die hinter dem Schaltungseingang mit einem Knoten (A1) der Verzögerungskette verbunden ist und den Knoten, wenn dessen Spannung durch einen Pegelwechsel des Eingangssignals vom hohen auf den niedrigen Pagel wechselt, mit einem Zusatzstrom versorgt, der die Flankensteilheit des Pegelwechsels des Knotens vom hohen auf den niedrigen Pegel mit zunehmendem Wert des hohen Spannungspegels stärker reduzierend beeinflusst und dadurch einen Zeitunterschied von Triggerpunkten (TP1, TP2, TP3) des Pegelwechsels des Knotens bei verschiedenen Werten des hohen Spannungspegels verringert.
– einem Schaltungseingang zum Empfangen eines zwischen einem hohen und einem niedrigen Spannungspegel wechselfähigen Eingangssignals (IN) und
– einer an den Schaltungseingang angekoppelten Verzögerungskette zum Verzögern des Eingangssignals (IN),
gekennzeichnet durch
– eine Schaltungsstruktur (406, 407, 408), die hinter dem Schaltungseingang mit einem Knoten (A1) der Verzögerungskette verbunden ist und den Knoten, wenn dessen Spannung durch einen Pegelwechsel des Eingangssignals vom hohen auf den niedrigen Pagel wechselt, mit einem Zusatzstrom versorgt, der die Flankensteilheit des Pegelwechsels des Knotens vom hohen auf den niedrigen Pegel mit zunehmendem Wert des hohen Spannungspegels stärker reduzierend beeinflusst und dadurch einen Zeitunterschied von Triggerpunkten (TP1, TP2, TP3) des Pegelwechsels des Knotens bei verschiedenen Werten des hohen Spannungspegels verringert.
Description
- Die Erfindung betrifft eine Verzögerungsschaltung nach dem Oberbegriff des Anspruchs 1, insbesondere zur Verwendung für Halbleiterspeicherbauelemente.
- Halbleiterspeicher können interne Schaltungen durch Signale mit unterschiedlichen Betriebszeitabstimmungen steuern. Entlang von Signalausbreitungspfaden können Verzögerungsschaltungen angeordnet sein, um solche verschiedenen Signalbetriebs-Zeittakte zu erzeugen. Insbesondere Hochfrequenzspeicher, wie DRAMs, SRAMs und Flash-Speicher, können Adressenübergangsdetektionsschaltungen (ATD-Schaltungen) benutzen, um auf Speicherkernschaltungen, wie Abtastverstärker und Speicherzellen, in Abhängigkeit von Adressübergängen zuzugreifen.
-
1 zeigt einen herkömmlichen universellen Flash-Speicher. Der universelle Flash-Speicher beinhaltet einen Adressenpuffer110 , einen Wortleitungsdecoder120 , einen Bitleitungsdecoder130 , einen Speicher zellenblock140 , eine ATD-Schaltung150 , einen Abtastverstärker160 und einen Eingabe-/Ausgabepuffer170 . Der Adressenpuffer110 ist generell in der Lage, externe Adressensignale zu dem Wortleitungs- und dem Bitleitungsdecoder120 ,130 zu übertragen. Ein Datenbit einer Speicherzelle, die von dem Wortleitungs- und dem Bitleitungsdecoder120 ,130 bestimmt wird, kann durch den Abtastverstärker160 in den Eingangs-/Ausgangspuffer170 gespeist werden. Der Abtastverstärker160 ist in der Lage, die Gültigkeit von Daten festzustellen, die von der ausgewählten Speicherzelle ausgelesen werden. Der Abtastverstärker160 kann zudem Signale von der ATD-Schaltung150 empfangen, die eine Verzögerungsschaltung200 umfaßt. Diese Signale instruieren den Abtastverstärker160 , Ladungen auf einer Bitleitung abzuführen, die eventuell nach dem Abtasten der Daten verbleiben. Zusätzlich können die Signale von der ATD-Schaltung150 und von der Verzögerungsschaltung200 benutzt werden, um den Abtastverstärker160 zu aktivieren. - Generell ist die Arbeitsgeschwindigkeit einer integrierten Schaltung proportional zu einem jeweiligen Versorgungsspannungspegel Vdd. Ein höherer Versorgungsspannungspegel Vdd erhöht oft die Arbeitsgeschwindigkeit, während ein niedrigerer Versorgungsspannungspegel Vdd die Arbeitsgeschwindigkeit herabsetzt. Deshalb können die von der Verzögerungsschaltung
200 erzeugten Signale unterschiedliche Zeittaktsteuerungen haben, wenn der Spannungspegel variiert. -
2 zeigt eine herkömmliche Realisierung für die Verzögerungsschaltung200 . Die Verzögerungsschaltung200 beinhaltet in dieser Realisierung einen Inverter201 , einen Widerstand202 , einen Kondensator203 , einen Inverter204 und ein NAND-Gatter205 . Ein Eingangssignal an einem Eingang IN kann an einen Eingang des NAND-Gatters205 über die Inverter201 und204 und den Widerstand202 angelegt werden. Wie aus der Darstellung ersichtlich ist, wird das Eingangssignal an den anderen Eingang des NAND-Gatters205 direkt angelegt. -
3 zeigt ein Zeitablaufdiagramm der herkömmlichen Verzögerungsschaltung200 von2 . Wie aus der Darstellung ersichtlich ist, treten in Abhängigkeit von Änderungen des Versorgungsspannungspegels Vdd verschiedene Übergangszeiten am Eingangsknoten IN, an einem Zwischenknoten A und an einem Ausgangsknoten OUT auf. Das Eingangssignal hat bei einem Versorgungsspannungspegel Vdd = 1,5V eine längere Übergangszeit als bei einem Versorgungsspannungspegel Vdd = 3,5V. Entsprechendes gilt für den Knoten A, der auf eine ansteigende Flanke des Eingangssignals reagiert, das den Inverter201 , den Widerstand202 und den Kondensator203 durchläuft, und dessen Signal einen niedrigen Pegel bei einer Versorgungsspannung Vdd = 1,5V später erreicht als bei einer Versorgungsspannung Vdd = 3,5V. Ein vom NAND-Gatter205 erzeugtes Ausgangssignal reagiert auf einen jeweiligen Triggerpunkt T1, T2 oder T3 am Knoten A. Als Ergebnis ist der Übergang des Ausgangssignals bei einer Versorgungsspannung Vdd = 1,5V langsamer als bei einer Versorgungsspannung Vdd = 3,5V. - Schwankungen des Ausgangssignals der ATD-Schaltung
150 zusammen mit Änderungen des Versorgungsspannungspegels können somit zu Fehlern in der Speicherschaltung führen. - In der Patentschrift US 5.006.738 A und der nachveröffentlichten Offenlegungsschrift
DE 100 56 881 A1 sind Verzögerungsschaltungen der gattungsgemäßen Art beschrieben, die einen vom Eingangssignal angesteuerten Schalttransistor zwischen dem Schaltungsausgang und Masse sowie einen als Konstantstromquelle fungierenden Transistor zwischen einer Versorgungsspannung und dem Schaltungsausgang umfassen. Zwischen der Konstantstromquelle und der Versorgungsspannung befindet sich ein weiterer, vom Eingangssignal angesteuerter Schalttran sistor. Der die Konstantstromquelle repräsentierende Transistor wird über eine Stromspiegelkonfiguration gesteuert. - Es ist Aufgabe der Erfindung, eine Verzögerungsschaltung anzugeben, die mit relativ geringem Aufwand ein auch bei verschiedenen Versorgungsspannungspegeln vergleichsweise stabiles Ausgangssignal liefert.
- Die Erfindung löst diese Aufgabe durch eine Verzögerungsschaltung mit den Merkmalen des Patentanspruchs 1.
- Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt.
- Es zeigen:
-
1 ein Blockschaltbild eines herkömmlichen Flash-Speichers; -
2 ein Schaltbild einer herkömmlichen Verzögerungsschaltung; -
3 ein Zeitablaufdiagramm der in2 dargestellten Verzögerungsschaltung; -
4 ein Schaltbild einer erfindungsgemäßen Verzögerungsschaltung; -
5 ein Zeitablaufdiagramm der in4 dargestellten Verzögerungsschaltung; -
6 ein Schaltbild einer weiteren erfindungsgemäßen Verzögerungsschaltung; und -
7 ein Zeitablaufdiagramm der in6 dargestellten Verzögerungsschaltung. -
4 zeigt ein Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Verzögerungsschaltung, das z.B. in universellen Flash-Speichern benutzt werden kann, wie im universellen Flash-Speicher von1 . Selbstverständlich können die Ausführungsbeispiele der Erfindung bei Bedarf auch in anderen Schaltungsanordnungen benutzt werden. - Wie aus
4 ersichtlich ist, beinhaltet die Verzögerungsschaltung in diesem Beispiel einen Inverter401 , einen Widerstand402 , einen Kondensator403 , einen Inverter404 , ein NAND-Gatter405 , einen PMOS-Transistor406 , einen PMOS-Transistor407 und einen Kondensator408 . Der Inverter401 , der Widerstand402 und der Inverter404 sind zwischen dem Eingang IN und einem Eingang des NAND-Gatters405 in Reihe geschaltet. Ein Knoten A1, der zwischen dem Widerstand402 und dem Inverter404 angeordnet ist, ist an einen Anschluß des Kondensators403 angekoppelt. Der andere Anschluß des Kondensators403 ist mit Masse verbunden. Das Eingangssignal IN wird außerdem direkt an einen Eingang des NAND-Gatters405 und an einen Gate-Anschluß des PMOS-Transistors406 angelegt, der zwischen einer Versorgungsspannung Vdd und einem Knoten B eingeschleift ist. Der Knoten B ist über den PMOS-Transistor407 mit dem Knoten A1 verbunden, wobei ein Gate-Anschluß des PMOS-Transistors407 an den Knoten A1 angekoppelt ist. Der Kondensator408 ist zwischen dem Knoten B und Masse eingeschleift. -
5 zeigt ein Zeitablaufdiagramm von Ausgangscharakteristiken der in4 dargestellten Verzögerungsschaltung. Wenn ein Signal mit einem niedrigen Pegel an den Eingang IN angelegt wird, wird der Knoten A1 durch den Inverter401 auf einen hohen Pegel gesetzt. Zusätzlich schaltet das Signal mit dem niedrigen Pegel den PMOS-Transistor406 leitend, wodurch der Versorgungsspannungspegel Vdd zum Knoten B durchgeschaltet wird. Der Versorgungsspannungspegel Vdd am Knoten B erhöht den Spannungspegel am Knoten A1. Zudem wird als Ergebnis der Aktivierung des PMOS-Transistors406 der an den Knoten B angekoppelte Kondensator408 auf den Spannungspegel Vdd aufgeladen. Der diodengekoppelte PMOS-Transistor407 bleibt in einem sperrenden Zustand, sogar bei einem leitenden Kanalzustand, da zwischen seinem Source-Anschluß bzw. Knoten B und seinem Drain-Anschluß bzw. Knoten A1 keine Spannungsdifferenz vorhanden ist. - Wenn ein Signal mit einem hohen Pegel an den Eingang IN angelegt wird, wird der Knoten A1 durch den Inverter
401 auf einen niedrigen Pegel gesetzt. Zusätzlich verbleibt der PMOS-Transistor406 durch das Signal mit dem hohen Pegel in einem sperrenden Zustand oder wird durch das Signal mit dem hohen Pegel in einen sperrenden Zustand umgeschaltet. Dies erlaubt dem Kondensator408 , sich zu entladen. Die Entladespannung schaltet den PMOS-Transistor407 in einen leitenden Zustand, wodurch ein Stromfluß zwischen dem Knoten A1 und dem Knoten B ermöglicht wird. Im dargestellten Ausführungsbeispiel entspricht der Entladespannungspegel am Knoten B z.B. dem Versorgungsspannungspegel Vdd. - Weil die Entladungsrate des Kondensators
408 bei einem Versorgungsspannungspegel Vdd = 3,5V größer ist als bei einem Versorgungsspannungspegel Vdd = 1,5V, wechselt das Signal am Knoten A1 bei einem Versorgungsspannungspegel Vdd = 3,5V langsamer auf einen niedrigeren Pegel als bei einem Versorgungsspannungspegel Vdd = 1,5V. Jedoch wird bei einem Versorgungsspannungspegel Vdd von ungefähr 1,5V der Übergang am Knoten A1 nicht verändert, da der PMOS-Transistor407 nicht vollständig leitend geschaltet ist. Deshalb verringert die Verzögerungsschaltung nach4 die Unterschiede in der Übergangsgeschwindigkeit bzw. Übergangszeit am Knoten A1 entsprechend den Änderungen des Versorgungsspannungspegels Vdd. - Wie aus
5 ersichtlich ist, treten aufgrund der erfindungsgemäßen Verzögerungsschaltung Triggerpunkte TP1 bis TP3 in einem sehr engen Zeitfenster auf. - Das Spannungssignal am Knoten A1 wird nach Passieren des Inverters
404 an das NAND-Gatter405 angelegt. Weil das Ausgangssignal des NAND-Gatters405 vom am Knoten A1 auftretenden Spannungsübergang abhängig ist, kann das Ausgangssignal OUT der Verzögerungsschaltung in Abhängigkeit vom Triggerpunkt am Knoten A1 auf einen niedrigen Pegel wechseln. Weil die Triggerpunkte TP1 bis TP3 in einem sehr engen Zeitfenster auftreten, erfolgt der Wechsel des Ausgangssignals OUT im wesentlichen zum gleichen Zeitpunkt, unabhängig davon, ob der Versorgungsspannungspegel Vdd gleich 1,5V, 2,5V oder 3,5V beträgt. -
6 zeigt ein Schaltbild eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Verzögerungsschaltung.7 zeigt ein Zeitablaufdiagramm von Ausgangscharakteristiken der in6 dargestellten Verzögerungsschaltung. Die in6 dargestellte Verzögerungsschaltung entspricht der Schaltung von4 mit der Ausnahme, dass die Verzögerungsschaltung nach6 einen zusätzlichen Inverter605 aufweist, der in Reihe zwischen einem Inverter604 , der dem Inverter404 aus4 entspricht, und einem Eingang des NAND-Gatters606 eingeschleift ist, das dem NAND-Gatter405 aus4 entspricht. Deshalb hat das Ausgangssignal OUT einen logischen Zustand, der entgegengesetzt zum logischen Zustand des in5 dargestellten Ausgangssignals ist. Um das in7 dargestellte Zeitablaufdiagramm zu erhalten, zu dessen Erläuterung auf die obige Beschreibung der5 verwiesen werden kann, können als Alternative die beiden Inverter604 und605 auch entfallen. - Die beschriebenen Ausführungsbeispiele der Erfindung benutzen beispielhaft drei Spannungspegel und drei Übergangspunkte. Die Erfindung ist jedoch selbstverständlich auch für Schaltungen mit einer anderen Anzahl von Spannungspegeln und Übergangspunkten in analoger Weise geeignet. Des weiteren ist anzumerken, dass die erfindungsgemäße Maßnahme, für eine Schaltung mit einem Eingang und einem Ausgang eine hinter dem Eingang an die Schaltung angekoppelte Spannungsquelle vorzusehen, die in Abhängigkeit von einem Eingangssignal am Eingang aktivierbar ist, nicht nur wie beschrieben für eine Verzögerungsschaltung nutzbringend einsetzbar ist, sondern auch für eine beliebige andere derartige Schaltung. Dabei ist die Spannungsquelle vorzugsweise über zwei serielle Transistoren mit zwischenliegendem Kondensator angekoppelt.
- Die erfindungsmäßigen Schaltungen können generell unter Verwendung üblicher Elemente wie Widerstände, Kondensatoren etc. als diskrete Schaltungen oder auch als vorgepackte Logikbausteine, z.B. integrierte Schaltkreise (ICs), Gatter etc. und/oder in Software, z.B. Mathlab®, Labview® etc., realisiert werden.
Claims (11)
- Verzögerungsschaltung mit – einem Schaltungseingang zum Empfangen eines zwischen einem hohen und einem niedrigen Spannungspegel wechselfähigen Eingangssignals (IN) und – einer an den Schaltungseingang angekoppelten Verzögerungskette zum Verzögern des Eingangssignals (IN), gekennzeichnet durch – eine Schaltungsstruktur (
406 ,407 ,408 ), die hinter dem Schaltungseingang mit einem Knoten (A1) der Verzögerungskette verbunden ist und den Knoten, wenn dessen Spannung durch einen Pegelwechsel des Eingangssignals vom hohen auf den niedrigen Pagel wechselt, mit einem Zusatzstrom versorgt, der die Flankensteilheit des Pegelwechsels des Knotens vom hohen auf den niedrigen Pegel mit zunehmendem Wert des hohen Spannungspegels stärker reduzierend beeinflusst und dadurch einen Zeitunterschied von Triggerpunkten (TP1, TP2, TP3) des Pegelwechsels des Knotens bei verschiedenen Werten des hohen Spannungspegels verringert. - Verzögerungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungskette einen ersten Inverter (
401 ,601 ), der mit dem Eingang verbunden ist, einen zwischen den Knoten (A1) und den ersten Inverter (401 ,601 ) eingeschleiften Widerstand (402 ,602 ), einen mit dem Widerstand (402 ,602 ) und dem Knoten verbundenen Kondensator (403 ,603 ) und einen zweiten Inverter (401 ,604 ) umfaßt, der mit dem Widerstand (402 ,602 ), dem Knoten und dem Kondensator (403 ,603 ) verbunden ist. - Verzögerungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Verzögerungskette einen dritten Inverter (
605 ) umfaßt, der mit dem zweiten Inverter (604 ) verbunden ist. - Verzögerungsschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Verzögerungskette ein logisches Gatter (
405 ,606 ) mit zwei Eingängen umfaßt, von denen ein erster Gattereingang mit dem zweiten Inverter (404 ) oder dem dritten Inverter und ein zweiter Gattereingang mit dem Schaltungseingang verbunden ist. - Verzögerungsschaltung nach Anspruch 4, dadurch gekennzeichnet, dass das logische Gatter (
405 ,606 ) ein NAND-Gatter ist. - Verzögerungsschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der zweite Gattereingang direkt mit dem Schaltungseingang verbunden ist.
- Verzögerungsschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schaltungsstruktur eine Spannungsquelle beinhaltet, die über einen ersten Transistor (
406 ,607 ) und einen zweiten Transistor (407 ,608 ) an den Knoten (A1) angekoppelt ist. - Verzögerungsschaltung nach Anspruch 7, dadurch gekennzeichnet, dass die Schaltungsstruktur einen Kondensator (
408 ,609 ) aufweist, der an einen Knoten (B) der Schaltungsstruktur zwischen dem ersten (406 ,607 ) und dem zweiten Transistor (407 ,608 ) angekoppelt ist. - Verzögerungsschaltung nach Anspruch 8, dadurch gekennzeichnet, dass das Eingangssignal mit einem ersten Spannungspegel den ersten Transistor (
406 ,607 ) leitend schaltet, wodurch ein Strom fließt, der den Kondensator (408 ,609 ) der Schaltungsstruktur auflädt. - Verzögerungsschaltung nach Anspruch 9, dadurch gekennzeichnet, dass das Eingangssignal mit einem zweiten Spannungspegel den Kondensator (
408 ,609 ) der Schaltungsstruktur über den zweiten Transistor (407 ,608 ) entlädt. - Verzögerungsschaltung nach Anspruch 10, dadurch gekennzeichnet, dass das Eingangssignal den ersten Transistor (
406 ,607 ) sperrend schaltet, wenn der Kondensator (408 ,609 ) entladen wird, wobei durch das Sperren des ersten Transistors (406 ,607 ) der zweite Transistor (407 ,608 ) vorgespannt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002-19951 | 2002-04-12 | ||
KR10-2002-0019951A KR100521360B1 (ko) | 2002-04-12 | 2002-04-12 | 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10317279A1 DE10317279A1 (de) | 2003-11-06 |
DE10317279B4 true DE10317279B4 (de) | 2006-09-28 |
Family
ID=28786933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10317279A Expired - Fee Related DE10317279B4 (de) | 2002-04-12 | 2003-04-09 | Verzögerungsschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6867628B2 (de) |
JP (1) | JP4032008B2 (de) |
KR (1) | KR100521360B1 (de) |
CN (1) | CN1452176B (de) |
DE (1) | DE10317279B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734457B2 (en) * | 2001-11-27 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US7460441B2 (en) * | 2007-01-12 | 2008-12-02 | Microchip Technology Incorporated | Measuring a long time period |
CN101557211B (zh) * | 2009-04-30 | 2011-05-18 | 上海新茂半导体有限公司 | 时序信号源电路 |
US8325510B2 (en) * | 2010-02-12 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Weak bit compensation for static random access memory |
US8385136B2 (en) * | 2010-10-27 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of operating the same |
CN103368366B (zh) * | 2012-03-29 | 2016-10-19 | 深圳市安邦信电子有限公司 | 变频器过流保护电路 |
CN103680592B (zh) * | 2013-12-05 | 2017-03-01 | 中国科学院微电子研究所 | 一种延时单元电路及地址信号变化检测电路 |
CN108347232A (zh) * | 2017-01-25 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 延迟电路及存储器电路 |
CN109921770A (zh) * | 2019-03-07 | 2019-06-21 | 维沃移动通信有限公司 | 一种马达驱动电路及终端设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006738A (en) * | 1987-10-31 | 1991-04-09 | Sony Corporation | Delay circuit for integrated circuit |
DE10056881A1 (de) * | 2000-11-16 | 2002-05-29 | Infineon Technologies Ag | Integrierter Speicher |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3472586B2 (ja) * | 1992-03-19 | 2003-12-02 | 株式会社日立製作所 | 半導体集積回路装置 |
WO1995013656A1 (en) * | 1993-11-09 | 1995-05-18 | Motorola Inc. | Circuit and method for generating a delayed output signal |
JPH07154221A (ja) * | 1993-11-25 | 1995-06-16 | Nec Corp | 遅延回路 |
US5986492A (en) * | 1995-06-05 | 1999-11-16 | Honeywell Inc. | Delay element for integrated circuits |
JP2874613B2 (ja) * | 1995-10-11 | 1999-03-24 | 日本電気株式会社 | アナログ遅延回路 |
US5748542A (en) * | 1996-12-13 | 1998-05-05 | Micron Technology, Inc. | Circuit and method for providing a substantially constant time delay over a range of supply voltages |
JPH11186887A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Electric Corp | 遅延回路 |
KR100503958B1 (ko) * | 1998-03-26 | 2005-09-30 | 주식회사 하이닉스반도체 | 어드레스 천이 검출 회로 |
KR100289398B1 (ko) * | 1998-04-22 | 2001-05-02 | 김영환 | 주소천이 검출신호 덧셈회로 |
US6034557A (en) * | 1998-07-31 | 2000-03-07 | Xilinx, Inc. | Delay circuit with temperature and voltage stability |
US6150864A (en) * | 1998-08-24 | 2000-11-21 | Yach; Randy L. | Time delay circuit which is voltage independent |
JP3144395B2 (ja) * | 1998-10-07 | 2001-03-12 | 日本電気株式会社 | ディレイ回路 |
US6262616B1 (en) * | 1999-10-08 | 2001-07-17 | Cirrus Logic, Inc. | Open loop supply independent digital/logic delay circuit |
US6323712B1 (en) * | 2000-06-26 | 2001-11-27 | Etron Technology, Inc. | Delay circuit with voltage compensation |
US6624680B2 (en) * | 2000-12-29 | 2003-09-23 | Texas Instruments Incorporated | Reduction of propagation delay dependence on supply voltage in a digital circuit |
US6529058B2 (en) * | 2001-01-11 | 2003-03-04 | Broadcom Corporation | Apparatus and method for obtaining stable delays for clock signals |
-
2002
- 2002-04-12 KR KR10-2002-0019951A patent/KR100521360B1/ko not_active IP Right Cessation
-
2003
- 2003-04-03 JP JP2003100785A patent/JP4032008B2/ja not_active Expired - Fee Related
- 2003-04-03 US US10/405,357 patent/US6867628B2/en not_active Expired - Fee Related
- 2003-04-09 DE DE10317279A patent/DE10317279B4/de not_active Expired - Fee Related
- 2003-04-10 CN CN031103707A patent/CN1452176B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006738A (en) * | 1987-10-31 | 1991-04-09 | Sony Corporation | Delay circuit for integrated circuit |
DE10056881A1 (de) * | 2000-11-16 | 2002-05-29 | Infineon Technologies Ag | Integrierter Speicher |
Also Published As
Publication number | Publication date |
---|---|
CN1452176A (zh) | 2003-10-29 |
CN1452176B (zh) | 2012-05-23 |
KR100521360B1 (ko) | 2005-10-12 |
KR20030081625A (ko) | 2003-10-22 |
DE10317279A1 (de) | 2003-11-06 |
JP4032008B2 (ja) | 2008-01-16 |
JP2003318708A (ja) | 2003-11-07 |
US20030193359A1 (en) | 2003-10-16 |
US6867628B2 (en) | 2005-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE4447250C2 (de) | Datenausgabepuffer | |
DE4238063C2 (de) | Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion | |
DE102005061375B4 (de) | NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE3911450A1 (de) | Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen | |
DE69629669T2 (de) | Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE4437757A1 (de) | Referenzspannungserzeugungsschaltung | |
DE69530748T2 (de) | Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz | |
DE4213311C2 (de) | Spannungserhöhungs- und Halteschaltung und eine solche enthaltende Ausgabepufferschaltung | |
DE10157997A1 (de) | Ladungspumpschaltung und zugehöriges Betriebsverfahren | |
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
DE3249749C2 (de) | ||
DE10317279B4 (de) | Verzögerungsschaltung | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE102004033450B4 (de) | Halbleiterspeicherbaustein, Spannungsgenerator und Programmierunterstützungsverfahren | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE10239867A1 (de) | Konfigurierbare Ausgangstreiberschaltung | |
EP0961291B1 (de) | Fuselatch-Schaltung | |
DE10335010A1 (de) | Interne Spannungsgeneratorschaltung | |
DE19834957C2 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |