-
Die
Erfindung betrifft einen Halbleiterspeicherbaustein, insbesondere
einen Flashspeicherbaustein, eine Spannungsgeneratorschaltung für einen
Halbleiterspeicherbaustein und ein Verfahren zur Programmierunterstützung in
einem Halbleiterspeicherbaustein.
-
Ein
Flashspeicherbaustein ist ein besonderer Typ eines nichtflüchtigen,
elektrisch löschbaren und
programmierbaren Nur-Lese-Speicherbausteins (EEPROM), der keine
Auffrischungsfunktion benötigt.
Flashspeicherbausteine können
in einen NOR-Typ und einen NAND-Typ klassifiziert werden. Der NOR-Typ
wird primär
genutzt, um kleine Informationsumfänge mit hoher Geschwindigkeit
zu speichern, während
der NAND-Typ im Wesentlichen zum Speichern von größeren Informationsumfängen genutzt
wird.
-
1 zeigt
ein Blockschaltbild eines typischen herkömmlichen Flashspeicherbausteins
100 vom
NAND-Typ, der ein Speicherzellenfeld
12, einen Zeilendecoder
14 und
eine Seitenpufferschaltung
16 umfasst, siehe zu entsprechenden
Flashspeichern auch z. B. die Patentschrift
US 5.982.663 . Das Speicherzellenfeld
12 umfasst
eine Mehrzahl von Zellketten. Eine gege bene Zellkette
121 umfasst
einen Kettenauswahltransistor SST, der mit einer Bitleitung BL1
verbunden ist, einen Masseauswahltransistor GST, der mit einer gemeinsamen
Sourceleitung CSL verbunden ist, und eine Mehrzahl von Speicherzellen M1
bis Mm. Die mehreren Speicherzellen M1 bis Mm sind in Reihe zwischen
dem Kettenauswahltransistor SST und dem Masseauswahltransistor GST
eingeschleift. Ein Gateanschluss des Kettenauswahltransistors SST
ist mit einer Kettenauswahlleitung SSL verbunden und ein Gateanschluss
des Masseauswahltransistors GST ist mit einer Masseauswahlleitung
GSL verbunden.
-
Die
Mehrzahl von Speicherzellen M1 bis Mm sind Transistoren, von denen
jeder ein floatendes Gate und ein Steuergate aufweist. Die Steuergates der
Speicherzellen M1 bis Mm in jeder Reihe sind mit einer korrespondierenden
Wortleitung aus einer Mehrzahl von Wortleitungen WL1 bis WLm verbunden,
die vom Zeilendecoder 14 abgehen. Eine Zeile von Speicherzellen,
die mit einer einzigen Wortleitung verbunden sind, wird auch als
Seite bezeichnet. Beispielsweise entspricht eine Reihe von Speicherzellen
M1, die mit der Wortleitung WL1 verbunden ist, einer Seite 122.
-
Eine
Mehrzahl von Bitleitungen BL1 bis BLn ist mit der Seitenpufferschaltung 16 verbunden.
Die Seitenpufferschaltung 16 ist eine Registerschaltung, die
benutzt wird, um große
Datenumfänge
in einer kurzen Zeitperiode zu lesen und/oder zu speichern. Daten,
die von außerhalb
eingegeben werden, werden über
die Seitenpufferschaltung 16 im Speicherzellenfeld 12 gespeichert,
und Daten, die vom Speicherzellenfeld 12 ausgegeben werden,
werden über die
Seitenpufferschaltung 16 nach außen ausgegeben.
-
Jeweilige
Speicherzellen M1 bis Mm werden durch Anlegen einer hohen Programmierspannung an
die Steuergates der Speicherzellen M1 bis Mm, durch Setzen einer
vorbestimmten Spannung auf der Bitleitung BL1 und durch Steuern
von Schwellenspannungen der Zellentransistoren programmiert. Zum
Programmieren der Speicherzellen M1 bis Mm wird ein korrespondierender
Kettenauswahltransistor SST leitend geschaltet. Dadurch muss eine
Spannung auf der Bitleitung BL1 niedriger als eine Spannung Vssl-Vth_sst
sein, welche durch eine Subtraktion einer Schwellen- oder Schwellwertspannung Vth_sst
des Kettenauswahltransistors SST von einer Spannung Vssl auf der
Kettenauswahlleitung SSL erzeugt wird.
-
Andererseits
muss der Kettenauswahltransistor SST sperrend geschaltet werden,
um zu verhindern, dass die Speicherzellen M1 bis Mm programmiert
werden. Daher muss die Spannung auf der Bitleitung BL1 größer als
die Spannung Vssl-Vth_sst sein, welche durch die Subtraktion der Schwellwertspannung
Vth_sst des Kettenauswahltransistors SST von der Spannung Vssl auf
der Kettenauswahlleitung SSL erzeugt wird. Beim Programmieren der
Speicherzellen M1 bis Mm wird die Spannung Vssl auf der Kettenauswahlleitung
SSL typischerweise auf eine Versorgungsspannung Vcc gesetzt und
die Spannung auf der Bitleitung BL1 wird typischerweise auf eine
Massespannung oder auf eine spezifische Spannung gesetzt, die höher als
die Massespannung ist.
-
2 zeigt
eine Kennlinie, welche den Zusammenhang zwischen der Spannung Vblc
auf der Bitleitung BL1, der Spannung Vssl auf der Kettenauswahlleitung
SSL und der Versorgungsspannung Vcc beim Programmieren des herkömmlichen
Flashspeicherbausteins 100 vom NAND-Typ darstellt. Wie aus 2 ersichtlich
ist, ist die Spannung Vssl proportional zur Spannung Vcc. Die Spannung
auf der Bitleitung BL1 hat einen spezifischen Spannungspegel von
Vblc.
-
Der
Pegel der Spannung Vcc kann jedoch durch Rauschen oder andere Faktoren
verändert werden.
Wird der Pegel der Spannung Vcc verändert, dann wird auch der Pegel
der Spannung Vssl auf der Kettenaus wahlleitung SSL verändert. Verkleinert
sich die Spannung Vssl auf der Kettenauswahlleitung SSL durch Abnahme
der Spannung Vcc, während
die Spannung auf der Bitleitung BL1 auf den spezifischen Pegel Vblc
festgelegt ist, dann wird der Kettenauswahltransistor SST nicht
leitend geschaltet. In diesem Fall können die Speicherzellen des
herkömmlichen
Flashspeicherbausteins 100 vom NAND-Typ nicht programmiert
werden.
-
In 2 repräsentiert
C1 den Fall, in dem die Differenz zwischen der Spannung Vssl auf
der Kettenauswahlleitung SSL und der Spannung Vblc auf der Bitleitung
BL1 größer als
die Schwellwertspannung Vth_sst ist. In diesem Fall ist es möglich, die Speicherzellen
zu programmieren. C2 repräsentiert den
Fall, in dem die Differenz zwischen der Spannung Vssl auf der Kettenauswahlleitung
SSL und der Spannung Vblc niedriger als die Schwellwertspannung
Vth_sst des Kettenauswahltransistors SST ist. In diesem Fall ist
es nicht möglich,
die Speicherzellen zu programmieren. Entsprechend kann ein Programmierfehler
auftreten, wenn zu programmierende Zellen nicht programmiert werden.
-
Es
ist Aufgabe der Erfindung, einen Halbleiterspeicherbaustein, eine
Spannungsgeneratorschaltung für
einen Halbleiterspeicherbaustein und ein Verfahren zur Programmierunterstützung in
einem Halbleiterspeicherbausteins zur Verfügung zu stellen, mit denen
sich die oben angesprochenen Programmierfehler bei sich änderndem
Versorgungsspannungspegel zuverlässig
vermeiden lassen.
-
Die
Erfindung löst
diese Aufgabe durch einen Halbleiterspeicherbaustein mit den Merkmalen
des Patentanspruchs 1 oder 6, eine Spannungsgeneratorschaltung mit
den Merkmalen des Patentanspruchs 11 und ein Verfahren zur Programmierunterstützung für einen
Halbleiterspeicherbaustein mit den Merkmalen des Patentanspruchs
12.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
-
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben erläuterte,
herkömmliche
Ausführungsbeispiel
sind in den Zeichnungen dargestellt. Es zeigen:
-
1 ein
Blockschaltbild eines herkömmlichen
Flashspeicherbausteins vom NAND-Typ,
-
2 ein
Kennliniendiagramm zur Darstellung des Zusammenhangs zwischen einer
Bitleitungsspannung, einer Spannung auf einer Kettenauswahlleitung
und einer Versorgungsspannung für einen
Programmiervorgang des herkömmlichen Speicherbausteins
vom NAND-Typ aus 1,
-
3 ein
Blockschaltbild eines erfindungsgemäßen Flashspeicherbausteins
vom NAND-Typ,
-
4 ein
Kennliniendiagramm zur Darstellung des idealen Zusammenhangs zwischen
einer variablen Bitleitungsspannung, einer Spannung auf einer Kettenauswahlleitung
und einer Versorgungsspannung gemäß einem Ausführungsbeispiel
der Erfindung,
-
5 ein
Blockschaltbild einer Generatorschaltung für variable Bitleitungsspannung
des Bausteins aus 3,
-
6 ein
Kennliniendiagramm zur Darstellung der Charakteristik einer variablen
Bitleitungsspannung, welche erhalten wird, wenn die Generatorschaltung
für variable
Bitleitungsspan nung aus 5 mit einem Simulationsprogramm
simuliert wird, und
-
7 eine
schematische Darstellung zum Erklären der Programmierung einer
Mehrpegelspeicherzelle.
-
3 zeigt
ein Blockschaltbild eines erfindungsgemäßen Flashspeicherbausteins 300 vom NAND-Typ,
der ein Speicherzellenfeld 32, einen Zeilendecoder 34,
eine Bitleitungsspannungssetzschaltung 36 und eine Generatorschaltung 38 für variable Bitleitungsspannung
umfasst. Wie das Speicherzellenfeld 12 aus 1 kann
das Speicherzellenfeld 32 eine Mehrzahl von Zellketten
umfassen. Eine beispielhaft herausgegriffene Zellkette 321 umfasst
einen Kettenauswahltransistor SST und einen Masseauswahltransistor
GST. Der Kettenauswahltransistor SST ist mit einer korrespondierenden
Bitleitung einer Mehrzahl von Bitleitungen BL1 bis BLn verbunden und
kann in Reaktion auf einen Spannungspegel auf der Kettenauswahlleitung
SSL leitend geschaltet werden. Der Masseauswahltransistor GST ist
mit einer gemeinsamen Sourceleitung CSL verbunden und kann in Reaktion
auf einen Spannungspegel auf einer Masseauswahlleitung GSL leitend
geschaltet werden. Die Zellkette 321 umfasst zudem eine
Mehrzahl von Speicherzellentransistoren M1 bis Mm, die in Reihe
zwischen dem Kettenauswahltransistor SST und dem Masseauswahltransistor
GST eingeschleift sind. Jeder der Speicherzellentransistoren M1
bis Mm kann über
den Kettenauswahltransistor SST mit einer korrespondierenden Bitleitung
verbunden werden.
-
Die
Generatorschaltung 38 für
variable Bitleitungsspannung kann in Reaktion auf ein Freigabesignal
EN betrieben werden. In Reaktion auf das Freigabesignal EN kann
die Generatorschaltung 38 für variable Bitleitungsspannung
eine variable Bitleitungsspannung Vblv erzeugen. Wie nachfolgend
im Detail beschrieben wird, kann die variable Bitleitungsspannung
Vblv basierend auf einer vorgegebenen Versorgungsspan nung Vcc variiert
oder geändert
werden, die an den Baustein 300 angelegt wird.
-
Die
Bitleitungsspannungssetzschaltung 36 kann so ausgelegt
sein, dass sie eine vorgegebene Bitleitungsspannung setzt, wie beispielsweise
eine Bitleitungsspannung, die zum Programmieren einer oder mehrerer
Speicherzellentransistoren M1 bis Mm benutzt wird. Die Bitleitungsspannungssetzschaltung 36 setzt
die Bitleitungsspannung auf die Versorgungsspannung Vcc und/oder
eine Massespannung GND und/oder die variable Bitleitungsspannung
Vblv.
-
Beim
Programmieren der Speicherzellen kann die Bitleitungsspannungssetzschaltung 36 eine Spannung
auf einer korrespondierenden Bitleitung beispielsweise auf die Massespannung
GND und/oder die variable Bitleitungsspannung Vblv setzen. Um die
Speicherzellen vor einer Programmierung zu schützen, kann die Bitleitungsspannungssetzschaltung 36 die
Spannung auf einer korrespondierenden Bitleitung auf die Versorgungsspannung Vcc
setzen. Zum Programmieren der Speicherzelle kann die Bitleitungsspannungssetzschaltung 36 eine Spannung
Vssl auf einer korrespondierenden Kettenauswahlleitung SSL auf die
Versorgungsspannung Vcc setzen. Die Bitleitungsspannungssetzschaltung 36 kann
durch eine Registerschaltung implementiert sein, analog zur Seitenpufferschaltung 16 aus 1, die
typischerweise in Flashspeicherbausteinen vom NAND-Typ benutzt wird.
-
4 zeigt
eine Kennlinie zur Darstellung eines idealen Zusammenhangs zwischen
der variablen Bitleitungsspannung Vblv, der Spannung Vssl auf der Kettenauswahlleitung
SSL und der Versorgungsspannung Vcc. Zum Programmieren der Speicherzellen
wird die Spannung Vssl auf der Kettenauswahlleitung SSL auf die
Versorgungsspannung Vcc gesetzt und ist daher proportional zur Spannung
Vcc. Hierbei kann, wie aus 4 ersichtlich
ist, die variable Bitleitungsspannung Vblv proporti onal zur Versorgungsspannung
Vcc sein, bis letztere einen vorgegebenen Spannungspegel Vsb erreicht,
und dann auf dem vorgegebenen Pegel Vsb gehalten werden, und die
Differenz zwischen den Spannungen Vssl und Vblv wird immer auf einem
Wert gehalten, der nicht kleiner als die Schwellwertspannung Vth_sst
des Kettenauswahltransistors SST ist. Daher ist es immer noch möglich, die
Speicherzellen zu programmieren, auch wenn der Pegel der Spannung
Vcc aus irgendwelchen Gründen
abnimmt, wie beispielsweise durch externe Umgebungsfaktoren, wodurch
die Spannung Vssl auf der Kettenauswahlleitung SSL ebenfalls veranlasst
wird, kleiner zu werden. Entsprechend kann die variable Bitleitungsspannung
Vblv linear proportional zur Spannung Vcc sein, wenn die Spannung
Vcc in einem vorgegebenen Bereich liegt, d. h. in einem gezeigten
Bereich Vsa bis Vsb. Ist die Spannung Vcc größer als der vorgegebene Spannungspegel
Vsb, dann kann die Spannung Vblv gesättigt sein, so dass sie nachfolgend
auf diesem Spannungspegel Vsb gehalten wird. Daher ist die Differenz
Vssl-Vblv nie kleiner als die Spannung Vth_sst.
-
5 zeigt
ein mögliches
Schaltbild der Generatorschaltung 38 für variable Bitleitungsspannung aus 3.
Wie aus 5 ersichtlich ist, umfasst die Generatorschaltung 38 für variable
Bitleitungsspannung in diesem Realisierungsbeispiel eine Spannungsteilungs-
und Klemmschaltung 510 und einen Differenzverstärker 520.
-
Die
Spannungsteilungs- und Klemmschaltung
510 umfasst einen
Steuertransistor PM1, einen ersten bis dritten Widerstand R1, R2
und R3 und Klemmtransistoren NM1 und PM2. Der Steuertransistor PM1
ist mit der Versorgungsspannung Vcc verbunden und wird in Reaktion
auf das Freigabesignal EN leitend geschaltet, wodurch ein Strom
vom Versorgungsspannungsanschluss Vcc zum Massespannungsanschluss
GND fließt.
Der erste Widerstand R1 ist zwischen dem Steuertransistor PM1 und
einem ersten Knoten ND1 eingeschleift. Der Klemmtransistor NM1 kann
beispielsweise als MOSFET-Transistor vom Verarmungstyp ausgeführt sein. Der
Klemmtransistor NM1 ist zwischen dem ersten Knoten ND1 und einem
Teilungsspannungsknoten ND0 eingeschleift und sein Gateanschluss
ist elektrisch mit dem Teilungsspannungsknoten ND0 verbunden. Der
zweite Widerstand R2 ist zwischen dem Teilungsspannungsknoten ND0
und einem zweiten Knoten ND2 eingeschleift. Der dritte Widerstand
R3 ist zwischen dem zweiten Knoten ND2 und der Massespannung GND
eingeschleift. Der Klemmtransistor PM2 ist zwischen dem Teilungsspannungsknoten ND0
und der Massespannung GND eingeschleift und sein Gateanschluss ist
elektrisch mit dem zweiten Knoten ND2 verbunden. Eine Teilungsspannung
Vd am Teilungsspannungsknoten ND0 ist durch folgende Gleichung (1)
bestimmt:
-
Wie
aus Gleichung (1) ersichtlich ist, ist die Teilungsspannung Vd proportional
zur Versorgungsspannung Vcc. Steigt die Versorgungsspannung Vcc über einen
vorgegebenen Spannungspegel an, dann unterdrücken die Klemmtransistoren
NM1 und PM2 ein weiteres Ansteigen des Spannungspegels der Teilungsspannung
Vd. In anderen Worten ausgedrückt
unterdrücken
die Klemmtransistoren NM1 und PM2 ein weiteres Ansteigen der Teilungsspannung Vd,
wenn die Teilungsspannung Vd über
den vorgegebenen Pegel ansteigt, wodurch der Pegel der Teilungsspannung
Vd bei Spannungen gesättigt
wird, die über
dem vorgegebenen Spannungspegel liegen.
-
Der
Differenzverstärker 520 umfasst
eine Mehrzahl von PMOS-Transistoren
PM5, PM6 und NMOS-Transistoren NM3 bis NM7 und einen Kondensator
CP. Der Differenzverstärker 520 ist
dafür ausgelegt,
die Teilungsspannung Vd zu empfangen, um die variable Bitleitungsspannung
Vblv auszugeben und die Stromtreiberfähigkeit eines Ausgabeanschlusses
zu verbessern.
-
Die
Funktionsweise der Generatorschaltung 38 für variable
Bitleitungsspannung kann bezüglich Aktivierung
eines niedrigen logischen Pegels und eines hohen logischen Pegels
des Freigabesignals EN beschrieben werden. Zuerst wird der Fall
beschrieben, bei dem das Freigabesignal EN auf einem niedrigen logischen
Pegel deaktiviert ist. In diesem Fall ist der Steuertransistor PM1
der Spannungsteilungs- und Klemmschaltung 510 sperrend
geschaltet. Daher arbeitet die Spannungsteilungs- und Klemmschaltung 510 nicht.
Die NMOS-Transistoren NM3 und NM4 des Differenzverstärkers 520 sind
ebenfalls sperrend geschaltet. Da der PMOS-Transistor PM3 in Reaktion
auf das Freigabesignal EN mit einem niedrigen Pegel leitend geschaltet
wird, wird der PMOS-Transistor PM4 sperrend geschaltet. Andererseits
wird der NMOS-Transistor NM2 leitend geschaltet. Folglich gibt die
Generatorschaltung 38 für
variable Bitleitung am Ausgabeknoten ND4 einen niedrigen Spannungspegel
aus. Daher kann die variable Bitleitungsspannung Vblv beispielsweise
einen Spannungspegel nahe 0 V haben, wenn das Freigabesignal EN
auf niedrigem Logikpegel liegt.
-
Im
zweiten Fall, wenn das Freigabesignal EN auf einem hohen logischen
Pegel aktiviert ist, ist der Steuertransistor PM1 leitend geschaltet,
um den Betrieb der Spannungsteilungs- und Klemmschaltung 510 zu
initiieren. Daraus resultiert, dass die Teilungsspannung Vd proportional
zum Spannungspegel Vcc ausgegeben wird. Auch die NMOS-Transistoren NM3 und
NM4 des Differenzverstärkers 520 sind
leitend geschaltet. Der Differenzverstärker 520 empfängt die Teilungsspannung
Vd und gibt die variable Bitleitungsspannung Vblv aus.
-
6 zeigt
eine Kennlinie zur Darstellung der Charakteristik der variablen
Bitleitungsspannung Vblv, welche erhalten wird, wenn die Generatorschaltung 38 für variable
Bitleitung aus 5 mit einem unter der Abkürzung HSPICE
bekannten Simulationsprogramm simuliert wird. Ein „Simulation
Program for Integrated Circuits Emphasis" (SPICE) ist ein bekanntes leistungsfähiges Hilfsmittel
zum Simulieren von analogen Schaltungen für allgemeine Zwecke, um Schaltungsentwürfe zu verifizieren
und das Schaltungsverhalten von integrierten Schaltungen vorhersagen
zu können.
HSPICE ist eine Version der SPICE-Simulationssoftware, die beispielsweise
auf Workstations und größeren Computern
wie Sun/Unix-Plattformen von ENIAC/Pender-Maschinen betrieben wird.
-
6 zeigt,
dass es möglich
ist, eine variable Bitleitungsspannung Vblv zu erhalten, die eine
vergleichbare Charakteristik wie die ideale variable Bitleitungsspannung
Vblv aus 4 aufweist.
-
7 zeigt
eine schematische Darstellung zum Erklären der Programmierung einer
Mehrpegelspeicherzelle, worunter eine Speicherzelle mit mehr als
zwei möglichen
Zuständen
zu verstehen ist. Wie aus 7 ersichtlich
ist, kann die jeweilige Mehrpegelspeicherzelle einen von vier Speicherzuständen „11", „10", „01" und „00" annehmen, gemäß einer
Verteilung von Schwellwertspannungen der Speicherzelle, d. h. des
Zelltransistors. Daher ist die Programmierung der Mehrpegelspeicherzellen
relativ komplex, verglichen mit der Programmierung einer Speicherzelle
mit zwei Pegeln mit den Zuständen „1" und „0".
-
Wie
aus 7 ersichtlich ist, kann der Zustand „11" in den Zustand „10" durch einen Programmierschritt
P1 und in den Zustand „01" durch einen Programmierschritt
P3 umprogrammiert werden. Der Zustand „01" kann in den Zustand „00" durch einen Programmierschritt
P2 und der Zustand „10" kann durch einen
Programmierschritt P4 in den Zustand „00" umprogrammiert werden.
-
Um
Mehrpegelspeicherzellen zu programmieren, welche diese verschiedenen
Programmierschritte benötigen,
kann eine Bitleitungsspannung einer bestimmten Bitleitung zum Programmieren
der Speicherzel len typischerweise auf einen Pegel fixiert werden,
während
eine andere Programmierspannung auf einer korrespondierenden Wortleitung
gesetzt wird. Indem bei der Programmierung gemäß Schritt P1 die Programmierspannung
auf einer korrespondierenden Wortleitung auf einen höheren Spannungspegel
gesetzt wird als beim Programmierschritt P3, kann die Schwellwertspannung
einer Speicherzelle nach der Programmierung im Schritt P3 beispielsweise
höher sein
als nach dem Programmierschritt P1.
-
Der
erfindungsgemäße Flashspeicherbaustein
kann jedoch eine Spannung auf einer Bitleitung beim Programmieren
von Speicherzellen auf die Massespannung GND oder die variable Bitleitungsspannung
Vblv setzen, wodurch Programmierschritte geändert werden. Beispielsweise
kann die Spannung auf der Bitleitung im Programmierschritt P3 auf
die Massespannung und im Programmierschritt P1 auf die variable
Bitleitungsspannung Vblv gesetzt werden. Daher kann die Schwellwertspannung
der Speicherzelle nach dem Programmierschritt P3 höher sein
als nach dem Programmierschritt P1. Hierbei kann der Spannungspegel
einer an die korrespondierende Wortleitung angelegten Programmierspannung
verändert
werden.
-
Die
erfindungsgemäßen Ausführungsbeispiele
ermöglichen,
eine Spannung auf einer Bitleitung zum Programmieren von Speicherzellen
auf eine Massespannung oder eine variable Bitleitungsspannung zu
setzen, um die verschiedenen Programmierschritte für Mehrpegelspeicherzellen
zu unterstützen.
Zusätzlich
wird die Gefahr von Programmierfehlern reduziert, d. h. wenn die
Versorgungsspannung durch äußere Umgebungseinflüsse abnimmt,
da die variable Bitleitungsspannung in Reaktion auf die Versorgungsspannung
verändert
werden kann, und das Programmieren von Speicherzellen kann genauer
ausgeführt
werden, verglichen mit dem Fall, dass eine feste Bitleitungsspannung
verwendet wird. Dadurch werden die Fehlermöglichkeiten aufgrund einer Änderung einer
Versorgungsspannung bei der Programmierung von Halbleiterbausteinen, wie
Flashspeicherbausteinen vom NAND-Typ und anderen Halbleiterspeicherbausteinen,
reduziert.