DE69317937T2

DE69317937T2 - Nichtflüchtige Halbleiterspeicheranordnung

Info

Publication number: DE69317937T2
Application number: DE69317937T
Authority: DE
Inventors: Masamichi Asano; Hideo Kato; Hiroto Nakai; Kaoru Tokushige; Toshio Yamamura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-06-02
Filing date: 1993-06-02
Publication date: 1998-09-17
Anticipated expiration: 2013-06-03
Also published as: KR960010960B1; KR940006140A; US5436913A; EP0573003A3; EP0573003A2; DE69317937D1; EP0573003B1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft allgemein eine Halbleiterpermanent-Speichereinrichtung (nicht-flüchtige Halbleiter-Speichereinrichtung) und insbesondere ein EEPROM, das in der Lage ist, die Speicherdaten elektrisch zu löschen, wie in dem Oberbegriff des Anspruchs 1 angegeben und wie z.B. aus dem IEEE Journal of Solid-State Circuits, Bd. 26, Nr. 4 vom April 1991, S. 492 - 495 bekannt.

Beschreibung des Standes der Technik

Eine Halbleiterpermanent-Speichereinrichtung, die in der Lage ist, die Speicherdaten elektrisch zu löschen und neue Daten wiedereinzuschreiben, ist als ein EEPROM (Electrically Erasable Programmable Read Only Memory) bekannt. Dieses EEPROM benötigt nicht wie ein EPROM (Erasable Programmable Read Only Memory) die Verwendung von ultravioletten Strahlen zum Löschen von gespeicherten Daten. Das EEPROM ist deshalb in der Lage, die Daten elektrisch zu löschen und wiedereinzuschreiben, während es an einer Leiterplatte befestigt bleibt. Aus diesem Grund ist das EEPROM einfach zu verwenden und für eine Vielzahl von Steuereinrichtungen und Speicherkarten verfügbar.
Der größte Teil von bisher entwickelten EEPROMs verwendet einen MOS-Transistor mit einem schwebenden Gate als eine Speicherzelle. Ein Schwellwertpegel wird abhängig davon verändert, ob Elektronen in dieses schwebende Gate injiziert werden oder nicht, wodurch eine "0" und eine "1" gehalten wird. Diese MOS-Transistoren mit schwebendem Gate sind als Matrix angeordnet und die in die Speicherzellen geschriebenen Daten sind lesbar. Dafür ist es erforderlich, daß eine Steuerung ausgeführt wird, um die Schwellwertpegel bei einer vorbestimmten Spannung in zumindest einen "0" oder "1" Status zu konvertieren.
Dies führt zu Problemen in Form einer übermäßigen Löschung, inhärent in dem NOR EEPROM und in Form eines übermäßigen Beschreibens, inhärent bei dem NAND EEPROM. Eine große Vielzahl von Verfahren wurde bisher zur Lösung dieser Probleme vorgeschlagen. Eine davon ist ein Bit-by-verify- Verfahren. Dieses Verfahren wird in einem Artikel für das Symposium on FLSI Circuits, 1990 (Seiten 105 - 106) komplett beschrieben. Jedoch unterscheidet sich der Grad des "Einfach- zu-beschreiben" und "Schwer-zu-beschreiben", abhängig von den Speicherzellen. Die Zeit, bis eine Beschreibung aller Bits ausgeführt ist, wird von dem Verhältnis von "schwer zu beschreibenden" Speicherzellen bestimmt. Daraus ergibt sich ein Problem dergestalt, daß die Schreib-Zeit länger wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine primäre Aufgabe der vorliegenden Erfindung, einen Permanentspeicher (nicht-flüchtigen Speicher) anzugeben, der in der Lage ist, eine Schreib-Zeit zu verringern, indem die oben beschriebenen Nachteile behgben werden.
Gemäß der vorliegenden Erfindung wird eine Halbleiterpermanent-Speichereinrichtung zur Verfügung gestellt, umfassend:
eine Schreibeinrichtung zum Schreiben von Daten in eine Permanentspeicherzelle in Antwort auf einen Schreib-Impuls; eine Ausleseeinrichtung zum Auslesen von Daten, die in der Speicherzelle gespeichert sind; und
eine Prüfeinrichtung zum Prüfen, um sicherzustellen, daß ein normales Schreiben durchgeführt worden ist, indem nach jedem Schreiben Daten von der Speicherzelle gelesen werden;
worin die Schreibeinrichtung die Schreib-Zeit verändern kann, und zumindest in einem Teil einer Sequenz von wiederholtem Schreiben, es sei denn, ein normales Schreiben kann mittels der Prüfeinrichtung bestätigt werden, wobei die Schreibeinrichtung eine Schreib-Zeit für das nächste Schreiben länger einstellt als die für ein Schreiben.
Gemäß der vorliegenden Erfindung kann eine obere Grenze eines "Nach-dem-Schreiben"-Zellenschwellwertpegels weit hinunter auf einen kleinen Wert verringert werden mit einer geringeren Anzahl von Schreibvorgängen als in dem Stand der Technik, da das Schreiben für die Permanentspeicherzelle mit einer längeren Schreib-Zeit ausgeführt wird, wo ein Wiedereinschreiben als ein Ergebnis eines Prüfungsvorgangs erforderlich ist. Dies führt zu einer Verringerung der Gesamtschreib-Zeit, die eine Set-up-Zeit (Aufwärts-Zeit), eine Entladungszeit und sogar eine Prüfzeit einschließt, als auch zu einem Anstieg der Schreibgeschwindigkeit.

KURZE BESCHREIBUNG DER FIGUREN

Die Aufgabe und die Vorteile der vorliegenden Erfindung werden durch die folgende Beschreibung in Verbindung mit den begleitenden Figuren offensichtlich.
Fig. 1 ist eine Draufsicht, die einen Aufbau einer Speichereinrichtung zeigt, auf die die vorliegende Erfindung angewendet wird;
Fig. 2 ist ein Schaltungsdiagramm, das den Aufbau einer Speichereinrichtung zeigt, auf die die vorliegende Erfindung angewendet wird;
Fig. 3 ist ein Diagramm, das eine Verteilung von Schwellwertpegeln für zwei Pegel darstellt;
Fig. 4 ist ein Schaltungsdiagramm zur Erläuterung, das Schreibvorgänge in der Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 ist eine Schnittansicht eines Elements, die zeigt, wie ein "0"-Datum eingeschrieben wird;
Fig. 6 ist eine Schnittansicht eines Elements, die zeigt, wie ein "1"-Datum eingeschrieben wird;
Fig. 7 ist ein Schaltungsdiagramm zur Erläuterung, das zeigt, wie die Daten gelöscht werden;
Fig. 8 ist eine Schnittansicht des Elements, die zeigt, wie die Daten gelöscht werden;
Fig. 9 ist ein Diagramm, das eine Schreibcharakteristik darstellt;
Fig. 10 ist ein Diagramm zur Erläuterung, das einen Bit-by- verify-Vorgang darstellt;
Fig. 11 ist ein Blockdiagramm, das eine erste Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 12 ist ein Schaltungsdiagramm, das den detaillierten Aufbau eines Abschnitts des Aufbaus, der in Fig. 11 dargestellt ist, darstellt;
Fig. 13 ist ein Schaltungsdiagramm, das eine Variante des in Fig. 11 dargestellten Aufbaus zeigt;
Fig. 14 ist ein Zeitablaufsdiagramm, das einen Betrieb der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 15 ist ein Flußdiagramm, das die erste Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 16 ist ein Schaltungsdiagramm, das eine zweite Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 17 ist eine Tabelle von Logikwerten in der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 18 ist ein Schaltungsdiagramm, das Gatter zur Realisierung der Logikwert- Tabelle darstellt;
Fig. 19 ist ein Diagramm, das die vorteilhaften Effekte der vorliegenden Erfindung darstellt;
Fig. 20 ist ein Diagramm, das eine Verteilung der Zeit darstellt, die zum Schreiben notwendig ist;
Fig. 21 ist eine Tabelle zur Auflistung von Schreibimpulsen in den entsprechenden Ausführungsformen;
Fig. 22 ist ein Schaltungsdiagramm, das eine dritte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 23 ist ein Zeitablaufdiagramm, das einen Betrieb in der dritten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 24 ist ein Schaltungsdiagramm, das eine vierte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 25 ist ein Zeitablaufdiagramm, das einen Betrieb in der vierten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 26 ist ein Zeitablaufdiagramm, das einen Betrieb in einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 27 ist ein Diagramm, das eine Verteilung der zum Schreiben benötigten Zeit darstellt;
Fig. 28 ist ein Schaltungsdiagramm, das eine sechste Ausführungsform der vorliegenden Erfindung darstellt; und
Fig. 29 ist ein Zeitablaufdiagramm, das einen Betrieb in der sechsten Ausführungsform der vorliegenden Erfindung darstellt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Die vorliegende Erfindung wird im folgenden anhand von Ausführungsformen mit Verweis auf die Figuren beschrieben, in denen ein NAND EEPROM verwendet wird.
Das NAND-Typ EEPROM benötigt nicht wie eine herkömmliche NOR- Typ Speicherzelle bei einem Schreiben und Lesen der Daten eine Injektion von heißen Elektronen. Da Schreiben und Löschen mit Hilfe von Tunneleffekten ausgeführt werden, ist ein Betrag von einem Strom, der in den Speicherzellen fließt, gering. Demgemäß sind die Daten auf der Basis eines Seitenmoduszyklus wieder einschreibbar. Somit erstreckt sich die Anwendung davon nicht nur auf die Speicherkarten, sondern ebenso auf die Festplatten.
Fig. 1 stellt eine NAND-Typ-Speicherzellengruppe MCG dar, die für solch eine größere Kapazität angepaßt wurde. Fig. 1 ist eine Draufsicht, die die Speicherzellengruppe zeigt. Diese NAND-Zellengruppe ist in einer P-Typ Wanne, die in einem n- Typ Substrat gebildet ist, gebildet. Fig. 1 stellt acht Speicherzellen MC dar, jede mit einem schwebenden Gate FG, das aus Erstschicht-Polysilizium (ist poly) besteht, und Steuergates (CG, WL1 - WL8), die aus Zweitschicht- Polysilizium (2nd poly) bestehen. An einer Drainseite D und einer Sourceseite S dieser acht NAND-Speicherzellen sind jeweils Auswahitransistoren T1 und T2 angeordnet. Ein Symbol DfL stellt eine Diffusionsschicht dar.
Als nächstes wird der Betrieb dieser Speicherzelle beschrieben.
Fig. 2 ist ein Schaltungsdiagramm, das eine Ersatzschaltung von den Speicherzellengruppen MCG in Fig. 1 darstellt, worin zwei Speicherzellengruppen MCG(1) und MCG(2) gezeigt sind, die eine NAND-Struktur aufweisen. Während des Lesevorgangs wird ein Auswahlgate (Wortleitung WL(S)) von den ausgewählten Speicherzellen (MC(1) MC(2)) auf einen LOW-Pegel (wird im folgenden als "L" abgekürzt) eingestellt. Die Auswahlgates (Wortleitungen WL (NS)) der verbleibenden sieben Speicherzellen der NAND-Zellengruppe sind jeweils auf einen HIGH-Pegel (wird im folgenden als "H" abgekürzt) gesetzt. Ein Gate (Auswahlleitung SL1) des Auswahltransistors T1 und ein Gate (Auswahlleitung SL2) des Auswahltransistors T2 sind auf "H" gesetzt.
In einer permanenten Halbleitereinrichtung mit NAND-Struktur, wie in Fig. 3 gezeigt, sind Schwellwertspannungen der Speicherzellen, in die ein "0" Datum geschrieben wird, im positiven Bereich verteilt. Außerdem ist die Schwellwertspannung von der "0" Datenzelle davon auf einen Wert eingestellt, der kleiner als eine Gatespannung ("H") von einem nicht ausgewählten Transistor von der NAND-Zellengruppe ist. Aus diesem Grund fließt, wenn die Schwellwertspannung der ausgewählten Speicherzelle (MC(1)) positiv ist (wenn ein "0"-Datum eingeschrieben wird), kein Strom zwischen einer Bitleitung (BL(1)) und GND, wodurch die Bitleitung (BL(1)) einen HIGH-Pegel annimmt. Des weiteren fließt, wenn die Schwellwertspannung der ausgewählten Speicherzelle (MC(2)) negativ ist (wenn ein "1"-Datum eingeschrieben wird, ein Zellenstrom CC zwischen einer Bitleitung (BL(2)) und GND. Die Bitleitung (BL(2)) nimmt somit einen LOW-Pegel an. Daher werden elektrische Potentiale von diesen Bitleitungen (BL(1), BL(2)) mittels eines Erfassungsverstärkers erfaßt. Es ist somit möglich zu lesen, ob die Daten von den Zielspeicherzellen MC(1), MC(2) "0" oder "1" sind.
Das Folgende ist eine Beschreibung des Schreibevorgangs.
Wie in der Fig. 4 dargestellt, versorgt ein Reihendecodierer ein Auswahlgate WL(S) der ausgewählten Speicherzelle mit einer HIGH-Spannung (Vpp) in der Größenordnung von 20 V. Des weiteren werden sieben andere Auswahigates (WL(NS)) mit einem Zwischenpotential (VPI) in der Größenordnung von 10 V versorgt. Zu diesem Zeitpunkt ist eine Gatespannung (SL1) des Auswahltransistors T1 auf 12V eingestellt. Eine Gatespannung des Auswahltransistors T2 zwischen der NAND-Zellengruppe MCG und einer Sourceleitung ist auf 0V eingestellt. Obwohl nicht dargestellt, werden Auswahlgates von anderen NAND- Zellengruppen mit 0V versorgt. Wenn die Bitleitung BL(1) in diesem Status auf 0V eingestellt ist, wird ein Potentialunterschied zwischen dem Auswahlgate (WL(S)) der ausgewählten Speicherzelle MC(1) und einem Kanal 20V. Deshalb werden, wie in Fig. 5 gezeigt, die Elektronen nur in der ausgewählten Speicherzelle MC(1) in das schwebende Gate von dem Substrat injiziert.
Zu diesem Zeitpunkt findet, da der Potentialunterschied zwischen dem Auswahigate und dem Kanal in sieben anderen Speicherzellen derselben NAND-Zellengruppe MCG(1) 10V wird, keine Elektroneninjektion in das schwebende Gate statt.
Wenn die Elektroneninjektion in der ausgewählten Speicherzelle MC(2) nicht ausgeführt wird, d.h., wenn "1" wie in Fig. 6 gezeigt einzuschreiben ist, kann eine Spannung von VDPI an die Bitleitung BL(2) angelegt werden. Die Daten "0" oder "1" können in dieser Art und Weise eingeschrieben werden.
Als nächstes wird ein Löschvorgang beschrieben.
Wie in Fig. 7 dargestellt, wird während des Löschvorgangs das Substrat auf ungefähr 20V (Vpp) gesetzt, während das Auswahigate auf 0V gesetzt wird. Die Elektronen werden dadurch, wie in Fig. 8 dargestellt, aus dem schwebenden Gate in das Substrat gesaugt, wodurch die Löschung bewirkt wird. Zu diesem Zeitpunkt sind die Auswahlleitungen SL1, SL2 auf 20V (Vpp) gesetzt, um eine Gatebelastung (einen Gatestress) von dem Auswahlgate zu verringern.
Wie obenstehend beschrieben worden ist, wird in dem EEPROM mit NAND-Struktur der Schreibvorgang mittels eines Tunnelstroms ausgeführt. Daher ist der Strom, der, wenn geschrieben wird, durch die Speicherzellen fließt, sehr gering. Ein Schreiben kann dadurch gleichzeitig in mehreren hundert bis mehreren tausend Speicherzellen bewirkt werden.
Im folgenden wird ein Bit-by-verify-Betrieb beschrieben. Die oben angegebene Speicherzelle mit schwebendem Gate weist eine Streuung bezüglich Schreibcharakteristik auf. Das EEPROM mit NAND-Struktur ist nicht außergewöhnlich.
Fig. 9 zeigt eine Beziehung zwischen einer Schreib-Zeit tpw und einem Zellenschwellwertpegel Vth, wenn eine "0" in eine "1" Zelle geschrieben wird. Gemäß dieser Beziehung weist ein Schwellwertpegel einer Zelle nach dem Beschreiben eine Streuung in der Größenordnung von ungefähr 3V zwischen einer schnell zu beschreibenden Zelle und einer langsameren auf der Basis der gleichen Schreib-Zeit auf. Demgemäß ist es relativ schwer, wenn durch den ersten Schreibimpuls geschrieben wird, eine Verteilung des Schwellwertpegels Vth der Zelle nach dem Schreiben in einen schmalen Bereich zu zwängen. Die Schreib- Zeit ist in den Bit-by-verify-Vorgang unterteilt, um die folgenden- Schritte auszuführen: Schreiben Lesen Wiedereinschreiben in nur inkorrekt beschriebene Zellen Lesen Wiedereinschreiben in nur inkorrekt beschriebene Zellen ...
Dies wird mit Verweis auf Fig. 10 beschrieben. Die Schreibevorgänge zu den Speicherzellen, die mit der einzelnen Wortleitung verbunden sind, werden gleichzeitig ausgeführt. Zu diesem Zeitpunkt werden die zu schreibenden Daten beispielsweise wie "1", "0", "0", ... "1", von der linken Spalte sequentiell geordnet. Daher werden die Daten in die Speicherzellen in der zweiten Spalte, der dritten Spalte, ... geschrieben (positive Verschiebung des Schwellwertpegels). Im folgenden wird ein Prüfvorgang (Lesen) ausgeführt. Zu diesem Zeitpunkt wird entschieden, ob der Schwellwertpegel größer als eine vorbestimmte Spannung Vt0min ist oder nicht. Wenn größer als diese Spannung und wenn ausreichend geschrieben worden ist, findet ein Durchlaßvorgang statt. Wohingegen, wenn sie kleiner als die vorbestimmte Spannung Vt0min ist und wenn nicht ausreichend geschrieben worden ist, ein Fehlervorgang stattfindet. Im folgenden wird ein Wiedereinschreiben in nur die Fehlerbits ausgeführt. Eine Verschiebungsbreite ΔVth der Schwellwertspannung wird durch eine Impulsbreite bestimmt. Die Verschiebungsbreite ΔVth wird mit einem kürzeren Impuls kleiner und umgekehrt. Die Schwellwertpegel der Speicherzellen werden bei einer gegebenen engen Schwellwertverteilung einander angenähert, indem eine Vielzahl von kurzen Schreibeimpulsen nach und nach angewendet werden. Die Schaltung gemäß dieser Erfindung zeichnet sich durch einen Aufbau aus, worin die Schreibimpulsbreite allmählich entsprechend der zweiten Zeit, der dritten Zeit usw. vergrößert wird. Das EEPROM in dieser Ausführungsform weist einen Autoprogrammierungsmodus auf, in dem diese Vorgänge automatisch ausgeführt werden.
Als nächstes wird ein Aufbau der Schaltung, die charakteristisch für die vorliegende Erfindung ist, zur Steuerung des Schreibvorgangs beschrieben.
Fig. 11 stellt einen Aufbau von Schaltungsblöcken relativ zu dem Schreibvorgang dar. Insbesondere bestehen die Schaltungsblöcke aus einer Befehlseingabeschaltung 200, einer Aufwärtsschaltung 201, einer Schreibsteuerschaltung 203, einer Schreibzeit-Steuerschaltung 205, einer Schreibzahlzählschaltung 209, einer Wiederherstellungsprüfschaltung 207 und einer Durchlaß/ Fehlerentscheidungsschaltung 210. Die Befehlseingabeschaltung 200 startet den Schreibvorgang mittels Decodierung eines Schreibbefehis, der von außen eingegeben worden ist. Die Aufwärtsschaltung 201 erzeugt eine hohe Spannung, die für das Schreiben benötigt wird. Die Schreibsteuerschaltung 203 steuert das Anlegen einer Vielzahl von Spannungen an die Speichermatrizen, nachdem sie einen Schreibstartimpuls P1 nach dem Ende des Vorwärts-Vorgangs (Spannungserhöhungsvorgangs) empfangen hat. Die Schreibzeit- Steuerschaltung 205 überträgt einen Schreib-Endimpuls P2 zu der Schreibsteuerschaltung 203. Die Schreibzahl-Zählschaltung 209 zählt die Anzahl von Schreibvorgängen. Die Wiederherstellungsprüfschaltung 207 liest die Daten wieder von den Schreibzellen, nachdem der Schreibvorgang ausgeführt worden ist. Die Durchlaß/Fehlerentscheidungsschaltung 210 entscheidet, ob die ausgelesenen Daten korrekt geschrieben worden sind. Der Autoprogrammierungmodus wird mittels diesen Schaltungsblöcken aktualisiert.
Fig. 12 zeigt Besonderheiten der Schreibzeit-Steuerschaltung 205 und der Schreibzahl-Zählschaltung 209. Diese Schreibzeit- Steuerschaltung 205 umfaßt hauptsächlich einen Oszillator 100 und einen Zeitgeber 101. Die Schreibzahl-Zählschaltung 209 umfaßt hauptsächlich einen Schreibzahl-Zählabschnitt 102 und einen Schreibzahl-Dekodierungsabschnitt 103.
Der Oszillator 100 ist aus einer Oszillatorschaltung aufgebaut, die aus einem Ringoszillator oder ähnlichem und einem Zähler besteht. Ein Freigabesignal F2 wirkt nur während einer Zeitdauer von "H", und eine Rechteckwelle mit einer Impulsbreite T/S wird mit einer Periode T an einen Knoten T0 ausgegeben.
Der Zeitgeber 101 ist aus Flip-Flops 13 - 17, Gattern 3 - 11 zur Ausgabe eines Signals in Antwort auf eine Schreib-Zeit und eine Verriegelungsschaltung 211 zur Ausgabe eines Schreibsignals in Antwort auf ein Ausgangssignals von den Gattern aufgebaut.
Die Verriegelungsschaltung umfaßt zwei NOR-Gatter 1 und 2, und ein Schreibstart-Impulssignal P1 wird als ein Setzsignal angewendet, und ein Schreibversorgungs-Einschalt-Impulssignal P3 wird als ein Rücksetzsignal angewendet.
Das Flip-Flop 13 hat an seinen zwei Eingängen ein Eingangstaktsignal T0 und dessen durch einen Invertierer 12 invertiertes Signal anliegen. Das Ausgangssignal davon wird auf einen Eingang der nächsten Stufe angewendet. Dieselben Beziehungen sind für die folgenden Stufen anwendbar. In das NAND-Gatter 3 wird das Signal PN1 und das Ausgangssignal des Flip-Flops 13 eingegeben. Ebenso werden die Ausgangssignale der Flip-Flops 14 - 17 und die Eingangssignale PN2 - PN5 jeweils an die Eingänge der NAND-Gatter 4 - 7 angelegt. Die Ausgangssignale der NAND-Gatter 3 - 5 werden zu Eingängen des NAND-Gatters 8 zugeführt, ebenso werden die Ausgangssignale der NAND-Gatter 6 und 7 zu Eingängen von dem NAND-Gatter 9 zugeführt. Die Ausgangssignale der NAND-Gatter 8 und 9 werden zu Eingängen von dem NAND-Gatter 10 zugeführt. Das Ausgangssignal davon wird mittels eines Inverters 11 invertiert, um ein Signal P2 zu bilden. Dieses Signal P2 ist ein Rücksetz-Eingangssignal der Verriegelungsschaltung 211 und wird mittels eines Verzögerungselements 18 verzögert und in ein NOR-Gatter 19 eingegeben. An dem anderen Eingang wird ein Freigabesignal F1, das mittels eines Invertierers 20 invertiert ist, zugeführt, und das Ausgangssignal des NOR- Gatters 19 wird ein Rücksetzsignal, das an die Flip-Flops 13 bis 17 angelegt wird.
Der Schreibzahl-Zählabschnitt 102 ist ein Binärzähler, der mittels drei Stufen von Flip-Flops 22 - 24 aufgebaut ist, denen das Freigabesignal F1 als das Rücksetzsignal zugeführt wird. Der Schreibzahl-Dekodierungsabschnitt 103 weist eine Vielzahl von NAND-Gattern auf, zu denen eine vorbestimmte Kombination von Ausgangssignalen von den Invertern 22 - 24 zur Bildung von Eingangssignalen PN2 - PN5 für den Zeitgeber 101.
Der Betrieb dieser Zeitgeberschaltung wird nun beschrieben.
Ein Schreiben wird ausgeführt, während das Ausgangssignal F2 "H" annimmt. Die Impulsbreite des Signals F2 entspricht nämlich der Schreibzeit tpw. Die Flip-Flops 13 - 17 bilden einen asynchronen Binärzähler und sind durch das Freigabesignal F1, das den "H"-Pegel während des Schreibbetriebs annimmt, betreibbar Ausgänge T1 - T5 verändern sich bei Verminderungen von Eingangstaktsignalen T0. Die NAND-Gatter 3 bis 8 wählen einen der Ausgänge T1 - T5 des Binärzählers in Antwort auf die Eingangssignale PN1 - PN5 aus, wodurch der Schreibzeit-Endimpuls P2 erzeugt wird. Die Verzögerungsschaltung 18 bestimmt eine Impulsbreite des Schreibzeit-Endimpulses P2. Der Schreibzeit-Endimpuls P2 dient zum Rücksetzen der Verriegelungsschaltung 211.
Der Schreibzahl-Zählabschnitt 102 umfaßt einen Binärzähler und dieser Binärzähler zählt asynchron die Anzahl von Schreibvorgängen bei Abfällen des Schreibstartimpulses P1. Das Symbol NOB bezeichnet hierin ein invertiertes Signal von NO. Das Ereigabesignal F1 nimmt "H" auf, wenn der Autoprogrammierungsmodus eingestellt wird. Der Binärzähler wird bei einem Abfall dieses Signals zurückgesetzt.
Fig. 13 zeigt ein Beispiel, in dem der in Fig. 11 gezeigte Schaltungsblock aus einem Gate-Pegel-basierenden Aufbau gemacht worden ist und eine Autoprogrammierung verwirklicht worden ist.
Ein Signal DATAIN CMD, das "H" in einem Data-Aufnahmemodus (take-in mode) (wo Ein-Wort-Leitungsdaten in eine interne Verriegelungsschaltung aufgenommen werden) wird, so wie es ist, auf ein NAND-Gatter 53 angewendet. Dieses Signal wird ebenso durch ein Verzögerungselement 51 verzögert und durch einen Invertierer 52 invertiert an den anderen Eingang des NAND-Gatters 53 angelegt. Das NAND-Gatter 53 gibt einen Impuls mit einer vorbestimmten Länge aus und dieser Impuls wird mittels eines Invertierers 54 invertiert und einem NAND- Gatter 55 zugeführt. An dem anderen Eingang des NAND-Gatters 55 wird der Wiedereinschreib-Startimpuls P4 zugeführt. Das Ausgangssignal von dem NAND-Gatter 55 wird mittels eines Invertierers 56 invertiert und zu einem Eingang von einem Flip-Flop 402 zugeführt.
Das Ausgangssignal des Invertierers 54 und der Wiedereinschreib-Startimpuls P4 werden zu Eingängen von einem NAND-Gatter 57 zugeführt, und nachdem das Ausgangssignal des NAND-Gatters 57 mittels eines Inverters 58 invertiert worden ist, wird es einem Eingang von einem Flip-Flop 401 zugeführt. Das Ausgangssignal dieses Flip-Flops 401 wird zu einem Aufwärtszeitgeber 404 gegeben. Das Ausgangssignal dieses Zeitgebers 404 wird mittels eines Verzögerungselements 59 verzögert und dann dem Flip-Flop 404 als ein Rücksetz- Eingangssignal zugeführt und ebenso einem Flip-Flop 407 zugeführt.
Das AUTOPGM CMD Signal F1 wird zu einem Eingang von dem NAND- Gatter 62 so wie es ist zugeführt und wird ebenso zu dem anderen Eingang von dem NAND-Gatter 62 mit Verzögerung durch ein Verzögerungselement 60 und mittels eines Invertierers 61 invertiert zugeführt. Das Ausgangssginal von dem NAND-Gatter 62 wird mittels eines Invertierers 63 invertiert und zu einem Eingang von einem NAND-Gatter 64 zugeführt. Der Wiedereinschreib-Startimpuls P4 wird zu dem anderen Eingang von dem NAND-Gatter 64 zugeführt und der Ausgang davon wird mittels eines Invertierers 65 invertiert und einem Flip-Flop 409 zugeführt. Der Schreibzeit-Endimpuls P2 wird dem anderen Eingang des Flip-Flops 409 zugeführt. Die Ausgangssignale von dem Flip-Flop 407 und 409 werden zu den Eingängen von einem NAND-Gatter 66 zugeführt. Das Ausgangssignal von dem NAND- Gatter wird mittels eines Invertierers 67 invertiert, dann zu einem Eingang von einem NAND-Gatter 70 so wie es ist und zu dem anderen Eingang mit Verzögerung durch ein Verzögerungselement 68 und mittels eines Invertierers 69 invertiert zugeführt. Das invertierte Ausgangssignal von dem NAND-Gatter 70 ist das Schreibstart-Impulssignal P1, das ebenso zu dem Flip-Flop 402 als ein Rücksetzsignal zugeführt wird.
Das Schreibendsignal P2 wird einer Wiederherstellungsschaltung 415 durch ein Flip-Flop 411 zugeführt, wobei das Ausgangssignal davon mit dem Flip-Flop 411 rückgekoppelt ist. Das Ausgangssignal von der Wiederherstellungsschaltung 415 wird ebenso einem Flip-Flop zugeführt und das Ausgangssignal von dem Flip-Flop 413 wird an eine Prüfungsschaltung 417 angelegt. Ein Prüfungsendsignal, das von der Prüfschaltung 417 ausgegeben wird, wird zu der anderen Seite des Flip-Flops 13 zugeführt und wird zu einem NAND-Gatter 72 mit dem Signal F1 zugeführt. Des weiteren wird ein Prüfergebnis-Ausgangssignal und das Ausgangssignal von dem NAND-Gatter 72 zu einem NOR-Gatter 73 zugeführt, und ein invertiertes Prüfergebnis-Ausgangssignal, das mittels eines Inverters 74 invertiert worden ist, und das Ausgangssignal von dem NAND-Gatter 72 werden zu einem NOR- Gatter 75 zugeführt. Das Ausgangssignal von dem NOR-Gatter 75 wird ein PASS-Signal (Durchlaß). Das Ausgangssignal von dem NOR-Gatter 73 wird mittels eines Verzögerungselements 76 verzögert und zu einem NAND-Gatter 80 mit einem PN5-Signal, das mittels eines Verzögerungselements 76 verzögert worden ist, zugeführt. Das Ausgangssignal von dem NAND-Gatter 80 wird mittels eines Inverters 81 invertiert, um ein FAIL- (Fehler)Signal zu bilden. Das Ausgangssignal des Verzögerungselements 76 wird mittels eines Invertierers 77 invertiert und dann zu einem NAND-Gatter 78 mit dem Ausgangssignal von dem NOR-Gatter 73 zugeführt. Das mittels eines Invertierers 79 invertierte Ausgangssignal von dem NAND-Gatter 78 wird das Wiedereinschreib-Startimpulssignal P4.
Der Betrieb der Schaltungen, die in den Figuren 12 und 13 dargestellt sind, wird im folgenden mit Verweis auf ein Zeitablaufdiagramm von Fig. 14 und ein Flußdiagramm von Fig. 15 beschrieben. Das Signal F1 ist an dem Ende von einem Schreiben von der letzten Zeit (des letzten Mals) abgefallen, und deshalb sind die Flip-Flops 13, 14, 15, 16, 17, 22, 23, 14 alle rückgesetzt. Dementsprechend werden T1, T2, T3, T4, T5 und N0, N1, N2 alle "L". In diesem Status wird der Dateneingabebefehl von der Außenseite eingegeben (Schritt S10). Wenn das Signal DATAIN CMD "H" annimmt, werden die Flip-Flops 401, 402 gesetzt, wodurch der Schreibvorgang gestartet wird (Schritt S20). Im folgenden wird eine Aufwärtsschaltung 403, die aus einer Ladungspumpschaltung und einem Aufwärtszeitgeber 404 besteht, betrieben. Wenn die Aufwärtsschaltung 403 die Spannungserhöhung einer Schreibspannung (20V, 10V), die für das Programm erforderlich ist, ausführt, ist der Aufwärtszeitgeber 404 abgelaufen (Schritt S30). Gleichzeitig wird das Flip-Flop 401 zurückgesetzt, während das Flip-Flop 407 gesetzt wird.
Parallel dazu wird der Autoprogrammierungsbefehl von der Außenseite bei einem Zeitpunkt to eingegeben, wodurch das Signal F1 "H" annimmt. Dann wird das Flip-Flop 409 gesetzt. Wenn beide Flip-Flops 407, 409 bei dem Zeitpunkt t0 gesetzt werden, wird der Schreibstartimpuls P1 erzeugt. Das Flip-Flop 22 wird in Übereinstimmung mit diesem Schreibstartimpuls P1 gesetzt und N0 wird "H". Zu diesem Zeitpunkt wird die Verriegelungsschaltung 211 gesetzt und F2 nimmt "H" an, wodurch das Schreiben gestartet wird.
Gleichzeitig dazu wird der Oszillator 100 betätigt und der Impuls T0 mit einer Periode T ausgegeben. Nachdem T Sekunden nach dem Zeitpunkt t1 vergangen sind, d.h. wenn das Potential zu einem Zeitpunkt t2 abfällt, wird das Flip-Flop 13 gesetzt und T1 wird "H". Dieser Schreibvorgang ist die erste Zeit (Mal), daher ist PN1 "H". Demgemäß ist der Ausgang des NAND- Gatters 3 "L". Als Ergebnis daraus wird ein Impuls in der Größenordnung von 50 NAND-Sekunden in P2 erzeugt. Der Impuls P2 wird durch ein Rücksetzen der Flip-Flops 13, 14, 15, 16, 17 durch die Verzögerungsschaltung 18 zum Abfallen gebracht. Dieser Impuls P2 dient zum Rücksetzen der Verriegelungsschaltung 211 und das Signal F2 fällt ab, wodurch der Schreibvorgang beendet wird (Schritt S40). Eine Schreib-Zeit twl ist zu dieser Zeit gleich der Oszillationsperiode T des Oszillators 10. Hierin ist ein Wert der Oszillationsperiode im allgemeinen in dem Bereich von einigen us zu einigen zehn us.
Im folgenden setzt der Impuls P2 ein Flip-Flop 411 und eine Wiederherstellungsschaltung 415 wird betrieben (Schritt S50). Wenn der Wiederherstellungsvorgang beendet ist, wird ein Wiederherstellungs-Endsignal ausgegeben, um das Flip-Flop 411 zurückzusetzen und ein Flip-Flop 413 zu setzen. Folglich beginnt eine Prüfschaltung 417 zu arbeiten (Schritt S60). Der Prüfvorgang ist, wie oben beschrieben worden ist, einen Inhalt, der in die Zellen geschrieben worden ist, mit einem Inhalt der zu schreibenden Daten zu vergleichen. Insbesondere werden die Schreibvorgänge in die Ein-Wort-Leitungszellen (ca. 2000 Zellen) gleichzeitig ausgeführt. Daher werden die Daten von den Speicherzellen für die Ein-Wort-Leitung wieder gelesen und mit den Dateninhalten der Schreibdaten- Verriegelungseinrichtungen verglichen (entsprechend der Anzahl von Bitleitungen). Wenn alle Inhalte übereinstimmen, wird "H" (OK) als eine Ausgabe des Prüfergebnisses ausgegeben. Wohingegen, wenn nur einer der Inhalte nicht übereinstimmt, wird "L" (NG) ausgegeben (Schritt S70). Des weiteren werden gleichzeitig hierzu die Schreibdaten mittels der Schreibdaten-Verriegelungseinrichtungen hinsichtlich der Zellen verriegelt (ungenügend beschriebene Zellen), in die die Daten als nächstes zu schreiben sind. Wenn die Ausgabe des Prüfungsergebnisses "L" ist, wird ein Wiedereinschreiben ausgeführt. Hierbei wird der Schreibstartimpuls P4 "H".
Wenn der Impuls P4 "H" wird, wird das Flip-Flop 401 gesetzt. Dadurch werden die Flip-Flops 401, 402, 403 gesetzt. Im folgenden wird die Aufwärtsschaltung 403, die aus der Ladungspumpschaltung und dem Aufwärtszeitgeber 404 besteht, betätigt. Der Aufwärtszeitgeber 404 ist abgelaufen (timed out), wenn die Aufwärtsschaltung 403 die Spannungserhöhung einer Schreibspannung (20V, 10V), die für das Programm erforderlich ist, ausführt. Mit diesem Vorgang wird das Flip- Flop 401 zurückgesetzt, während das Flip-Flop 407 gesetzt wird. Wenn beide Flip-Flops 407, 409 zu dem Zeitpunkt t3 gesetzt werden, wird der Schreibstartimpuls P1 erzeugt. Das Flip-Flop 22 führt einen bistabilen Kippgliedbetrieb (toggle) in Übereinstimmung mit diesem Schreibstartimpuls P1 aus. N0 wird in "L", während NOB "H" annimmt. Der Binärzähler 102 zählt eins vorwärts. Gleichzeitig wird die Verriegelungsschältung 211 gesetzt und F2 wird "H". Dann wird das Schreiben gestartet.
Gleichzeitig dazu wird der Oszillator 100 betätigt und der Impuls T0 mit der Periode T wird ausgegeben. Nachdem 2T Sekunden nach dem Zeitpunkt t3 abgelaufen sind, wenn nämlich das Potential von T0 zu einem Zeitpunkt t4 ansteigt, wird das Flip-Flop 14 gesetzt und T2 nimmt "H" an. Dieser Schreibvorgang ist die zweite Zeit (das zweite Mal), und deshalb wird PN2 "H". Dementsprechend gibt das NAND-Gatter 4 "L" aus. Als Ergebnis wird der Impuls in der Größenordnung von 50 ns in P2 erzeugt. Dieser Impuls P2 bewirkt ein Rücksetzen der Verriegelungsschaltung 211. Das Signal F2 ist abgefallen, somit endet der zweite Schreibvorgang. Die Schreibzeit tw2 ist zu dieser Zeit einer doppelten (2-fold oscillation period) Oszillationsperiode T des Oszillators 100.
In gleicher Art und Weise wird der Schreibimpuls von dem dritten Mal 4T, d.h. 4 mal so groß wie der des ersten Mals (der ersten Zeit), und der Schreibimpuls des vierten Mals wird 8T, d.h. 8 mal der des ersten Mals. Wie obenstehend diskutiert, kann der Schreibimpuls mit den späteren Schreibvorgängen verlängert werden, indem der Schreibzahizähler und die Schaltung zur Zählung der Schreib- Zeit mit der Hilfe des Oszillators zur Verfügung gestellt werden.
Als nächstes wird eine andere Ausführungsform der vorliegenden Erfindung beschrieben, in der der Schreibimpuls mittels Entladung einer CR-Schaltung erzeugt wird.
Fig. 16 zeigt ein Beispiel der Schreib-Zeit-Steuerschaltung. Diese Schaltung umfaßt eine MOS-Stellwiderstandsschaltung 700, eine Binärzählerschaltung 741 und einen Decodierer 743. Ein P-Kanal-Transistor 701 ist mit acht N-Kanal-Transistoren 721 - 728 in Reihe geschaltet. Ein Eingangsanschluß Pin ist mit allen Gates verbunden. Ein Drain des P-Kanal-Transistors 701 dient als ein Ausgang der MOS-Stellwiderstandsschaltung 700. Die Transistoren 722, 723 sind über den Transistor 705 geerdet. Die Transistoren 724, 725 sind über den Transistor 709 geerdet. Ein Kondensator C1 ist mit dem Ausgang der MOS- Stellwiderstandsschaltung 700 verbunden. Die Kondensatoren C2 - C4 sind zu derselben über die Transistoren 711, 713, 715 verbunden. Ein Invertierer 717 ist ebenso mit dem Ausgangsanschluß der MOS-Stellwiderstandsschaltung verbunden. Der Dekodierer 743 treibt die Gates der entsprechenden Transistoren durch Dekodierung des Ausgangs der Binärzählerschaltung 241 an. Ein Widerstandsverhältnis C1 : C2 : C3 : C4 ist als 1 : 1 : 2 : 4 vorbestimmt. Die Transistoren 721 - 728 weisen die gleiche Größe auf (W/L). Des weiteren wird angenommen, daß jeder der Transistoren 705, 707, 709, 711, 713, 715 eine größere Stromverstärkung (current driving capabilities) als die Transistoren 721 - 728 aufweist.
Fig. 17 ist eine Tabelle mit Logikwerten des Dekodierers 743. Fig. 18 zeigt, wie diese mittels NAND-Gattern und NOR-Gattern umgesetzt wird. Die Peripherieschaltungen sind im wesentlichen die gleichen wie in der oben diskutierten Ausführungsform und deshalb wird auf eine Erklärung hierzu verzichtet.
Im folgenden wird der Betrieb der Schaltung, die in Fig. 16 gezeigt ist, beschrieben. Während des ersten Schreibvorgangs wird der Binärzähler 741 komplett mittels des Signals F1 zurückgesetzt. Als Ergebnis daraus werden die dekodierten Signale A, BC "H", während die Signale E, F, G "L" annehmen. Wenn das Signal Pin auf "L" ist, wird der P-Kanal-Transistor 701 eingeschaltet. Dies ist ein vorgeladener Zustand und in dem Kondensator C1 werden elektrische Ladungen angesammelt.
Wenn im folgenden das Signal Pin auf "H" ansteigt, werden die elektrischen Ladungen, die sich in dem Kondensator C1 angesammelt haben, über die Transistoren 721, 705 entladen. Hierbei wird ein Widerstandswert des Entladungspfades mittels des Transistors 721 bestimmt. Eine Entladung wird in dieser Art und Weise für T-Sekunden während des ersten Schreibvorgangs ausgeführt. Ein Ausgang des Invertierers 717 steigt von "L" auf "H". Dann wird der T-Sekunden-Impuls, nachdem Pin angestiegen ist, zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 um 1 in Vorbereitung für den zweiten Schreibvorgang erhöht.
Während des zweiten Schreibvorgangs werden die Signale A, B, C, E "H", während die Signale F und G "L" annehmen. Wenn das Signal Pin "L" ist, ist der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus sammeln sich elektrische Ladungen in den Kondensatoren C1, C2 an. Im folgenden, wenn das Signal Pin auf "H" ansteigt, werden die elektrischen Ladungen, die in den Kondensatoren T1, T2 angesammelt sind, über die Transistoren 721, 705 entladen. Hierbei ist der Widerstandswert des Entladungspfades wie in dem Fall des ersten Schreibvorgangs durch den Transistor 721 bestimmt. Die zu entladende elektrische Ladungsmenge ist jedoch verdoppelt. Daher findet die Entladung für 2T-Sekunden in dem zweiten Schreibvorgang statt. Dann wird, nachdem Pin angestiegen ist, ein 2T-Sekunden-Impuls zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 in Vorbereitung auf einen dritten Schreibvorgang um 1 inkrementiert.
Während des dritten Schreibvorgangs nehmen die Signale A, B, C, E, F "H" an, wohingegen das Signal G "L" wird. Wenn das Signal Pin auf "L" ist, ist der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus werden elektrische Ladungen in den Kondensatoren C1, C2, C3 angesammelt. Nach diesem Schritt werden, wenn das Signal Pin zu "H" ansteigt, die elektrischen Ladungen, die in den Kondensatoren C1, C2, C3 angesammelt sind, über die Transistoren 721, 705 entladen. Hierbei ist der Widerstandswert des Entladungspfades wie in dem Fall des ersten Schreibvorgangs durch den Transistor 721 bestimmt. Die zu entladende elektrische Entladungsmenge ist jedoch vervierfacht. Daher dauert in dem dritten Schreibvorgang die Entladung 4T-Sekunden. Dann wird, nachdem Pin angestiegen ist, ein 4T-Sekunden-Impuls zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 in Vorbereitung auf einen vierten Schreibvorgang um 1 inkrementiert.
Während des vierten Schreibvorgangs nehmen die Signale A, B, C, E, F, G alle "H" an. Wenn das Signal Pin auf "L" ist, wird der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus werden elektrische Ladungen in den Kondensatoren C1, C2, C3, C4 angesammelt. Nach diesem Schritt werden, wenn das Signal Pin auf "H" ansteigt, die elektrischen Ladungen, die in den Kondensatoren C1, C2, C3, C4 angesammelt sind, über die Transistoren 721, 705 entladen. Hierbei ist der Widerstandswert des Entladungspfades, wie in dem Fall des ersten Schreibvorgangs, durch den Transistor 721 bestimmt. Die zu entladende Ladungsmenge ist jedoch verachtfacht. Daher findet die Entladung in dem dritten Schreibvorgang für 8T-Sekunden statt. Dann wird, nachdem Pin angestiegen ist, ein 8T-Sekunden-Impuls zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 in Vorbereitung auf einen fünften Schreibvorgang um 1 inkrementiert.
Während des fünften Schreibvorgangs wird das Signal A "L", während die Signale B, C, E, F, G "H" annehmen. Wenn das Signal Pin auf "L" ist, wird der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus werden elektrische Ladungen in den Kondensatoren C1, C2, C3, C4 angesammelt. Nach diesem Schritt werden, wenn das Signal Pin auf "H" ansteigt, die elektrischen Ladungen, die in den Kondensatoren C1, C2, C3, C4 angesammelt sind, über die Transistoren 721, 722, 707 entladen. Hierbei ist der Widerstandswert des Entladungspfades durch die Transistoren 721, 722 bestimmt. Die zu entladende Ladungsmenge ist gleich der des vierten Mals. Der Widerstandswert in dem Entladungspfad ist jedoch verdoppelt. Daher findet die Entladung in dem fünften Schreibvorgang für 16T-Sekunden statt. Dann wird, nachdem Pin angestiegen ist, ein 16T-Sekunden-Impuls zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 in Vorbereitung auf einen sechsten Schreibvorgang um 1 inkrementiert.
Während des sechsten Schreibvorgangs nehmen die Signale A, B "L" an, während die Signale C, E, F, G "H" annehmen. Wenn das Signal Pin auf "L" ist, wird der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus werden elektrische Ladungen in den Kondensatoren C1, C2, C3, C4 angesammelt. Nach diesem Schritt werden, wenn das Signal Pin auf "H" ansteigt, die elektrischen Ladungen, die in den Kondensatoren C1, C2, C3, C4 angesammelt sind, über die Transistoren 721, 722, 723, 724, 709 entladen. Hierbei ist der Widerstandswert des Entladungspfades durch die Transistoren 721, 722, 723, 724 bestimmt. Die zu entladende elektrische Ladungsmenge ist gleich der des vierten Mals. Der Widerstandswert in dem Entladungspfad ist jedoch vervierfacht. Dadurch findet die Entladung in dem sechsten Schreibvorgang für 32T-Sekunden statt. Dann wird, nachdem Pin angestiegen ist, ein 32T- Sekunden-Impuls zu F2 ausgegeben. Im folgenden wird der Binärzähler 741 in Vorbereitung auf einen siebten Schreibvorgang um 1 inkrementiert.
Während des siebten Schreibvorgangs nehmen die Signale A, B, C "L" an, während die Signale E, F, G "H" annehmen. Wenn das Signal Pin auf "L" ist, wird der P-Kanal-Transistor 701 eingeschaltet. In diesem Vorladungsstatus werden elektrische Ladungen in den Kondensatoren C1, C2, C3, C4 angesammelt. Nach diesem Schritt werden, wenn das Signal Pin auf "H" ansteigt, die elektrischen Ladungen, die in den Kondensatoren C1, C2, C3, C4 angesammelt sind, über die Transistoren 721, 722, 723, 724, 725, 726, 727, 728 entladen. Die zu entladende Entladungsmenge ist gleich der des vierten Mals. Der Widerstandswert in dem Entladungspfad ist jedoch verachtfacht. Dadurch findet die Entladung in dem sechsten Schreibvorgang für 64T-Sekunden statt. Dann wird, nachdem Pin angestiegen ist, ein 64T-Sekunden-Impuls zu F2 ausgegeben.
Wie obenstehend beschrieben worden ist, ist es möglich, verschiedene Ausgaben mit unterschiedlichen Impulsbreiten zu erhalten, indem die MOS-Stellwiderstandsschaltung 700 und die veränderliche Kapazitätsschaltung kombiniert werden. Insbesondere ist, wie in den Ausführungsformen dargestellt, das Kapazitätsverhältnis dergestalt eingestellt, daß C1 : C2 : C3 : C4 ... = 1 : 1 : 2 : 4 ..., und der Widerstandswert des Entladungspfades ist z.B. auf 1 : 2 : 3 : 4 ... eingestellt, wodurch es möglich ist, die vervielfachten Impulse zu erzeugen. Zum Beispiel ist C1 auf 1 pF festgelegt (Fläche 660 um², und eine Dicke des Oxidfilms ist 250 Angström), C2 ist auf 1pF festgelegt, C3 ist auf 2pF festgelegt, und C4 ist auf 4pF festgelegt. Des weiteren wird, wenn W/L der Transistoren 721 - 728, die in Reihe geschaltet sind und als Widerstandselemente verwendet werden, auf 5/80 festgelegt ist, ein Wert von T 1 us Daher sind die Breiten der Schreibimpulse 1 us, 2 us, 4 us, 8 us, 16 us, 32 us, 64 us.
Eine andere Ausführungsform der vorliegenden Erfindung ist, wie oben beschrieben worden ist, worin die Schreibimpulse durch Entladen der CR-Schaltung erzeugt werden. Jedoch ist diese Schreibimpuls-Erzeugungsschaltung natürlich gewöhnlich weit anwendbar, sowohl in der Form einer Impulserzeugungsschaltung als auch in der Permanent-(nicht flüchtigen) Halbleiter-Speichereinrichtung.
Fig. 19 zeigt die Wirkung der zwei oben diskutierten Ausführungsformen Fig. 19 zeigt eine obere Grenze einer "nach dem Schreiben"-Zellen-Schwellwertpegelverteilung als Funktion einer Schreibabschnittszahl, worin eine Kurve a ein Schreiben mittels der festen Impulse darstellt, und eine Kurve b ein Schreiben mittels der vervielfältigten Impulse in Übereinstimmung mit der Ausführungsform der vorliegenden Erfindung darstellt. In dem herkömmlichen Beispiel kann die obere Grenze des Zellenschwellwertpegels verringert werden, wenn die Anzahl von Abschnitten (Teilungen) größer wird. In Übereinstimmung mit den Ausführungsformen der vorliegenden Erfindung gibt es, wenn die Zahl der Abschnitte (Teilungen) über 5 hinausgeht, die Grenze in den "einfach zu schreibenden" Zellen wegen der Tatsache, daß die Schreib-Zeit jedesmal verdoppelt wird. Die obere Grenze des Schwellwertpegels ist bei einem gewissen Punkt gesättigt. Wenn dies innerhalb eines Bereichs von 10 mal betrachtet wird, d.h. der praktischen Anzahl von Wiederholungen, kann jedoch solch ein Schreiben ausgeführt werden, daß die obere Grenze des Schwellwertpegels leicht mit einer Anzahl von nur 5 Wiederholungen auf einen kleinen Wert in der Ausführungsform dieser Erfindung eingeschränkt werden kann, verglichen mit dem herkömmlichen Beispiel. Des weiteren wird gemäß dieser Ausführungsform ein übermäßiges Schreiben nicht als ein sehr großes Problem angesehen. Dies ist, da die Zellen, die für den ersten und zweiten Schreibvorgang unbeschreibbar sind, ursprünglich die "hart zu schreibenden" Zellen sind.
Wie obenstehend beschrieben, können, wenn die Einrichtung gemäß der vorliegenden Erfindung verwendet wird, die oberen Pegel der Schwellwertpegel der Zellen nach dem Schreiben ebenso auf den kleinen Wert mit einer geringeren Anzahl von Schreibvorgängen als in dem herkömmlichen Beispiel verringert werden. Dies führt zu einer Verringerung der Gesamt-Schreib- Zeit, die die Aufwärtszeit, die Entladungszeit und sogar die Prüfzeit enthält, sowie zu einer Erhöhung der Schreibgeschwindigkeit.
Fig. 20 zeigt eine Zellenfrequenzverteilung als Funktion der Schreibzeit, wobei T die Schreibzeit der schnellsten Zelle ist. Es wird angenommen, daß die Schreibzeit T der schnellsten Zelle in dem Herstellungsschritt so gesteuert ist, daß dieser immer fest ist, indem die Verarbeitungsbedingungen verändert werden.
Wie der Fig. 20 zu entnehmen ist, variiert die Zeit, die zum Schreiben benötigt wird, innerhalb einer Partie oder eines Wafers im allgemeinen in einem 10- bis 40-fachen Bereich. Des weiteren kann sich, wie mittels der schiefen Linien in Fig. 20 angegeben, die normale Verteilung in der Form eines Rockes über 100-fach ausbreiten.
In Übereinstimmung mit der ersten und zweiten Ausführungsform wird ein Schreiben mit einer höheren Geschwindigkeit als in dem herkömmlichen Beispiel erzielt, so daß es möglich ist, einem Fall zu entsprechen, wo die Zellen-Schreib-Zeit in solch einer Form verteilt ist. Die Schreibimpulsbreite steigt jedoch an, während sie in die nte Potenz von 2 erhoben wird. Daher wird z.B. die Impulsbreite des sechsten Males (der sechsten Zeit) 32T. Wenn die Zellenverteilung als Funktion der Zeit, die für das Schreiben benötigt wird, auf den 40- fachen Bereich beschränkt wird, ist der Schreibvorgang bei dem sechsten Mal (bei der sechsten Zeit) beendet. Der letzte 20T-Impuls des sechsten Mals führt zu einer nutzlosen Schreibzeit. Dies führt zu einem Anstieg in punkto einer Durchschnitts-Schreib-Zeit.
Unter der Annahme, daß z.B. die Zellenverteilung der Zeit, die für das Schreiben notwendig ist, im wesentlichen auf einen 40-fachen Bereich beschränkt ist; und die Zelle mit der Schreib-Zeit 50T sogar in Erwägung einer Streuung die späteste ist, kann die Durchschnitts-Schreib-Zeit kürzer sein als in der ersten Ausführungsform, indem der nächste Schreibvorgang nur bei einer Streuung über 47T bewirkt wird, als auch indem die Leistung nach dem fünften Mal (fünften Zeit) gleich eingestellt wird. Dies wird in einer dritten Ausführungsform, die später beschrieben wird, ausgeführt.
Des weiteren stellt eine Flanke der Kurve in Fig. 9 eine Veränderung des Zellenschwellwertpegels bezüglich einer kleinen Erhöhung der Schreibzeit dar. Zwischen den Chips wird eine Streuung dieses Werts beobachtet. Wenn dieser Wert ansteigt und wenn die Schreib-Zeit über die ursprünglich benötigte Schreib-Zeit hinausgeht, besteht eine große Wahrscheinlichkeit, daß der Zellenschwellwertpegel übermäßig von dem erwarteten Wert ansteigt. Es wird angenommen, daß ein Gesamtbetrag der Schreibimpulsbreiten bis zu z.B. dem nten Mal mehr als zweimal die Schreibimpulsbreite bis zu dem letzten Mal ist. Es folgt dann, daß die Schreib-Zeit auf zweimal die ursprüngliche Schreib-Zeit in dem nten Schreibvorgang in Bezug zu den Zellen ansteigt, die nicht über genau die Grenze des Entscheidungspegels in dem letzten Schreibvorgang hinausgehen. Zu dieser Zeit besteht, wenn eine Veränderung des Zellenschwellwertpegels für die kleine Erhöhung der Schreib-Zeit, die in Fig. 9 gezeigt ist, groß ist, eine Möglichkeit, daß solch ein Zellenschwellwertpegel über eine erlaubte obere Grenze hinausgehen kann. Dies bringt eine Verringerung einer Vorgangstoleranz hinsichtlich der Leistungsversorgungsspannung während des Schreibvorgangs mit sich. Es ist deshalb erforderlich, daß der "nach dem Schreiben"-Zellenschwellwertpegel gesteuert wird, um innerhalb einer möglichst engen Verteilungsbreite abzufallen. Dies ist speziell in dem EEPROM mit einer Leistungsversorgungsspannung von 3,3V wichtig. Deshalb ist die wirksamste Art und Weise, um das oben beschriebene Problem zu vermeiden, eine abrupte Veränderung zu vermeiden, indem die Schreib-Zeit in einer von der ersten oder zweiten Ausführungsform unterschiedlichen Art und Weise verändert wird. Dies wird in den Ausführungsbeispielen 4 bis 6 erreicht.
Fig. 21 ist eine Tabelle, in der solche Ausführungsformen 3 bis 6 mit den Ausführungsformen 1 und 2 dargestellt sind. Mit Verweis auf diese Tabelle wird in einer dritten Ausführungsform die Leistung für Schreibimpulse auf 2 für die ersten 4 Male (Zeiten) eingestellt und wird nach dem fünften Mal (Zeit) gleich eingestellt. In einer vierten Ausführungsform ist der Anfangswert auf 2t eingestellt und das Inkrement ist von dem ersten bis zum vierten Mal und nach dem neunten Mal auf 0 eingestellt. Des weiteren ist in einer fünften Ausführungsform das Inkrement nach dem dritten Mal auf 0 eingestellt, wo der Anfangswert 2t ist. In einer sechsten Ausführungsform weist die akkumulierte Schreibimpulsbreite hinauf bis zu dem neunten Mal und die akkumulierte Schreibimpulsbreite hinauf bis zu dem (n + 1) nten Mal ein vorbestimmtes Verhältnis auf. Das Folgende ist eine detaillierte Beschreibung.
Fig. 22 ist ein Schaltungsdiagramm in der dritten Ausführungsform Fig. 23 ist ein Zeitablaufdiagramm, das die Vorgänge darin zeigt. Die dritte Ausführungsform ist dergestalt angeordnet, daß F2 des fünften Mals in der ersten Ausführungsform nach dem fünften Mal so wie es ist gelassen wird. Ein Aufbau in Fig. 22 ist gleich dem, der in Fig. 12 gezeigt ist, wobei Flip-Flops 802 - 809 jeweils den Flip- Flops 13 - 17, die in Fig. 12 gezeigt sind, entsprechen, Logikgatter 810 - 826 den Logikgattern 3 - 11 in Fig. 12, und Rücksetzmittel 827 - 829 den Rückstellmitteln 18 - 20 in Fig. 12. Eine Kombination der Logikgatter ist jedoch unterschiedlich. Insbesondere bei den fünften bis siebten Stufen wird ein Flip-Flop 801 mittels festen Eingängen PA, PB, PC für NAND-Gatter 815, 817, 819 zurückgesetzt.
Es wird angenommen, daß PA während des Schreibvorgangs immer einen HIGH-Pegel aufweist. Jedes der Signale PN1 bis PN5, die mittels Dekodierung der Ausgänge des Anzahlzählers, der in Fig. 12 dargestellt ist, erhalten werden, wird jedesmal, wenn bis zu dem fünften Mal ein Schreiben ausgeführt wird, ein HIGH-Pegelsignal. Das Flip-Flop zur Ausgabe des Schreibsteuersignals F2 wird jedesmal, wenn eine Zeitgeberausgabe in jedes der NAND-Gatter eingegeben wird, zurückgesetzt. Das Signal PA ist nach dem sechsten Mal auf dem HIGH-Pegel und deshalb wird das Flip-Flop 801 jedesmal zurückgesetzt, wenn der Knoten 801 den HIGH-Pegel annimmt.
Eines von PA, PB, PC wird abhängig von der Art und Weise der Verteilung hinsichtlich der Zellen-Schreib-Zeit auf den HIGH- Pegel gesetzt, während andere auf den LOW-Pegel gesetzt werden, womit ausgewählt wird, von welchem Mal an, vom fünften oder sechsten oder siebten Mal, die Leistung gleich eingestellt wird. PA, PB, PC können mittels einer Sicherung oder ähnlichem eingestellt werden. Es ist somit möglich, die Schreibsteuerschaltung zur Anwendung der Schreibimpulse mit gleicher Leistung von dem nten Mal zu erhalten, indem die gleiche Schaltung verwendet wird, wie die in der ersten Ausführungsform.
Fig. 24 ist ein Schaltungsdiagramm, das eine vierte Ausführungsform der vorliegenden Erfindung zeigt. Fig. 25 ist ein Zeitablaufsdiagramm, das Vorgänge davon zeigt. In dieser Ausführungsform wird für eine Übereinstimmung mit der Zellenverteilung als Funktion der Schreib-Zeit, eine Flip- Flop-Schaltung 900 in Bezug zu den Eingängen des ersten bis vierten Mals zurückgesetzt, um die gleiche Impulsbreite zu erzielen.
Ein Aufbau in Fig. 24 ist gleich dem, der in Fig. 12 gezeigt ist. Flip-Flops 902 - 908 entsprechen jeweils den Flip-Flops 13 - 17, die in Fig. 12 gezeigt sind, Logikgatter 911 - 928 den Logikgattern 3 - 11 in Fig. 12, und Rücksetzmittel 931 und 932 den Rücksetzmitteln 18 - 20 in Fig. 12. Eine Kombination der Logikgatter ist jedoch unterschiedlich. Insbesondere wird das Signal PA den NAND-Gattern 915 - 919 mit drei Eingängen zugeführt, und das Signal PB wird zu den NAND-Gattern 920 - 922 mit drei Eingängen zugeführt, wodurch eine Auswahl dieses Verfahrens möglich wird.
Fig. 26 ist ein Zeitablaufdiagramm, das die fünfte Ausführungsform zeigt. Der Betrieb der vierten und fünften Ausführungsform wird nun beschrieben.
Fig. 27 zeigt eine Zellenfrequenzverteilung als Funktion einer Schreib-Zeit, worin T die schnellste Zellen-Schreib- Zeit ist. Es wird angenommen, daß die schnellste Zellen- Schreib-Zeit T bei der Herstellung dadurch, daß die Verarbeitungsbedingungen verändert werden so eingestellt wird, daß diese immer fest ist. Wie in Fig. 27 gezeigt, gibt es in diesem Fall keine Zelle außerhalb der normalen Verteilung. Es sind zwei typische Verteilungen A, B gezeigt, die sich jeweils im wesentlichen in einem 40-fachen Bereich ausbreitet.
Nun wird ein Fall betrachtet, bei dem die Schreib-Verfahren der ersten oder dritten Ausführungsform auf diese Verteilung angewendet werden. Hinsichtlich der Verteilung A kann ein Schreiben in alle Zellen in dem vierten Schreibvorgang ausgeführt werden. Jedoch ist ein Verhältnis der Gesamtheit der Schreibimpulsbreiten bis zu dem neunten Mal zu der Gesamtheit derer bis zu dem (n + 1)nten Mal 3 zu 2.
Folglich steigt, wenn die Flanke in Fig. 9 groß wird, eine Rate von Übermaß-Schreibzellen (excess write cells) in einem Bereich von 4T bis 7T so stark an wie ein zentraler Abschnitt der Verteilung A.
Des weiteren können die "Nach dem Schreiben"- Zellenschwellwertpegel durch Impulse mit gleicher Leistung in einem schmalen Bereich in dem Schreibvorgang verteilt werden. Es gibt jedoch einen Defekt, in dem die Anzahl von Schreibvorgängen genug ansteigt, um die Schreib-Zeit auszudehnen, da die "Langsam zu schreibende" Zelle zu gleichmäßig mit einer festen Impulsbreite beschrieben worden ist. Dasselbe kann auf die Verteilung B angewendet werden.
Im Gegensatz dazu wird in der vierten Ausführungsform für den Fall, der mittels der Kurve A in Fig. 27 dargestellt ist, wenn der Mittelpunkt der Zellenverteilung in dem Bereich bis zu 10T angeordnet ist, das Verhältnis der Gesamtheit der Schreibimpulsbreiten bis zu dem nten Mal zu der Gesamtheit der bis zu dem (n + 1)nten Mal auf 2 oder darunter eingestellt, indem Schreibimpulse angewendet werden, die jeweils bis zu dem vierten Mal die gleiche Impulsbreite aufweisen. Das übermäßige Schreiben wird somit beseitigt. Wenn der Mittelpunkt der Zellenverteilung jenseits von 10T, wie in der Verteilung B gezeigt, angeordnet ist, wird die Leistung der Schreibimpulse nach dem vierten Mal wie in der fünften Ausführungsform gleich eingestellt. Ein Schreiben kann somit mit einer verringerten Rate von Überschuß- Schreibzellen ausgeführt werden. In diesem Fall ist eine Rate von einer Summe der Schreibimpulse von dem ersten Mal und solchen bis zu dem zweiten Mal 3. In der Verteilung B existieren jedoch mehrere Zellen in der Umgebung davon. Es kann angenommen werden, daß die Überschuß-Schreibzellen nicht gemäß der Wahrscheinlichkeit verteilt sind.
Die vierten und fünften Schreibverfahren werden umgeschaltet, indem die Sicherung oder ähnliches abhängig der Art und Weise der Zellenverteilung als Funktion der Schreib-Zeit zur Verfügung gestellt wird. In dem Fall der Verteilung A in Fig. 27 wird BA auf den HIGH-Pegel gesetzt, während PB auf dem LOW-Pegel ist. Eines vom PN1, PN2, PN3, PN4 bekommt somit bis zu dem vierten Schreibvorgang den HIGH-Pegel. Der Zeitgeberausgang T2 nimmt somit den HIGH-Pegel an, wodurch das Flip-Flop 900 zurückgesetzt wird. Der Schreibimpuls erzeugt einen Impuls mit einer Zeit 2T. Nach dem fünften Mal erzeugt der Schreibimpuls den einen, der jedesmal wie in der zweiten Ausführungsforrn bei dem Anheben in die nte Potenz von 2 ansteigt.
In dem Fall der Verteilung B, die in Fig. 27 gezeigt ist, ist PB auf den HIGH-Pegel eingestellt, während PA auf dem LOW- Pegel ist. Die Schreibimpulse können bis zu dem zweiten Mal als 2T- und 4T-Impulse eingestellt werden, weisen jedoch nach dem dritten Mal eine feste Impulsbreite von 8T auf.
In der ersten bis dritten Ausführungsform ist das Verhältnis k der Gesamtheit der Schreibimpulsbreiten bis zu dem nten Mal zu der Gesamtheit der bis zu dem (n + 1)nten Mal 2 oder größer.
Deshalb wird angenommen, daß, wenn die Flanke, die in Fig. 9 gezeigt ist, d.h. einer Veränderung des Zellenschwellwertpegels um das Inkrement in der Schreib-Zeit einen großen Wert annimmt, der "Nach dem Schreiben"- Zellenschwellwertpegel über einen Zielwert hinausgeht.
Im Gegensatz dazu sind in der vierten und fünften Ausführungsform die Impulse in einigen der Schreibvorgänge als Impulse mit gleicher Leistung eingestellt. Das Verhältnis k der Gesamtheit der Schreibimpulsbreiten bis zu dem neunten Mal zu der Gesamtheit der bis zu dem (n + 1)nten Mal ist auf 2 oder darunter eingestellt.
Die sechste Ausführungsform hebt sich dergestalt hervor, daß das Verhältnis k der akkumulierten Schreibimpulsbreiten bis zu dem nten Mal zu denen, die sich bis zu dem (n + 1)nten Mal angesammelt haben, auf einen gegebenen Wert von 2 oder geringer eingestellt ist. Zum Beispiel wird die Impulsbreite bis zu der gleichen Leistung bei dem ersten Mal und dem zweiten Mal angehoben, aber nach dem dritten Mal mittels der Schaltung, die in der ersten Ausführungsform verwendet wird, zu der nten Potenz von 2. Es ist somit möglich, die Schaltung zu aktualisieren, mittels der das Verhältnis k der Gesamtheit der Schreibimpulsbreiten bis zu dem nten Mal zu der Gesamtheit der bis zu dem (n + 1)nten Mal immer auf 2 eingestellt wird.
Fig. 28 ist ein Schaltungsdiagramm in der sechsten Ausführungsform. Dieses Diagramm zeigt einen ähnlichen Schaltungsaufbau wie die Figuren 22 und 24, außer für den Logikgatterabschnit, der aus den Gattern 1111 - 1129 besteht. Fig. 29 ist ein Zeitablaufdiagramm, das Vorgangszeitgaben zeigt. Diese Ausführungsform stellt einen Fall dar, in dem das Verhältnis der bis zu dem nten Mal angesammelten Schreibimpulsbreiten, zu denen die sich bis zu dem (n + 1)nten Mal angesammelt haben, auf 1,5 eingestellt ist. Es ist hierbei notwendig, daß eine Periode von T0 auf ¼ der schnellsten Zellen-Schreib-Zeit T eingestellt wird. Die Zeitausgaben T bis T7 werden, wie in Fig. 28 dargestellt, durch die Ausgänge PN1 bis PN10 des Schreibzahlzählers ausgewählt. Das Verhältnis k der Gesamtheit der Schreibimpulsbreiten bis zu dem nten Mal zu der Gesamtheit der bis zu dem (n + 1)nten Mal kann somit auf 1,5 eingestellt werden. In Übereinstimmung mit dieser Ausführungsform kann die "Nach dem Schreiben"-Zellenschwellwertpegelverteilung innerhalb einem noch engeren Bereich ohne einem Anstieg der Gesamt-Schreib-Zeit fallen, als in dem Schreiben mittels der Impulse mit gleicher Leistung in dem herkömmlichen Beispiel.
Eine Schaltung, die die Sicherung oder ähnliches verwendet, ist ebenso ausführbar, so daß ein bestmöglicher Wert von mehreren Arten von "nicht mehr als 2"-Werten von k durch einen Kompromiß zwischen der oberen Grenze der "Nach dem Schreibentl-Zellenschwellwertpegelverteilung und der Gesamt- Schreib-Zeit auswählbar ist.
Die Schreibvorgänge des NAND-Typ EEPROMs wurden bisher anhand der Ausführungsformen beschrieben. Jedoch kann natürlich die Erfindung auf Löschvorgänge ebenso angewendet werden. Des weiteren wurde die Wirksamkeit insbesondere in einem NAND-Typ EEPROM mit einer Leistungsversorgungsspannung von 3V dargestellt, dessen "Nach dem Schreiben"- Zellenschwellwertpegelverteilung gesteuert werden muß, um innerhalb einen noch engeren Bereich abzufallen. Außerdem ist die Erfindung ebenso auf einige NOR-Typ EEPROMs anwendbar, worin ein Löschen mittels Verwendung des Tunnelphänomens von Kanalabschnitten von Zellentransistoren ausgeführt wird. Wie vorher beschrieben, können, wenn die vorliegende Erfindung auf Einrichtungen zum Schreiben und Löschen mittels Verwendung des Tunnelstroms angewendet wird, "Nach dem Schreiben/Löschen"-Schwellwertpegelverteilungen in den engen Bereichen gesteuert werden.
Des weiteren stellen die Ausführungsformen, die in dieser Beschreibung diskutiert wurden, das Beispiel dar, in dem die Schreibimpulse als vervielfachte Impulse verwendet werden, d.h. die Impulsbreite steigt, während sie zu der nten Potenz von zwei erhoben werden, wie 1 : 2 : 4 : 8 : 16 : 32 ..., an. Dies liegt in einer Schreibcharakteristik dergestalt begründet, daß eine Verschiebung des Schwellwertpegels einer ETOX-Typ-Speicherzelle proportional zu einem Logarithmus der Schreib-Zeit ist. Jedoch weist die vorliegende Erfindung immer noch die Effekte auf, sogar durch Verwendung von inkrementalen Impulsen, die in einer Linearfunktion gemäß 1 : 2 : 4 : 5 : 4 : ... ansteigen. Die Art der Inkrementierung der inkrementalen Impulse kann natürlich in vielfältiger Art und Weise verändert werden, ohne von dem Kern der Erfindung abzuweichen.
Außerdem kann, obgleich wiederholt ausgeführt, die Schreibimpuls-Erzeugungsschaltung der zweiten Ausführungsform allgemein verwendet werden, ohne auf die interne Schaltung der nicht-flüchtigen (Permanent)-Halbleiter- Speichereinrichtung begrenzt zu sein.
Gemäß der vorliegenden Erfindung kann die nicht-flüchtige Halbleiter-Speichereinrichtung mit einer kurzen Schreib-Zeit zur Verfügung gestellt werden.
Es ist offensichtlich, daß in dieser Erfindung ein großer Bereich von verschiedenen Arbeitsmoden, basierend auf der Erfindung gebildet werden kann, ohne von dem Umfang der Erfindung abzuweichen. Diese Erfindung ist nicht durch ihre speziellen Arbeitsmoden beschränkt, außer daß sie durch die angefügten Ansprüche begrenzt wird.

Claims

1. Nicht-flüchige Halbleiter-Speichereinrichtung, umfassend:

eine Schreibeinrichtung zum Schreiben von Daten in eine nicht-flüchtige Speicherzelle in Antwort auf einen Schreibimpuls;

eine Ausleseeinrichtung zum Auslesen von Daten, die in der Speicherzelle gespeichert sind; und

eine Prüfeinrichtung zur Prüfung, um sicherzustellen, daß ein normales Schreiben ausgeführt worden ist, indem Daten von der Speicherzelle nach jedem Schreiben gelesen werden, und um eine Wiederholungs-Schreibsequenz zu bewirken, wenn nicht ein normales Schreiben mittels der Prüfeinrichtung bestätigt werden kann;

dadurch gekennzeichnet, daß

die Schreibeinrichtung eine Schreib-Zeit verändern kann und zumindest einen Teil der Wiederholungs- Schreibsequenz;

die Schreibeinrichtung die Schreib-Zeit für das nächste Schreiben länger einstellt als die für das vorhergehende Schreiben.

2. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib-Zeit eingestellt ist, um mit einer vorbestimmten Vervielfachung von einem Anfangswert bei jeden Schreibvorgang anzusteigen.

3. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib-Zeit eingestellt ist, um mit einer vorbestimmten Vervielfachung für anfänglich mehrere Schreibvorgänge anzusteigen und danach die Schreib-Zeit auf einen vorbestimmten konstanten Wert eingestellt ist.

4. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib-Zeit auf einen vorbestimmten konstanten Wert für anfänglich mehrere Schreibvorgänge eingestellt ist, um mit einer vorbestimmten Vervielfachung für mehrere Schreibvorgänge anzusteigen, und für weitere folgende Schreibvorgänge auf einen vorbestimmten konstanten Wert eingestellt ist.

5. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib-Zeit eingestellt ist, um durch ein vorbestimmtes Inkrement anzusteigen.

6. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibperiode dergestalt eingestellt ist, daß angesammelte Schreib-Zeiten mit einem konstanten Verhältnis von einem Schreibvorgang zu einem nächsten Schreibvorgang ansteigen.

7. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung des weiteren eine Schreibimpuls-Steuerschaltung zum Zuführen eines Schreib-Zeit-Signals zu der Schreibeinrichtung umfaßt, das sich gemäß einer Zahl von Schreibvorgängen verändert wird.

8. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Schreibimpuls-Steuerschaltung umfaßt:

eine Impulserzeugungseinrichtung zur Erzeugung von Impulsen mit einer vorbestimmten Frequenz; und

eine Zähleinrichtung zum Zählen der mittels der Impulserzeugungseinrichtung erzeugten Impulse unter Verwendung eines Zählwerts, der in Übereinstimmung mit der Zahl von Schreibvorgängen eingestellt ist.

9. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Schreibimpuls-Steuerschaltung umfaßt:

eine Vielzahl von Kondensatoren mit unterschiedlichen Kapazitäten;

einen Widerstandsentladungspfad zum Entladen von Ladungen, die in den Kondensatoren gespeichert sind; und

eine Auswahleinrichtung zur Auswahl eines Kondensators von der Vielzahl von Kondensatoren zur Verbindung desselben mit dem Entladungspfad gemäß der Zahl von Schreibvorgängen.

10. Nicht-flüchtige Halbleiter-Speichereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Schreibimpuls-Steuerschaltung umfaßt:

einen Kondensator;

eine Vielzahl von Widerstandsentladungspfaden zum Entladen von Ladungen, die in dem Kondensator gespeichert sind; und

eine Auswahleinrichtung zur Auswahl eines Entladungspfades von der Vielzahl von Entladungspfaden, um denselben mit dem Kondensator zu verbinden.