KR940006140A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR940006140A
KR940006140A KR1019930009850A KR930009850A KR940006140A KR 940006140 A KR940006140 A KR 940006140A KR 1019930009850 A KR1019930009850 A KR 1019930009850A KR 930009850 A KR930009850 A KR 930009850A KR 940006140 A KR940006140 A KR 940006140A
Authority
KR
South Korea
Prior art keywords
recording
write
nonvolatile semiconductor
semiconductor memory
pulse
Prior art date
Application number
KR1019930009850A
Other languages
English (en)
Other versions
KR960010960B1 (ko
Inventor
도시오 야마무라
히로토 나카이
히데오 가토
가오루 도쿠시게
마사미치 아사노
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940006140A publication Critical patent/KR940006140A/ko
Application granted granted Critical
Publication of KR960010960B1 publication Critical patent/KR960010960B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발싱 메모리셀에 데이터의 기록을 수행하는 기록동작과 데이터를 기록한 상기 메모리셀의 내용을 독출하는 걷중동작을 반복하여 복수회 수행하는 불휘발성 반도체 기억장치에 있어서, n회째의 기록시간 보다 n+1회째의 피록시판의 이 긴 것을 특징으고 한다.
본 발명에 이용하면, 기록시간이 짧은 불휘발성 반도체 기억장치를 제공할 수 있게 된다.

Description

불휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도와, 제4도, 제5도 및, 제8도 내지 제10도는 본 발명의 실시예를 나타낸 회로,
제11도는 본 발명의 실시예를 나타낸 타이밍차트,
제12도는 본 발명의 실시예를 나타낸 프로우차트.

Claims (6)

  1. 불휘발성 메모리셀에 데이터의 기록을 수행하는 기록동작과 데이터를 기륵한 상기 메모리셀의 내용을 독출 하는 검증동작을 반복하여 복수회 수행하는 불휘발성 반도체 기억장치에 있어서, n회계의 기록시간 보다 n+1회 째의 기록시간의 쪽이 긴 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 불휘발성 메모리셀에 데이터의 기록을 수행하근 기록동작과 데이터를 기록한 상기 메모리셀외 내용-을 독출하는 검킁동작을 반닦하이 복수최 수행하는 불휘발성 반도체 기억장치에 있어서, n회째의 기록시간 보다 n+1회 째외 기록시간의 쪽이 2배인 것을 특징으로 하는 불튀발성 반도체 기억장치.
  3. 기록펄스에 따라 불휘발성 게고리셀에 데이티의 기록뜰 수행하는 기록동짜과 데이터를 기록한 상기 메모리셀의 내웅을 득출하는 검증동작을 반확하여 복수회 수탱하는 불휘발겅 반도체 기억장치에 있어서, n회째의 상기 기록동작에 있어서 상꾸 기록편스의 펄스폭 보다 n누7회째의 상기 기록동작에서외 상기 기록펀스의 펄스폭의쪽이 큰 상기 기록펀스를 출곡하는 기록펀스 제어회로를 구비하여 구성괸 것을 특징으토 하는 불휘발성 반도체 기억장치.
  4. 기록펄스에 따라 불휘발성 메모리셀에 데이터의 기록을 수행하는 기록동자과 데이터를 기록한 상기 메모리 셀의내각을 독출하는 검증동작을 반복하여 복수최수행하는 불휘발성 반도체 기억장치에 있어서, n회개의 상기 기록동작에 있어서 상긴 기록펄스의 펄스복 보다 n+1회째외 상기 기록동작에서의 상기 기록펄스외 펀스복이 2배인 상기 기록펄스를 출력하는 기록 펄스 제어회로를 구비하이 구성된 것을 특징으로 하는 불휘밭성 반도체 기억장치.
  5. 제4항에 있어서, 상기 기록펄스 제어회로가 상기 기록펄스의 발생을 복수개외 캐패시터에 축적된 전하를 전기저항의 소정의 방전경로를 매개로 방전하는 RC최로를 이응하여 수행하고, 상기 기록동작의 횟수에 따라 상기 방전경로에 접속되는 캐괘시터를 상기 복수개의 캐괘시터에서 선택하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  6. 제4항에 있어서, 상기 기록펄스 제어회로가 상기 기록펄스의 발생을 복수외 캐죄시터에 축적된 전하를 전기 저항이 다른 복수의 방전경로를 매개로 방전하는 RC회로를 이용하여 수행하고, 상기 기록동작의 횟수에 따라 상기 방전경로에 접속되는 방전경로틀 선택하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009850A 1982-06-02 1993-06-02 불휘발성 반도체 기억장치 KR960010960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14124092 1992-06-02
JP92-141240 1992-06-02

Publications (2)

Publication Number Publication Date
KR940006140A true KR940006140A (ko) 1994-03-23
KR960010960B1 KR960010960B1 (ko) 1996-08-14

Family

ID=15287360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009850A KR960010960B1 (ko) 1982-06-02 1993-06-02 불휘발성 반도체 기억장치

Country Status (4)

Country Link
US (1) US5436913A (ko)
EP (1) EP0573003B1 (ko)
KR (1) KR960010960B1 (ko)
DE (1) DE69317937T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
JPH08129894A (ja) * 1994-10-28 1996-05-21 Nec Corp 不揮発性半導体記憶装置
US5802268A (en) * 1994-11-22 1998-09-01 Lucent Technologies Inc. Digital processor with embedded eeprom memory
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3895816B2 (ja) * 1996-12-25 2007-03-22 株式会社東芝 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム
US6052314A (en) * 1997-05-22 2000-04-18 Rohm Co., Ltd. EEPROM device
JP3156636B2 (ja) * 1997-05-30 2001-04-16 日本電気株式会社 不揮発性半導体記憶装置
JP4248269B2 (ja) * 2003-02-21 2009-04-02 パナソニック株式会社 半導体不揮発性記憶装置
US7363556B2 (en) * 2005-12-09 2008-04-22 Advantest Corporation Testing apparatus and testing method
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
JP5137550B2 (ja) * 2007-12-12 2013-02-06 キヤノン株式会社 情報処理装置及びその制御方法
JP5359570B2 (ja) * 2009-06-03 2013-12-04 富士通株式会社 メモリ試験制御装置およびメモリ試験制御方法
US8004884B2 (en) * 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
JP2011181134A (ja) * 2010-02-26 2011-09-15 Elpida Memory Inc 不揮発性半導体装置の制御方法
US8374040B2 (en) 2011-02-25 2013-02-12 International Business Machines Corporation Write bandwidth in a memory characterized by a variable write time
US9442842B2 (en) * 2013-08-19 2016-09-13 Sandisk Technologies Llc Memory system performance configuration
KR102221752B1 (ko) 2014-03-20 2021-03-02 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 포함하는 데이터 독출 방법
JP2016170848A (ja) 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10198217B2 (en) 2016-11-04 2019-02-05 Alibaba Group Holding Limited Method and system of enhanced reliability and error immunity in flash storage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
JPS63255900A (ja) * 1987-04-13 1988-10-24 Nec Corp 書込み可能な読出し専用メモリの書込方法
US5034922A (en) * 1987-12-21 1991-07-23 Motorola, Inc. Intelligent electrically erasable, programmable read-only memory with improved read latency
US5161161A (en) * 1989-01-31 1992-11-03 Unisys Corporation Minimum pulsewidth test module on clocked logic integrated circuit
US4963825A (en) * 1989-12-21 1990-10-16 Intel Corporation Method of screening EPROM-related devices for endurance failure
DE69113073D1 (de) * 1990-02-08 1995-10-26 Altera Corp Programmierverfahren für programmierbare Elemente in programmierbaren Anordnungen.
JP3248928B2 (ja) * 1991-08-23 2002-01-21 富士通株式会社 不揮発性半導体記憶装置およびデータ消去方法

Also Published As

Publication number Publication date
DE69317937D1 (de) 1998-05-20
DE69317937T2 (de) 1998-09-17
KR960010960B1 (ko) 1996-08-14
EP0573003A2 (en) 1993-12-08
EP0573003B1 (en) 1998-04-15
US5436913A (en) 1995-07-25
EP0573003A3 (en) 1994-11-23

Similar Documents

Publication Publication Date Title
KR940006140A (ko) 불휘발성 반도체 기억장치
KR100205464B1 (ko) 강유전성 메모리용 감지 증폭기 및 그 감지방법
KR930020467A (ko) 불휘발성 반도체 기억장치
KR940003039A (ko) 반도체 기억장치
KR870000705A (ko) 반도체 기억 장치
JPS615499A (ja) アナログ信号サンプル値に対するデ−タ記憶アレイ装置及びサンプリング方法
KR960001327B1 (ko) 테스트모드기능 내장 다이내믹 랜덤 액세스 메모리장치
JP2000076853A5 (ko)
CN108022610B (zh) 同步半导体集成电路中的时控式命令时序调整
KR102226106B1 (ko) 스태틱 랜덤 액세스 메모리 (sram) 에 대한 네가티브 바이어스 서멀 불안정성 스트레스 테스트
KR930001652B1 (ko) 반도체 기억장치
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR950024353A (ko) 불휘발성 메모리회로
CA1094687A (en) Random access memory with volatile data storage
CN111128264B (zh) 字线脉冲电路、字线脉冲侦测方法、读方法、芯片及设备
KR850007155A (ko) 반도체 메모리 장치
KR920702574A (ko) 반도체 집적회로
JPS56114199A (en) Nonvolatile semiconductor memory device
SU1226528A1 (ru) Буферное запоминающее устройство
KR19980055728A (ko) 플래쉬 메모리 장치
SU556495A1 (ru) Запоминающее устройство
JP2666597B2 (ja) 半導体メモリ装置
SU1751811A1 (ru) Устройство дл записи информации в оперативную пам ть
KR900015150A (ko) 반도체 메모리장치
SU570920A1 (ru) Запоминающее устройство с перезаписью информации

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee