SU570920A1 - Запоминающее устройство с перезаписью информации - Google Patents

Description

1

Изобретение отноеитс  к вычислительной и электронной технике, в частности к иолупроводниковым интегральным запоминающим устройствам (ЗУ).

Известны ЗУ с перезаписью информации, построенные как на основе запоминающих МИОИ-транзисторов (Me-51зЫ4-SiO2-Si) 1, так и запоминающих МАОП-транзисторов (Me-АЬОз-SiO2-Si) 2, содержащие накопитель и блоки управлени , обеспечивающие Перезапись и считывание информации. Напр жение иитани  подключаетс  в этих устройствах к нагрузочным щинам накопител  с помощью МНОП (МАОП)-транзисторов в диодном включении.

Недостаток названных устройств - низка  избирательность записи информации, св занна  с неиолной передачей напр жени  питани  на нагрузочные щины накопител , вследствие потери порогового напр жени  в МДП (МНОЙ, МАОН)-транзисторах при диодном включении.

Наиболее близким техническим рещениемк изобретению  вл етс  ЗУ с перезаписью информации , содержащее накопитель, блок выборки столбцов и блок зправлени  перезанисью; разр дные щпны накопител  соединены с выходом блока выборки, а нагрузочные шины накопител  - с выходом блока управлени  перезаписью 3.

При приложении импульса записи к адресной шине накопител  нанр жение, экранирующее этот импульс в канала. невыбранных заиоминаюи 1,пх МДП-транзисторов, подключенных затворами к адресной шине, меньше напр жени  иитани  на величину порогового напр жени . Поэтому при амн.титуде иглпульса записи более -35 В и напр жении питани  менее - 24 В имеет место иаразитное встраивание зар да, искажающее информацию в иевыбраиных транзисторах накоиител , так как разность амплитуды импульса заиисп и экранирующего иаир жени  превышает граничное напр жение записи МДП-структуры. В св зи с этим амплитуда импульса записи в схемах большой информационной емкостн не иревышает - 30 В, что приводит к иизкому быстродействию в режиме записи информации .

Недостатки данного устройства состо т в малом быстродействии н низкой избирательиости заииси информации.

Цель изобретени  - повышеиие быстродействи  и избирательпоети записи информации.

Это достигаетс  тем, что в устройство введены блоки заирета записи, вход каждого из когорых соединен е соответствующим входом блока выборки столбцов, а выход подключеи к нагрузочной шине накопител  данного столбца.

При этом блок запрета записи содержпт управл ющий и нагрузочный МДП-транзисторы , МДП-транзпстор запрета записи и кондеисатор , причем затвор транзистора запрета записи подключеи к входу блока, исток - к шине пулевого потенциала, сток - к истоку нагрузочного транзистора, затвору управл ющего транзистора и к первому выводу конденсатора , исток управл ющего транзистора и второй вывод конденсатора подсоединены к выходу блока, а сток управл ющего транзистора , сток и затвор нагрузочного транзистора - к шине питани .

На фпг. 1 представлена структурна  схема запоминающего устройства с нерезаиисью информации .

Она содержит блок 1 выборки столбцов с входами 2, накопитель 3 с разр дными 4, адресными 5 и нагрузочными 6 шипами, блок 7 управлени  перезаписью с входом 8, шины 9 «Выход числа, блоки 10 запрета записи.

На фиг. 2 иоказана электрическа  схема блока запрета записи. Она включает в себ  управл ющий МДП-транзистор 11, нагрузочный МДП-транзистор 12, МД11-транзистор 13 запрета записи, шину 14 импульсного питани , шину 15 посто нного питани , узловой конденсатор 16 столбца накопител , конденсатор 17, узловой конденсатор 18 блока запрета записи.

Работает запомннающее устройство следующим образом.

Устройство переключаетс  в режим стирани  сигналом, подаваемым на вход 8 блока 7 управлени  перезаписью. Все запоминающие элементы накопител  3 устанавливаютс  в состо ние «О при приложении иапр жени  стирани  к адресным щинам 5 накопител .

Дл  записи информации в ЗУ на вход 8 блока 7 управлени  перезаписью подаетс  команда «Запись, к адресным шинам 5 накопител  прикладываетс  импульс записи, информаци , поданна  на входы 2 блока выборки , запоминаетс  по выбранному адресу. При этом блоки 10 запрета записи в выбрапных столбцах накопител  обеспечивают разрешение записи «1, тогда как блоки запрета записи невыбранных столбцов коммутируют на нагрузочные шины 6 этих столбцов экранирующий потенциал, запреща  запись «1.

В ЗУ в режиме записи щина 14 отключаетс  от источника импульсного питани  и заземл етс , на вход 8 подаютс  тактовые импульсы «1 с периодом, превышающим длительность отрицательных импульсов записи на величину длительности тактового импульса . Одновременно с импульсами записи, подключаемыми к выбранной адресной шине 5 накопител  3, на входы блока выборки в двоичном коде поступает записываемое число. Если в сто.лбец записываетс  «1, то транзистор 13 отпираетс , на конденсаторе 18 устанавливаетс  нулевой потенциал, транзистор И запираетс  и блок 10 запрета записи переводитс  в выключенное состо ние. Узловой

конденсатор 16 лосле подачи на вход 8 тактового импульса разр жаетс  до потенциала «О.

Если на вход 2 блока выборки подано напр жение «О, то транзистор 13 зап-ерт, конденсатор 18 зар жен транзистором 12 до потенциала «1. В течение тактового импульса, подаваемого на вход 8, узловой конденсатор 16 разр жаетс  до потенциала «О, а конденсатор 17 зар жаетс  до потенциала «1 через нагрузочный транзистор 12, транзистор И отинраетс . После окончани  тактового импульса подаетс  импульс записи, конденсатор 16 зар жаетс  за врем  фронта нарастани  импульса записи через транзистор 11 до напр жени  посто нного питани  за счет емкостной положительной обратной св зи, обеспечивающей передачу нарастающего напр жени  с истока трапзистора И на его затвор в соответствии с соотношением емкостей конденсаторов 17 и 18 (максимальное значение емкости конденсатора 17 выбираетс  из услови 

).

В режим считывани  информации ЗУ переключаетс  сигналом, подаваемым на вход 8 блока 7 управлени  перезаписью. Сигнал выбора столбца накопител  3 поступает на вход 2 блока 1 выборки, с помощью разр дной шииы 4 возбуждаютс  запоминающие элементы этого столбца, блок 10 запрета записи, соответствующий названному столбцу, выключаетс  и не оказывает воздействи  на нагрузочную щииу 6. При последовательном приложении к адресным щинам 5 накопител  напр жени  считывани  информаци , записанна  в запоминающих элементах выбранного столбца , но нагрузочной шине 6 передаетс  на соответствуюпхую шипу 9 «Выход числа. В ЗУ в режиме считывани  шина 14 подключаетс  к источнику импульсного питани , на вход 8 блока 7 уиравлени  перезаписью подаетс  потенциал «О. Выбор столбца осуществл етс  подачей напр жени  «1 на соответствующий вход блока выборки, транзистор 13 отпираетс  и соответствующий блок 10 запрета записи выключаетс .

Узловой конденсатор 16 зар жаетс  до потенциала «1 в течение импульса питани  по типе 14, после окончани  которого к адресным щинам 5 накопител  прикладываетс  напр жение считывани , отпирающее только те запоминающие транзисторы, в которых записан «О. Нри этом узловой конденсатор 16 разр жаетс  по нагрузочной щине 6 через открытый транзистор, по разр дной щине 4 на щину нулевого потенциала, и на шине 9 «Выход числа устанавливаетс  напр жение «О. Считывание информации разрешено в промежуток времени, когда сигнал импульсного питани  находитс  в состо нии «О.

Преимущества запоминающего устройства с перезаписью информации состо т в возможности увеличени  информационной емкости до 4 Кбит в св зи с повышением избирательности записи информации и повышени  быстродействи  в режиме записи примерно в 10 раз по сравнению с прототипом а счет уменьи1ени  длительности -более высоковольтного импульса записи.

Claims (3)

1.Запоминающее устройство с перезаписью информа-ции, содержащее накопитель, блох выборки столбцов и блок управлени  перезаписью , разр дные щины накопител  подключены к выходу блока выборки, а нагрузочные шины накопител  - к выходу блока управлени  перезаписью, отличающеес  тем, что, с целью повышени  быстродействи  и избирательности записи информации, оно содержит блоки запрета записи, вход каждого из которых соединен с соответствующим входом -блока выборки столбцов, а выход подключен к нагрузочной шине накопител  данного столбца.

2.Устройство по п. 1, отличающеес  тем, что блок запрета записи содержит управл ющий и Нагрузочный МДП-транзисторы, ЛЩП-транзистор запрета записи и конденсатор , причем затвор транзистора запрета записи подключен к входу блока, исток-к шине нулевого потенциала, сток - к истоку нагрузочного транзистора, затвору управл ющего транзистора и к первому выводу конденсатора , исток управл ющего транзистора и второй вывод конденсатора подключены к выходу блока, а сток управл ющего транзистора, сток и затвор нагрузочного транзистора подключены к щине питани .

Источники информации, прин тые во внимание при экспертизе

1. Патент США № 3.508.211, кл. 340-173, G 1.1 С М/40, 21.09.70.

2.Wada Т., Onoda К., Ishiguro Н., Nakanuma S. MAS-ROM-Electrically Reprogrammable ROM with Decoder, IEEE T. Solid State Circuits, 1972, v. SC-7, № 5, p. 375, 29.3.72.

3.Патент США № 3.641.512, кл. G IIC 11/00, 8.02.72.

Ю

10