JP2605687B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2605687B2
JP2605687B2 JP61088716A JP8871686A JP2605687B2 JP 2605687 B2 JP2605687 B2 JP 2605687B2 JP 61088716 A JP61088716 A JP 61088716A JP 8871686 A JP8871686 A JP 8871686A JP 2605687 B2 JP2605687 B2 JP 2605687B2
Authority
JP
Japan
Prior art keywords
bonding pad
mos transistor
signal
channel mos
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61088716A
Other languages
English (en)
Other versions
JPS62244144A (ja
Inventor
英之 尾崎
和俊 平山
一康 藤島
秀人 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61088716A priority Critical patent/JP2605687B2/ja
Priority to KR1019860009327A priority patent/KR910000114B1/ko
Priority to US07/032,624 priority patent/US4808844A/en
Priority to DE19873712178 priority patent/DE3712178A1/de
Publication of JPS62244144A publication Critical patent/JPS62244144A/ja
Application granted granted Critical
Publication of JP2605687B2 publication Critical patent/JP2605687B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特に１個の半導体チッ
プ上に同一外部信号用ボンディングパッドを複数個設け
た半導体装置に関するものである。
［従来の技術］ 従来、同一半導体チップを用いて種々のパッケージに
アセンブリできるように、１個の半導体チップ上に同一
外部信号用ボンディングパッドを複数個設けたものがあ
る。すなわち、同一半導体チップでセラミックパッケー
ジ、プラスチックパッケージ、あるいはデュアルインラ
インパッケージ（DIP）、スモールアウトラインパッケ
ージ（SOP）、ジグザグインラインパッケージ（ZIP）な
どのすべてにアセンブリできるようにしたものがある。
第２図は、従来の、セラミックパッケージ用とプラス
チックパッケージ用に２個の同一外部信号用ボンディン
グパッドを設けた半導体装置の構造を示す平面図であ
る。図において、半導体チップ１はダイナミックRAM用
の集積回路などを組込んだ集積回路素子である。半導体
チップ１上の短手方向の周辺部に第１のA0信号用ボンデ
ィングパッド3a,A2信号用ボンディングパッド3b,Al信号
用ボンディングパッド3cなどが互いに間隔を隔てて設け
られており、半導体チップ１上の長手方向の周辺部に第
２のA0信号用ボンディングパッド3dが設けられている。
また、半導体チップ１上の短手方向の周辺部に内部バッ
ファ回路８が設けられている。第１のA0信号用ボンディ
ングパッド3aと第２のA0信号用ボンディングパッド3dと
は内部配線７により接続されており、第１のA0信号用ボ
ンディングパッド3aと第２のA0信号用ボンディングパッ
ド3dとの接続点は内部配線７により内部バッファ回路８
に接続されている。
第３図は、第２図の半導体装置をセラミックパッケー
ジにアセンブリした場合の構造を示す部分平面図であ
る。図において、半導体チップ１がセラミックパッケー
ジ２にアセンブリされている。セラミックパッケージ２
上の短手方向の周辺部に第１のA0信号用ボンディングパ
ッド3a,A2信号用ボンディングパッド3b,A1信号用ボンデ
ィングパッド3cなどと対応するようにA0信号用端子4a,A
2信号用端子4b,A1信号用端子4cなどが互いに間隔を隔て
て設けられている。第１のA0信号用ボンディングパッド
3aとA0信号用端子4aとはボンディングワイヤ6aにより、
A2信号用ボンディングパッド3bとA2信号用端子4bとはボ
ンディングワイヤ6bにより、A1信号用ボンディングパッ
ド3cとA1信号用端子4cとはボンディングワイヤ6cにより
ボンディングされている。この場合、A0信号用のボンデ
ィングパッドとして第１のA0信号用ボンディングパッド
3aを使用しており、第２のA0信号用ボンディングパッド
3dはボンディングされていない。また、A0信号用端子4
a,A2信号用端子4b,A1信号用端子4cはそれぞれこのセラ
ミックパッケージ２の外表面に露出する外部信号入力用
の第５ピン，第６ピン，第７ピン（図示せず）に接続さ
れている。ここで、図中の，，はピン番号を表わ
している。第５ピン，第６ピン，第７ピンにそれぞれ外
部信号であるA0信号,A2信号,A1信号が入力される。
第４図は、第２図の半導体装置をプラスチックモール
ドパッケージにアセンブリした場合の構造を示す部分平
面図である。図において、半導体チップ１がプラスチッ
クモールドパッケージ20にアセンブリされている。プラ
スチックモールドパッケージ20上に半導体チップ１を取
り囲むようにA0信号用端子5a,A2信号用端子5b,A1信号用
端子5cなどが互いに間隔を隔てて設けられている。第２
のA0信号用ボンディングパッド3dとA0信号用端子5aとは
ボンディングワイヤ6aにより、A2信号用ボンディングパ
ッド3bとA2信号用端子5bとはボンディングワイヤ6bによ
り、A1信号用ボンディングパッド3cとA1信号用端子5cと
はボンディングワイヤ6cによりボンディングされてい
る。この場合、A0信号用のボンディングパッドとして第
２のA0信号用ボンディングパッド3dを使用しており、第
１のA0信号用ボンディングパッド3aはボンディングされ
ていない。また、A0信号用端子5a,A2信号用端子5b,A1信
号用端子5cはそえれぞれこのプラスチックモールドパッ
ケージ20の外表面に露出する外部信号入力用の第５ピ
ン，第６ピン，第７ピン（図示せず）に接続されてい
る。ここで、図中の，，はピン番号を表わしてい
る。第５ピン，第６ピン，第７ピンにそれぞれ外部信号
であるA0信号,A2信号,A1信号が入力される。
以上のように、半導体装置をアセンブリするパッケー
ジの種類に応じて２個の同一外部信号用ボンディングパ
ッドのうちのいずれかのボンディングパッドを使用する
ことにより、半導体チップのボンディングパッドとパッ
ケージの端子とのボンディングが容易になるというメリ
ットがある。
［発明が解決しようとする問題点］ しかしながら、従来の半導体装置においては、外部信
号であるA0信号に対して２個の同一外部信号用ボンディ
ングパッドが常に接続されていることになるので、外部
信号入力ピンから見た入力容量が大きくなり、この入力
容量は、場合によってはその許容値を越えてしまうとい
う問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、半導体チップ上に同一外部信号用ボンディ
ングパッドを複数個設けているにもかかわらず、外部信
号入力ピンから見た入力容量を、半導体チップ上に１個
のボンディングパッドのみを設けている場合の入力容量
とほぼ等しくすることができる半導体装置を得ることを
目的とする。
［問題点を解決するための手段］ 第１の発明に係る半導体装置は、半導体チップに形成
され、入力ノードを有する内部回路と、半導体チップに
形成された外部信号用の第１および第２のボンディング
パッドと、半導体チップに形成されたスイッチ切換用ボ
ンディングパッドと、その入力がスイッチ切換用ボンデ
ィングパッドに接続され、スイッチ切換用ボンディング
パッドの電位に応じてＨレベルおよびＬレベルのうち一
方または他方のレベルとなる第１の信号を出力する第１
のインバータと、その入力が第１のインバータの出力に
接続され、第１の信号が一方のレベルのときは他方のレ
ベルとなり、他方のレベルのときは一方のレベルとなる
第２の信号を出力する第２のインバータと、外部信号用
の第１のボンディングパッドと内部回路の入力ノードと
の間に設けられ、第１の信号が一方のレベルとなると外
部信号用の第１のボンディングパッドと入力ノードを接
続させる第１のスイッチ手段と、外部信号用の第２のボ
ンディングパッドと内部回路の入力ノードとの間に設け
られ、第２の信号が一方のレベルとなると外部信号用の
第２のボンディングパッドと入力ノードを接続させる第
２のスイッチ手段を備えるものである。
また、第２の発明に係る半導体装置は、半導体チップ
に形成され、入力ノードを有する内部回路と、半導体チ
ップに形成され、第１の電位が印加される電源用ボンデ
ィングパッドと、半導体チップに形成されたスイッチ切
換用ボンディングパッドと、半導体チップに形成された
外部信号用の第１および第２のボンディングパッドと、
スイッチ切換用ボンディングパッドと第１の電位とは異
なる第２の電位が与えられるノードとの間に接続される
電位制御用MOSトランジスタと、外部信号用の第１のボ
ンディングパッドと内部回路の入力ノードとの間に並列
して接続されるとともにスイッチ切換用ボンディングパ
ッドと電源用ボンディングパッドとが電気的に切り離さ
れると導通状態となるＰチャンネルMOSトランジスタお
よびＮチャンネルMOSトランジスタを有する第１のスイ
ッチ手段と、外部信号用の第２のボンディングパッドと
内部回路の入力ノードとの間に並列して接続されるとと
もにスイッチ切換用ボンディングパッドと電源用ボンデ
ィングパッドとが電気的に接続されると導通状態となる
ＰチャンネルMOSトランジスタおよびＮチャンネルMOSト
ランジスタを有する第２のスイッチ手段を備えるもので
ある。
［作用］ 第１の発明においては、スイッチ切換用ボンディング
パッドの電位に応じて第１のインバータから出力される
第１の信号が一方のレベルになると、第２のインバータ
から出力される第２の信号が他方のレベルとなり、第１
のスイッチ手段は第１の信号が一方のレベルになったの
に応じて外部信号用の第１のボンディングパッドと内部
回路の入力ノードとを接続させ、第２のスイッチ手段は
第２の信号が他方のレベルになったのに応じて外部信号
用の第２のボンディングパッドと内部回路の入力ノード
とを分離させる。また、第１の信号が他方のレベルにな
ると、第２の信号が一方のレベルとなり、第１のスイッ
チ手段は外部信号用の第１のボンディングパッドと内部
回路の入力ノードとを分離させ、第２のスイッチ手段は
外部信号用の第２のボンディングパッドと内部回路の入
力ノードとを接続させる。したがって、内部回路の入力
ノードから分離された外部信号用ボンディングパッドに
付随する容量が他の外部信号用ボンディングパッドから
分離され、複数の外部信号用ボンディングパッドを備え
ることによる入力容量の増大が抑制される。
また、第２の発明においては、スイッチ切換用ボンデ
ィングパッドと電源用ボンディングパッドとが電気的に
切り離されると第１のスイッチ手段における並列接続さ
れたＰチャンネルMOSトランジスタおよびＮチャンネルM
OSトランジスタが導通状態となって外部信号用の第１の
ボンディングパッドと内部回路の入力ノードとを接続さ
せ、第２のスイッチ手段における並列接続されたＰチャ
ンネルMOSトランジスタおよびＮチャンネルMOSトランジ
スタが非導通状態となって外部信号用の第２のボンディ
ングパッドと内部回路の入力ノードとを分離させる。ま
た、スイッチ切換用ボンディングパッドと電源用ボンデ
ィングパッドとが電気的に接続されると第１のスイッチ
手段における並列接続されたＰチャンネルMOSトランジ
スタおよびＮチャンネルMOSトランジスタが非導通状態
となって外部信号用の第１のボンディングパッドと内部
回路の入力ノードとを分離させ、第２のスイッチ手段に
おける並列接続されたＰチャンネルMOSトランジスタお
よびＮチャンネルMOSトランジスタが導通状態となって
外部信号用の第２のボンディングパッドと内部回路の入
力ノードとを接続させる。したがって、内部回路の入力
ノードから分離された外部信号信号用ボンディングパッ
ドに付随する容量が他の外部信号用ボンディングパッド
から分離され、複数の外部信号用ボンディングパッドを
備えることによる入力容量の増大が抑制される。
［実施例］ 以下、この発明の実施例を図について説明する。な
お、この実施例の説明において、従来の技術の説明と重
複する部分ついては適宜その説明を省略する。
第１図は、この発明の実施例である半導体装置の構造
を示す部分平面図である。初めにこの装置の構成につい
て説明する。図において、半導体チップ１上に、第１の
A0信号用ボンディングパッド3a,第２のA0信号用ボンデ
ィングパッド3d、内部バッファ回路８、電源用ボンディ
ングパッド10、スイッチ切換用ボンディングパッド11お
よびスイッチ19が設けられている。電源用ボンディング
パッド10は、半導体装置のアセンブリ時にパッケージ
（図示せず）上に設けられた電圧Vccの電源端子（図示
せず）とボンディングされ、この電源用ボンディングパ
ッド10の近傍にスイッチ切換用ボンディングパッド11が
配置されている。スイッチ19は、ＮチャンネルMOSトラ
ンジスタ14と、インバータ12,13と、ＰチャンネルMOSト
ランジスタ15,18,NチャンネルMOSトランジスタ16,17と
から構成されている。スイッチ切換用ボンディングパッ
ド11はインバータ12,13を介してＰチャンネルMOSトラン
ジスタ15のゲートおよびＮチャンネルMOSトランジスタ1
7のゲートに接続される。スイッチ切換用ボンディング
パッド11とインバータ12との接続点はＮチャンネルMOS
トランジスタ14のドレインに接続され、このトランジス
タのソースは接地され、このトランジスタのゲートは電
圧Vccの電源線に接続される。ＰチャンネルMOSトランジ
スタ15のドレインはＮチャンネルMOSトランジスタ16の
ドレインに接続され、ＰチャンネルMOSトランジスタ15
のソースはＮチャンネルMOSトランジスタ16のソースに
接続される。また、ＮチャンネルMOSトランジスタ17の
ドレインはＰチャンネルMOSトランジスタ18のドレイン
に接続され、ＮチャンネルMOSトランジスタ17のソース
はＰチャンネルMOSトランジスタ18のソースに接続され
る。インバータ12とインバータ13との接続点はＮチャン
ネルMOSトランジスタ16のゲートおよびＰチャンネルMOS
トランジスタ18のゲートに接続される。第１のA0信号用
ボンディングパッド3aはＰチャンネルMOSトランジスタ1
5,NチャンネルMOSトランジスタ16のドレインに接続さ
れ、第２のA0信号用ボンディングパッド3dはＮチャンネ
ルMOSトランジスタ17,PチャンネルMOSトランジスタ18の
ドレインに接続される。ＰチャンネルMOSトランジスタ1
5,NチャンネルMOSトランジスタ16のソースおよびＮチャ
ンネルMOSトランジスタ17,PチャンネルMOSトランジスタ
18のソースは内部バッファ回路８に接続される。７は内
部配線を示している。
次にこの半導体装置の動作について説明する。まず、
パッケージ上の電源端子をスイッチ切換用ボンディング
パッド11にボンディングしない場合について説明する。
このとき、ノードＡは、ＮチャンネルMOSトランジスタ1
4が常に導通状態になるため接地電位、すなわち“L"レ
ベルになり、ノードＢは“H"レベルになり、ノードＣは
“L"レベルになる。このため、ＰチャンネルMOSトラン
ジスタ15,NチャンネルMOSトランジスタ16は導通状態
に、ＮチャンネルMOSトランジスタ17,PチャンネルMOSト
ランジスタ18は非導通状態になり、第１のA0信号用ボン
ディングパッド3aは内部バッファ回路８に接続され、第
２のA0信号用ボンディングパッド3dは内部バッファ回路
８から分離される。一方、パッケージ上の電源端子をボ
ンディングワイヤ31により電源用ボンディングパッド10
にボンディングするとき、同時にパッケージ上の電源端
子をボンディングワイヤ32によりスイチ切換用ボンディ
ングパッド11にボンディングする場合について説明す
る。このとき、ノードＡは強制的に“H"レベルとなるの
で、ノードＢは“L"レベルになり、ノードＣは“H"レベ
ルになる。このため、ＰチャンネルMOSトランジスタ15,
NチャンネルMOSトランジスタ16は非導通状態に、Ｎチャ
ンネルMOSトランジスタ17,PチャンネルMOSトランジスタ
18は導通状態になり、第１のA0信号用ボンディングパッ
ド3aは内部バッファ回路８から分離され、第２のA0信号
用ボンディングパッド3dは内部バッファ回路８に接続さ
れる。
以上のように、パッケージ上の電源端子をスイッチ切
換用ボンディングパッド11にボンディングするかしない
かにより、第１および第２のA0信号用ボンディングパッ
ド3a,3dのうち１個のボンディングパッドが内部バッフ
ァ回路８に接続され、残りのボンディングパッドが内部
バッファ回路８から分離されるので、半導体チップ１上
に同一外部信号用ボンディングパッドを２個設けている
にもかかわらず、外部信号入力ピンから見た入力容量
を、半導体チップ上に１個の外部信号用ボンディングパ
ッドのみを設けている場合の入力容量とほぼ等しくする
ことができる。
なお、上記実施例では、スイッチ19のノードＣ以下の
部分をＮチャンネルとＰチャンネルの両タイプのMOSト
ランジスタから構成する場合について示したが、これと
同様の機能を有するものをどちらかのタイプのMOSトラ
ンジスタから構成してもよく、この場合にも上記実施例
とほぼ同様な効果が得られる。
また、上記実施例では、スイッチ切換用ボンディング
パッド11を電源用ボンディングパッド10の近傍に配置
し、パッケージ上の電源端子をスイッチ切換用ボンディ
ングパッド11にボンディングしないときノードＡが接地
電位となるようにしているが、スイッチ切換用ボンディ
ングパッド11を半導体チップ１上の接地用ボンディング
パッド（図示せず）の近傍に配置し、ＮチャンネルMOS
トランジスタ14の代わりにＰチャンネルMOSトランジス
タを用い、このＰチャンネルMOSトランジスタのドレイ
ンを電圧Vccの電源線に接続し、そのゲートを接地する
ようにして、パッケージ上の接地端子（図示せず）をス
イッチ切換用ボンディングパッド11のボンディングしな
いときノードＡが電源電圧となるようにし、ノードＢを
ＰチャンネルMOSトランジスタ15,NチャンネルMOSトラン
ジスタ17のゲートに、ノードＣをＮチャンネルMOSトラ
ンジスタ16,PチャンネルMOSトランジスタ18のゲートに
接続するようにしてもよく、この場合にも上記実施例と
同様の効果を奏する。
また、上記実施例では、半導体チップ上に同一外部信
号用ボンディングパッドを２個設ける場合について示し
たが、この発明は半導体チップ上に同一外部信号用ボン
ディングパッドを３個以上設ける場合についても適用す
ることができる。
［発明の効果］ 以上のように、第１の発明によれば第１および第２の
インバータ、第１および第２のスイッチ手段によりスイ
ッチ切換用ボンディングパッドの電位に応じて外部信号
用の第１または第２のボンディングパッドを内部回路の
入力ノードと分離させるので、入力ノードから分離され
た外部信号用ボンディングパッドに付随する容量が他の
外部信号用ボンディングパッドに接続されなくなり、複
数の外部信号用ボンディングパッドを備えることによる
入力容量の増大が抑制される。
また、第２の発明によれば、第１のスイッチ手段およ
び第２のスイッチ手段によりスイッチ切換用ボンディン
グパッドと電源電位ノードとの接続状態に応じて外部信
号用の第１または第２のボンディングパッドを内部回路
の入力ノードと分離させるので、入力ノードから分離さ
れた外部信号用ボンディングパッドに付随する容量が他
の外部信号用ボンディングパッドに接続されなくなり、
複数の外部信号用ボンディングパッドを備えることによ
る入力容量の増大が抑制される。
【図面の簡単な説明】
第１図は、この発明の実施例である半導体装置の構造を
示す部分平面図である。 第２図は、従来の、セラミックパッケージ用とプラスチ
ックパッケージ用に２個の同一外部信号用ボンディング
パッドを設けた半導体装置の構造を示す平面図である。 第３図は、第２図の半導体装置をセラミックパッケージ
にアセンブリした場合の構造を示す部分平面図である。 第４図は、第２図の半導体装置をプラスチックモールド
パッケージにアセンブリした場合の構造を示す部分平面
図である。 図において、１は半導体チップ、3aは第１のA0信号用ボ
ンディングパッド、3dは第２のA0信号用ボンディングパ
ッド、７は内部配線、８は内部バッファ回路、10は電源
用ボンディングパッド、11はスイッチ切換用ボンディン
グパッド、12,13はインバータ、14,16,17はＮチャンネ
ルMOSトランジスタ、15,18はＰチャンネルMOSトランジ
スタ、19はスイッチ、31,32はボンディングワイヤであ
る。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日高 秀人 伊丹市瑞原４丁目１番地 三菱電機株式 会社エル・エス・アイ研究所内 (56)参考文献 特開 昭60−182741（ＪＰ，Ａ) 特開 昭59−65444（ＪＰ，Ａ) 特開 昭59−150441（ＪＰ，Ａ) 特開 昭62−51231（ＪＰ，Ａ) 実開 昭54−120376（ＪＰ，Ｕ) 実開 昭60−9235（ＪＰ，Ｕ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップに形成され、入力ノードを有
    する内部回路、 前記半導体チップに形成された外部信号用の第１のボン
    ディングパッド、 前記半導体チップに形成された前記外部信号用の第２の
    ボンディングパッド、 前記半導体チップに形成されたスイッチ切換用ボンディ
    ングパッド、 その入力が前記スイッチ切換用ボンディングパッドに接
    続され、前記スイッチ切換用ボンディングパッドの電位
    に応じてＨレベルおよびＬレベルのうち一方または他方
    のレベルとなる第１の信号を出力する第１のインバー
    タ、 その入力が前記第１のインバータの出力に接続され、前
    記第１の信号が一方のレベルのとき他方のレベルとな
    り、他方のレベルのときは一方のレベルとなる第２の信
    号を出力する第２のインバータ、 前記第１のボンディングパッドと前記内部回路の入力ノ
    ードとの間に設けられ、前記第１の信号が一方のレベル
    となると前記第１のボンディングパッドと前記入力ノー
    ドを接続させる第１のスイッチ手段、および 前記第２のボンディングパッドと前記内部回路の入力ノ
    ードとの間に設けられ、前記第２の信号が一方のレベル
    となると前記第２のボンディングパッドと前記入力ノー
    ドを接続させる第２のスイッチ手段を備える半導体装
    置。
  2. 【請求項２】前記第１のスイッチ手段は、前記第１のボ
    ンディングパッドと前記内部回路の入力ノードとの間に
    接続され、ゲートが前記第１のインバータの出力に接続
    されるＮチャンネルMOSトランジスタを有し、 前記第２のスイッチ手段は、前記第２のボンディングパ
    ッドと前記内部回路の入力ノードとの間に接続され、ゲ
    ートが前記第２のインバータの出力に接続されるＮチャ
    ンネルMOSトランジスタを有する特許請求の範囲第１項
    記載の半導体装置。
  3. 【請求項３】半導体チップに形成され、入力ノードを有
    する内部回路、 前記半導体チップに形成され、第１の電位が印加される
    電源用ボンディングパッド、 前記半導体チップに形成されたスイッチ切換用ボンディ
    ングパッド、 前記半導体チップに形成された外部信号用の第１のボン
    ディングパッド、 前記半導体チップに形成された前記外部信号用の第２の
    ボンディングパッド、 前記スイッチ切換用ボンディングパッドと前記第１の電
    位とは異なる第２の電位が与えられるノードとの間に接
    続される電位制御用MOSトランジスタ、 前記第１のボンディングパッドと前記内部回路の入力ノ
    ードとの間に並列して接続されるとともに前記スイッチ
    切換用ボンディングパッドと前記電源用ボンディングパ
    ッドとが電気的に切り離されると導通状態となるＰチャ
    ンネルMOSトランジスタおよびＮチャンネルMOSトランジ
    スタを有する第１のスイッチ手段、および 前記第２のボンディングパッドと前記内部回路の入力ノ
    ードとの間に並列して接続されるとともに前記スイッチ
    切換用ボンディングパッドと前記電源用ボンディングパ
    ッドとが電気的に接続されると導通状態となるＰチャン
    ネルMOSトランジスタおよびＮチャンネルMOSトランジス
    タを有する第２のスイッチ手段を備える半導体装置。
  4. 【請求項４】前記第１の電位は電源電位であり、前記第
    ２の電位は接地電位であって、 前記電位制御用MOSトランジスタはＮチャンネルMOSトラ
    ンジスタである、特許請求の範囲第３項記載の半導体装
    置。
  5. 【請求項５】前記第１の電位は接地電位であり、前記第
    ２の電位は電源電位であって、 前記電位制御用MOSトランジスタはＰチャンネルMOSトラ
    ンジスタである、特許請求の範囲第３項記載の半導体装
    置。
JP61088716A 1986-04-07 1986-04-17 半導体装置 Expired - Lifetime JP2605687B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61088716A JP2605687B2 (ja) 1986-04-17 1986-04-17 半導体装置
KR1019860009327A KR910000114B1 (ko) 1986-04-07 1986-11-05 반도체 장치
US07/032,624 US4808844A (en) 1986-04-17 1987-04-01 Semiconductor device
DE19873712178 DE3712178A1 (de) 1986-04-17 1987-04-10 Halbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61088716A JP2605687B2 (ja) 1986-04-17 1986-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS62244144A JPS62244144A (ja) 1987-10-24
JP2605687B2 true JP2605687B2 (ja) 1997-04-30

Family

ID=13950623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61088716A Expired - Lifetime JP2605687B2 (ja) 1986-04-07 1986-04-17 半導体装置

Country Status (4)

Country Link
US (1) US4808844A (ja)
JP (1) JP2605687B2 (ja)
KR (1) KR910000114B1 (ja)
DE (1) DE3712178A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001398B1 (ko) * 1987-11-30 1990-03-09 삼성전자 주식회사 양방성 입출력 셀
KR910003593B1 (ko) * 1987-12-30 1991-06-07 삼성전자 주식회사 고집적도 메모리용 모드 선택회로
JPH01280923A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体集積回路装置
US4987325A (en) * 1988-07-13 1991-01-22 Samsung Electronics Co., Ltd. Mode selecting circuit for semiconductor memory device
US4866309A (en) * 1988-07-18 1989-09-12 Western Digital Corporation Multiplexed bus architecture for configuration sensing
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US4987319A (en) * 1988-09-08 1991-01-22 Kawasaki Steel Corporation Programmable input/output circuit and programmable logic device
JP2560805B2 (ja) * 1988-10-06 1996-12-04 三菱電機株式会社 半導体装置
US5161124A (en) * 1988-10-27 1992-11-03 Texas Instruments Incorporated Bond programmable integrated circuit
US4912348A (en) * 1988-12-09 1990-03-27 Idaho Research Foundation Method for designing pass transistor asynchronous sequential circuits
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JP2531827B2 (ja) * 1990-04-25 1996-09-04 株式会社東芝 半導体装置及びその製造方法
JP2925337B2 (ja) * 1990-12-27 1999-07-28 株式会社東芝 半導体装置
US5353250A (en) * 1991-12-09 1994-10-04 Texas Instruments Inc. Pin programmable dram that provides customer option programmability
JP2727921B2 (ja) * 1993-08-13 1998-03-18 日本電気株式会社 半導体集積回路装置
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5760643A (en) * 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
DE19638175C2 (de) 1996-09-18 2000-05-25 Siemens Ag Integrierte Schaltung (Chip) mit einem diese in sich aufnehmenden Gehäuse und externer Konfigurationsmöglichkeit
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
JP3334671B2 (ja) * 1999-04-16 2002-10-15 日本電気株式会社 半導体装置及びこれを搭載したモジュール
US6731071B2 (en) * 1999-06-21 2004-05-04 Access Business Group International Llc Inductively powered lamp assembly
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
JP4313544B2 (ja) * 2002-05-15 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7131033B1 (en) 2002-06-21 2006-10-31 Cypress Semiconductor Corp. Substrate configurable JTAG ID scheme
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
US20060086940A1 (en) * 2004-10-26 2006-04-27 Jim Wang Package structure of multi-chips light-emitting module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157056A (en) * 1980-05-09 1981-12-04 Fujitsu Ltd Manufacture of read-only memory
US4386284A (en) * 1981-02-06 1983-05-31 Rca Corporation Pulse generating circuit using current source
DE3120163A1 (de) * 1981-05-21 1982-12-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Cmos-auswahlschaltung
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
DE3218992A1 (de) * 1982-05-19 1983-11-24 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierter schaltkreis
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US4638181A (en) * 1984-11-29 1987-01-20 Rca Corporation Signal source selector
JPS6251231A (ja) * 1985-08-30 1987-03-05 Fujitsu Ltd 半導体集積回路装置
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路

Also Published As

Publication number Publication date
JPS62244144A (ja) 1987-10-24
DE3712178A1 (de) 1987-10-22
US4808844A (en) 1989-02-28
DE3712178C2 (ja) 1992-08-27
KR870010628A (ko) 1987-11-30
KR910000114B1 (ko) 1991-01-21

Similar Documents

Publication Publication Date Title
JP2605687B2 (ja) 半導体装置
US6713855B2 (en) Dual die memory
US5646451A (en) Multifunctional chip wire bonds
US5455460A (en) Semiconductor device having complimentary bonding pads
JP2560805B2 (ja) 半導体装置
JP2766920B2 (ja) Ｉｃパッケージ及びその実装方法
EP0041844B1 (en) Semiconductor integrated circuit devices
US4631571A (en) Semiconductor device for use in a large scale integration circuit
US6201308B1 (en) Semiconductor chip having a low-noise ground line
JP2780355B2 (ja) 半導体集積回路装置
JPH05243472A (ja) 半導体集積回路
JP2915319B2 (ja) 半導体装置
JPH0455333B2 (ja)
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JP3342645B2 (ja) 半導体集積回路装置
JP2949951B2 (ja) 半導体装置
JPH02119171A (ja) 半導体集積回路装置
JP2984479B2 (ja) 半導体集積回路装置
JPH0795581B2 (ja) 半導体装置
JPH03228351A (ja) 半導体装置
JPH01111342A (ja) 集積回路用パッケージ
JPH06310691A (ja) 半導体装置
JPH05291485A (ja) 半導体装置
JPH0194637A (ja) 半導体集積回路
JPH0416945B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term