KR910003593B1 - 고집적도 메모리용 모드 선택회로 - Google Patents

고집적도 메모리용 모드 선택회로 Download PDF

Info

Publication number
KR910003593B1
KR910003593B1 KR1019870015350A KR870015350A KR910003593B1 KR 910003593 B1 KR910003593 B1 KR 910003593B1 KR 1019870015350 A KR1019870015350 A KR 1019870015350A KR 870015350 A KR870015350 A KR 870015350A KR 910003593 B1 KR910003593 B1 KR 910003593B1
Authority
KR
South Korea
Prior art keywords
node
voltage
mode selection
terminal
mode
Prior art date
Application number
KR1019870015350A
Other languages
English (en)
Other versions
KR890010903A (ko
Inventor
이동재
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019870015350A priority Critical patent/KR910003593B1/ko
Priority to JP63322275A priority patent/JPH0752578B2/ja
Priority to US07/292,353 priority patent/US4990800A/en
Publication of KR890010903A publication Critical patent/KR890010903A/ko
Application granted granted Critical
Publication of KR910003593B1 publication Critical patent/KR910003593B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

고집적도 메모리용 모드 선택회로
제 1 도는 본 발명에 따른 동작 모드 선택 회로도.
제 2 도는 본 발명의 실시를 위한 공급전압의 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로 특히 반도체 메모리의 동작 모드를 선택하는 회로에 관한 것이다. 반도체 메모리장치는 동작의 효율성을 높이기 위하여 각기 특별한 모드(Mode)의 동작을 할 수 있도록 제조되고 있다. 디램(DRAM:Dynamic Random Access Memory)의 경우 고속 페이지모드(Fast Page Mode), 정적 칼럼모드(Static Column Mode), 니블모드(Nibble Mode) 및 여러 가지 메모리장치의 리드/라이트 동작의 성능을 향상시키기 위한 특별모드중 어느하나의 모드를 선택하여 동작할 수 있게 형성되어 있다.
종래의 동작모드 선택방법은 동작모드를 선택하여 동작가능하게 하는 논리회로에 제조공정중 하나의 금속마스크 공정을 추가하여 금속라인을 접속하므로써 특정 동작모드를 결정했다. 그러므로 금속 마스크 공정에서는 각 동작모드별로 각기 다른 마스크 공정이 필요하고 각 마스크 공정에서는 각기 다른 마스크층이 필요로 된다. 마스크공정과 마스크층의 수가 증가되면 제품의 원가가 증가될뿐 아니라 공정상 불편한 문제점이 있었다.
따라서 본 발명의 목적은 여러 동작모드로 선택하여 동작할 수 있는 메모리장치에서 설계 및 제조공정이 단순하게 동작모드를 선택할 수 있는 동작모드 선택회로를 제공함에 있다. 상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 리드/라이트 할수 있는 반도체 메모리장치의 동작모드 선택회로에 있어서, 전원전압이 공급되는 제1전압 공급단자와, 접지전압이 공급되는 제2전압 공급단자와, 상기 전원전압보다 소정 시간 지연되어 전원전압과 같은 상태의 전압이 입력되는 입력단자와, 소정 전압이 공급되는 모드선택 패드와, 출력단자와, 제1노오드와, 제2노오드와, 제3노오드와, 상기 입력단자와, 제1노오드 사이에 접속되어 입력신호를 반전출력하는 제1반전수단과, 제2노오드와 제 2전압 공급단자 사이의 도전 통로를 공급하기 위한 제1노오드의 입력신호에 응답하는 제1스위칭 수단과, 제3노오드와 제2전압공급 단자 사이의 도전통로를 공급하기 위한 모드선택 패드의 입력신호에 응답하는 제2스위칭 수단과, 제2노오드와 제3노오드 사이에 접속되어 제1스위칭 수단과 제2스위칭 수단의 스위칭에 따라 소정 전압상태를 래치하는 래치수단과, 게이트가 제3노오드에 접속되고 모드선택 패드와 제2전원공급단자 사이에 채널을 접속한 절연게이트 전계효과 트랜지스터와, 제3노오드와 출력단자 사이에 접속되어 제3노오드의 전압상태를 반전출력하는 제2반전수단으로 구성함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제 1 도는 본 발명에 따른 고집적도 메모리용 동작모드 선택회로의 실시예로써 기본모드 이외에 2개의 선택모드를 갖는 메모리장치에 사용가능한 동작모드 선택회로를 일실시예로 한다. 도면을 참조하면 입력단자(10)와 제1노오드(1) 사이에는 PMOS 전계효과 트랜지스터(이하 PMOS라 칭함)와 NMOS 전계효과 트랜지스터(이하 NMOS라 칭함)로 구성된 제1씨모오스 인버어터(20)를 접속한다. 제1스위칭 트랜지스터(30a)(30b)는 제2노오드(2)(4)와 제2전압공급단자 사이에 채널을 접속하고 게이트를 제1노오드(1)에 접속한 NMOS이며 상기 입력단자(10)로 부터의 입력이 "로우"상태일 때 제1노오드는 "하이"상태가 되어 제1스위칭 트랜지스터(30a)와 (30b)를 "턴온"시킴으로써 제1 및 제2래치회로(40a)(40b)를 "하이"상태로 래치시킨다. 상기 제1 및 제2래치회로(40a)(40b)는 각각 2개의 씨모오스 인버어터(42)와 (44),(46)과 (48)로 구성되며 제2노오드(2)(4)와 제3노오드(3)(5)는 서로다른 상태를 나타내며 제3노오드(3)(5)의 상태가 출력에 영향을 미친다. 제2스위칭 트랜지스터(50a)(50b)는 제3노오드(3)(5)와 제2전압공급단자 사이에 채널을 접속하고 게이트가 제1 및 제2모드선택패드(70a)(70b)에 접속된 NMOS이며 모드선택 패드에 모드 선택을 위한 "하이"상태의 전압이 인가되었을 경우 "턴온"되어 래치회로(40a)(40b)를 "로우"상태로 래치시킨다.
상기 제1 및 제2모드선택패드(70a)(70b)와 제2전압공급단자 VSS 사이에 채널을 접속하고 게이트는 제3노오드에 접속된 NMOS(60a)(60b)는 모드선택패드가 선택되지 않았을 경우, 즉 모드선택 패드에 "하이"가 인가되지 않은 경우 게이트에 인가되는 "하이"상태의 전압과 드레인에 인가되는 잔류전하에 의해 턴온됨으로써 플로팅(Floating) 상태가 되는 제2스위칭 트랜지스터(50a)(50b)를 완벽하게 턴 오프상태로 유지시킨다. 제3노오드(3)(5)와 출력단자(90a)(90b) 사이에는 PMOS(81)(83)와 NMOS(82)(84)로 구성된 제2 및 제3씨모오스 인버어터(80a)(80b)가 접속되어 있다.
본 발명은 선택모드의 숫자만큼 모드선택용 패드와 그에 대응하는 모드 선택회로 만으로 각 모드를 선택한다. 즉, 고속페이지 모드, 정적 컬럼모드 및 니블모드의 세가지 모드를 선택할 경우 하나의 모드를 기본모드로 하고 두개의 선택적인 모드의 선택을 위해 두개의 모드선택용 패드와 각각의 동작 모드 선택회로를 필요로하여 상기 제 1 도와 같이 회로를 구성한다.
제 2 도는 본 발명에 따른 제어클럭 발생회로에 공급되는 공급전압의 타이밍도를 나타내는 도면으로서 VCC는 제1전압공급단자에 공급되는 전원전압이고 VCC1은 상기 전원전압을 입력으로 하는 소정 회로의 출력전압으로서, 상기 전원전압보다 소정시간 지연되어 입력단자로 입력된다. 먼저 기본 모드를 선택할 경우의 회로 동작을 상세히 설명한다. 기본 모드는 단순히 모드선택 패드(70a)(70b)에 전압을 인가하지 않음으로써 별도의 본딩없이도 동작이 가능하도록 설계되어 있다.
기본 모드일때는 제1 및 제2제어클럭 발생회로의 모드선택패드(70a)와 (70b)를 모드 선택하지 않으므로 제2스위칭 트랜지스터(50a)와 (50b)는 플로우팅(Floating) 상태가 되어 제1 및 제2출력단자(90a)(90b)로 출력되는 출력은 단순히 입력전압 VCC1에 의해 제어된다.
제 2 도의 b구간에서 전원전압 Vcc는 "하이"상태이고 VCC1은 "로우"상태이므로, 제1씨모오스 인버어터(20)의 출력노오드인 제1노오드(1)의 "하이"상태가 된다.
그 결과 상기 제1노오드(1)에 게이트가 접속된 제1스위칭 트랜지스터(30a)(30b)가 턴온됨에 의해 제2노오드(2)(4)는 "로우"상태가 된다.
상기 제2노오드(2)(4)에 입력된 "로우"상태는 제1 및 제2래치회로(40a)(40b)를 구성하는 씨모오스 인버어터(44)와 (48)의 출력노오드인 제3노오드(3)(5)를 "하이"상태로 만든다. 그에 따라 제2 및 제3씨모오스 인버어터(80a)와 (80b)의 출력을 "로우"상태로 함으로써 제1 및 제2출력단자(90a)(90b)에서 발생되는 동작 모드 제어클럭을 "로우"상태로하여 동작모드 발생클럭을 디스에이블(Disable)시킨다. 소정시간 경과후 VCC1이 "하이"상태가 되는 C구간에서는 제1노오드(1)가 "로우"상태가 되면서 제1스위칭 트랜지스터(30a)(30b)는 턴오프 상태가 되나 2개의 씨모오스 인버어터로 구성되는 래치회로(40a)와 (40b)에 의해 상기 출력단자(90a)(90b)의 출력을 "로우"상태로 유지하게 된다.
한편 절연게이트 전계효과 트랜지스터(60a)(60b)는 래치회로에 일단 래치된 "하이"상태의 전압과 드레인에 인가되는 모드 선택 패드측의 정전기 또는 잔류전하에 의해 턴온됨으로써 제2스위칭 트랜지스터(50a)(50b)를 완벽하게 턴오프시킨다.
그 결과 상기 제2스위칭 트랜지스터(50a)(50b)를 통한 누설전류를 방지함으로써 제3노오드(3)(5)의 전압을"하이 "상태로 유지한다.
상기한 바와 같이 기본 모드로 동작시키고자 할 경우에는 두 모드선택패드(70a)(70b)에 전압을 인가하지 않고 플로팅 상태로 둔다. 그 결과 전원전압이 인가되더라도 두 래치회로(40a)(40b)에 의해 출력이 "로우"상태를 유지함으로써 기본 모드 이외의 다른 모드는 디스플레이된다. 따라서, 기본 모드의 수행이 가능하게 된다.
그 다음 기본 모드 이외의 다른 모드를 선택할 경우에 대하여 상기 제 1 도 및 제 2 도를 참조하여 상세히 설명한다. 먼저 A모드를 선택하기 위한 동작 상태를 설명하기로 한다.
A모드의 선택은 상기 제 1 도의 제1모드선택패드(70a)에 VCC 공급전압을 본딩하고 제2모드선택 패드 (70b)에는 본딩을 하지 않으므로써 이루어진다.
제 2 도의 b구간에서는 제3노오드(3)의 전위는 씨모오스 인버어터 래치인 (42)와 (44)의 비(Ratio)에 의해 결정되지만 입력전압 VCC1이 "하이"상태가 되는 구간 C에서는 제1노오드(1)가 "로우"상태가 되어 제1스위칭 트랜지스터(30a)가 턴오프 상태가 되므로 모드선택패드(70a)의 입력전압에 따라 동작하게 된다. 즉, 모드선택 패드(70a)에 인가된 Vcc 공급전압에 의해 제2스위칭 트랜지스터(50a)가 턴온되어 제3노오드(3)를 그라운드 레벨로 내리고 그에따라 출력단자(90a)는 "하이"상태를 출력한다. 그 결과A모드를 선택하는 제어클럭이 인에이블(Enable)게 된다.
A모드로 동작시에는 제2노오드(2)와 제3노오드(3)의 전압상태가 각각 "하이"상태와 "로우"상태를 유지해야 한다. 상기의 조건은 구간C에서 인가되는 "하이 상태의 Vcc1에 의해 제1스위칭 트랜지스터(30a)를 턴오프시킴으로써 제2노오드(2)로 부터 접지로의 전류 통로를 차단함에 의해 이루어진다.
한편 제2모드선택패드(70b)는 전원전압에 본딩되지 않으므로써 제2스위칭 트랜지스터(50b)는 플로우팅 상태가 된다. 입력전압VCC1이 제2도의 b구간시 "로우"상태 이므로 제1노오드(1)가 "하이"상태가 되고 제2노오드(4)는 제1스위칭 트랜지스터 (30b)가 턴온되므로 "로우"상태가 된다. 그러므로 래치회로(40b)의 출력은 "하이"상태가 되며 출력단자(90b)로 출력되는 최종출력은 "로우"가 된다. 결국 모드 A선택의 경우 출력단자(90a)에서 출력되는 A클럭은 "하이"상태, 출력단자(90b)에서 출력되는 B클럭을 "로우"상태가 되며 칩내부의 모든 모드제어를 하게된다.
상기 모드A 이외에 모드B를 선택할 경우는 상기 모드A를 선택하는 경우와는 반대로 제2모드선택패드(70b)에만 전원전압을 본딩한다. 그리하여 최종의 출력이 제1출력단자(90a)에서 출력되는 A클럭은 "로우" 상태이고 제2출력단자(90b)에서 출력되는 B클럭은 "하이"상태가 되도록 하여 칩내부의 모든 모드를 제어하게 된다.
상술한 본 발명의 실시예에서는 제1스위칭 트랜지스터(30a)(30b)의 게이트 입력으로 씨모오스 인버어터(20)를 공유하고 있는 것을 도시하였으나, 본 발명의 다른 실시예에서는 제1스위칭 트랜지스터의 각각에 대응되는 씨모오스 인버어터를 따로 사용할 수도 있음을 이 분야의 통상의 지식을 가진자는 쉽게 이애할 수 있을 것이다.
상술한 바와같이 본 발명은 특정한 모드 선택 패드만을 선택적으로 본딩하여 동작모드를 선택함으로써 금속마스크 의해 동작모드를 선택할 때 따르는 선택용의 추가 마스크를 사용하지 않아도 되므로 원가절감의 효과를 가져온다. 게다가 기본 모드를 선택할 경우에는 모드선택 패드와 공급전압과의 본딩이 필요없으므로 원가 절감의 효과가 더욱 크다. 또한 본 발명은 한모드당 독립적인 하나의 모드 선택 패드와 하나의 모든 선택 회로만이 필요하기 때문에 로직의 구성이 간단한 이점이 있다.

Claims (3)

  1. 리드/라이트 할수 있는 반도체 메모리장치의 동작모드 선택회로에 있어서, 전원전압이 공급되는 제1전압 공급단자와, 접지전압이 공급되는 제2전원 공급단자와, 전원전압보다 소정시간 지연되어 전원전압과 같은 상태의 전압이 입력되는 입력단자와, 소정 전압이 공급되는 모드선택 패드와, 출력단자와, 제1노오드와, 제2노오드와, 제3노오드와, 상기 입력단자와, 제1노오드 사이에 접속되어 입력신호를 반전출력하는 제1반전수단과, 제2노오드의 제2전압 공급단자 사이의 도전 통로를 공급하기 위한 제1노오드의 입력신호에 응답하는 제1스위칭수단과, 제3노오드와 제2전원공급 단자 사이의 도전통로를 공급하기 위한 모드선택 패드의 입력신호에 응답하는 제2스위칭 수단과, 제2노오드와 제3노오드 사이에 접속되어 상기 제1스위칭 수단과, 제2스위칭 수단의 스위칭에 따라 소정 전압상태를 래치하는 래치수단과, 게이트가 제3노오드에 접속되고 모드선택 패드와 제2원전공급단자 사이에 채널을 접속한 절연게이트 전계효과 트랜지스터와, 제3노오드와 각각의 출력단자 사이에 접속되어 제3노오드의 전압상태를 반전 출력하는 제2반전수단으로 구성된 제어신호 클럭발생 회로를 구비함을 특징으로 하는 동작 모드 선택회로.
  2. 제 1 항에 있어서, 모드선택할 경우는 모드선택 패드에 전원전압을 본딩함을 특징으로 하는 동작 모드 선택회로.
  3. 제 1 항에 있어서, 상기 래치수단이 한쌍의 씨모오스 반전게이트의 입력과 출력을 서로크로스로 접속됨을 특징으로 하는 동작 모드 선택회로.
KR1019870015350A 1987-12-30 1987-12-30 고집적도 메모리용 모드 선택회로 KR910003593B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870015350A KR910003593B1 (ko) 1987-12-30 1987-12-30 고집적도 메모리용 모드 선택회로
JP63322275A JPH0752578B2 (ja) 1987-12-30 1988-12-22 高集積度メモリ用モード選択回路
US07/292,353 US4990800A (en) 1987-12-30 1988-12-30 Mode selector for use in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015350A KR910003593B1 (ko) 1987-12-30 1987-12-30 고집적도 메모리용 모드 선택회로

Publications (2)

Publication Number Publication Date
KR890010903A KR890010903A (ko) 1989-08-11
KR910003593B1 true KR910003593B1 (ko) 1991-06-07

Family

ID=19267654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015350A KR910003593B1 (ko) 1987-12-30 1987-12-30 고집적도 메모리용 모드 선택회로

Country Status (3)

Country Link
US (1) US4990800A (ko)
JP (1) JPH0752578B2 (ko)
KR (1) KR910003593B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650124B2 (ja) * 1989-07-11 1997-09-03 三菱電機株式会社 半導体集積回路
EP0476282A3 (en) * 1990-07-31 1992-06-24 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5087839A (en) * 1990-10-05 1992-02-11 Unisys Corporation Method of providing flexibility and alterability in VLSI gate array chips
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5303180A (en) * 1991-08-29 1994-04-12 Texas Instruments Incorporated Pin programmable dram that allows customer to program option desired
JP3776461B2 (ja) * 1991-08-30 2006-05-17 株式会社東芝 半導体集積回路装置およびチップ選別方法
US5353250A (en) * 1991-12-09 1994-10-04 Texas Instruments Inc. Pin programmable dram that provides customer option programmability
US5329174A (en) * 1992-10-23 1994-07-12 Xilinx, Inc. Circuit for forcing known voltage on unconnected pads of an integrated circuit
US5477166A (en) * 1993-04-22 1995-12-19 Benchmarq Microelectronics Programmable output device with integrated circuit
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
DE19647181A1 (de) 1996-11-14 1998-05-20 Siemens Ag Zur Abarbeitung von Softwareprogrammen ausgelegte integrierte Schaltung
JP3371845B2 (ja) * 1999-03-26 2003-01-27 日本電気株式会社 モード設定確定信号生成回路及び半導体記憶装置
US7131033B1 (en) 2002-06-21 2006-10-31 Cypress Semiconductor Corp. Substrate configurable JTAG ID scheme
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612459A (en) * 1984-05-31 1986-09-16 Rca Corporation Programmable buffer selectively settable to operate in different modes
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US4763303A (en) * 1986-02-24 1988-08-09 Motorola, Inc. Write-drive data controller
JP2605687B2 (ja) * 1986-04-17 1997-04-30 三菱電機株式会社 半導体装置
US4721868A (en) * 1986-09-23 1988-01-26 Advanced Micro Devices, Inc. IC input circuitry programmable for realizing multiple functions from a single input
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell
JP2659095B2 (ja) * 1987-06-30 1997-09-30 富士通株式会社 ゲートアレイ及びメモリを有する半導体集積回路装置
JP2623460B2 (ja) * 1987-09-16 1997-06-25 株式会社日立製作所 半導体記憶装置
US4835414A (en) * 1988-03-14 1989-05-30 Advanced Micro Devices, Inc. Flexible, reconfigurable terminal pin

Also Published As

Publication number Publication date
JPH025284A (ja) 1990-01-10
KR890010903A (ko) 1989-08-11
JPH0752578B2 (ja) 1995-06-05
US4990800A (en) 1991-02-05

Similar Documents

Publication Publication Date Title
KR910003593B1 (ko) 고집적도 메모리용 모드 선택회로
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US6157216A (en) Circuit driver on SOI for merged logic and memory circuits
EP0384673B1 (en) Memory devices
KR940007003B1 (ko) 프로그래머블형 논리장치 및 그 장치에 사용되는 기억회로
US4561702A (en) CMOS Address buffer circuit
US6621306B2 (en) Random logic circuit
KR950000353B1 (ko) 집적회로용 출력 버퍼 회로
KR100304195B1 (ko) 외부클럭신호를가지는동기형반도체메모리장치
US4825420A (en) C-MOS address buffer for semiconductor memory
US6998878B2 (en) Semiconductor integrated circuit and semiconductor logic circuit used in the integrated circuit
US4764693A (en) Semiconductor sense circuit suitable for buffer circuit in semiconductor memory chip
KR910005975B1 (ko) 반도체 집적회로
EP0060108B1 (en) Address buffer
KR100229857B1 (ko) 래치회로
KR0166843B1 (ko) 저소비 전력의 디램 비트라인 선택회로
KR100336255B1 (ko) 부 문턱 전류 컷-오프용 트랜지스터를 갖는 반도체 집적회로
US4327426A (en) Column decoder discharge for semiconductor memory
US4950926A (en) Control signal output circuit
JP2783023B2 (ja) 半導体スタティックメモリ
JP2878032B2 (ja) 半導体装置
JPH07105685A (ja) 半導体記憶回路
US5646895A (en) Semiconductor memory device with bit line potential compensation circuits
KR0167679B1 (ko) 듀얼 커런트패스를 구비하는 로우어드레스버퍼
US5640360A (en) Address buffer of semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee