JPH0194637A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0194637A JPH0194637A JP25274287A JP25274287A JPH0194637A JP H0194637 A JPH0194637 A JP H0194637A JP 25274287 A JP25274287 A JP 25274287A JP 25274287 A JP25274287 A JP 25274287A JP H0194637 A JPH0194637 A JP H0194637A
- Authority
- JP
- Japan
- Prior art keywords
- input
- section
- output buffer
- internal cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000872 buffer Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲートアレイ、スタンダードセルなどの半導体
集積回路に関し、特にカスタムＬＳＩの構造に関する。
集積回路に関し、特にカスタムＬＳＩの構造に関する。
従来、この種の半導体集積回路は、入出力バッファー部
と内部セル部分が同一チップ上に有り、入出力バッファ
ーの性能が内部セル部分のプロセスによって左右される
構造となっていた。また、同様な構成としてバイブ７リ
ツドＩＣもあるが、このハイブリッドＩＣでも個々の半
導体集積回路の入出力バッファーを使用していて、入出
力バッファーそのものは同一チップ内に設けられていた
。
と内部セル部分が同一チップ上に有り、入出力バッファ
ーの性能が内部セル部分のプロセスによって左右される
構造となっていた。また、同様な構成としてバイブ７リ
ツドＩＣもあるが、このハイブリッドＩＣでも個々の半
導体集積回路の入出力バッファーを使用していて、入出
力バッファーそのものは同一チップ内に設けられていた
。
上述した従来の半導体集積回路は、外部との入出力バッ
ファ一部が内部セル部分と同一チップ上に有り、入出力
バッファー部分が内部セル部分と同じプロセスで形成さ
れた構造となるので、人出カバッファーの性能に限界が
有り、素子の耐圧。
ファ一部が内部セル部分と同一チップ上に有り、入出力
バッファー部分が内部セル部分と同じプロセスで形成さ
れた構造となるので、人出カバッファーの性能に限界が
有り、素子の耐圧。
駆動電流、スピード等に自由度がなかった。また、同一
チップのため内部セル領域に見合った人出カバッファー
領域が必要となり、論理ゲート規模に対する人出カバッ
ファー数（端子数）に制限があった。
チップのため内部セル領域に見合った人出カバッファー
領域が必要となり、論理ゲート規模に対する人出カバッ
ファー数（端子数）に制限があった。
本発明の目的は、このような欠点を除き、入出力バッフ
ァ一部を分離して別プロセスで製作可能とし、周辺の半
導体集積回路の性能に合わせて、人出カバッファーを選
択できるようにした半導体集積回路を提供することにあ
る。
ァ一部を分離して別プロセスで製作可能とし、周辺の半
導体集積回路の性能に合わせて、人出カバッファーを選
択できるようにした半導体集積回路を提供することにあ
る。
本発明の半導体集積回路は、外部回路と接続される入出
力バッファ一部と、この入出力バッファ一部と接続され
論理を構成する内部セル部とをチップ上で分離して構成
し、これら各部が同一パッケージ内で組立られたことを
特徴とする。
力バッファ一部と、この入出力バッファ一部と接続され
論理を構成する内部セル部とをチップ上で分離して構成
し、これら各部が同一パッケージ内で組立られたことを
特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図およ
びその断面、図である。本実施例は、内部セル部分１が
ＣＭＯＳ構造になっており、この内部セル部１の周囲に
プリバッファ一部分２が設けられ、半導体集積回路全体
の電源・グランド用バッファー３およびＥＣＬｉ造の人
出カバッファー部５はブリバッファ一部２の周辺部分に
設けられ、内部セル１のプリバッファ一部２と入出力バ
ッファー部５とが配線４で接続され、人出カバッファ−
５は外部入出力ピンとポンディングパッド６で接続され
ている。これら内部セル部１と人出カバッファ−５との
間は絶縁体１０の基板が設けられ、パッケージ８を構成
している。
びその断面、図である。本実施例は、内部セル部分１が
ＣＭＯＳ構造になっており、この内部セル部１の周囲に
プリバッファ一部分２が設けられ、半導体集積回路全体
の電源・グランド用バッファー３およびＥＣＬｉ造の人
出カバッファー部５はブリバッファ一部２の周辺部分に
設けられ、内部セル１のプリバッファ一部２と入出力バ
ッファー部５とが配線４で接続され、人出カバッファ−
５は外部入出力ピンとポンディングパッド６で接続され
ている。これら内部セル部１と人出カバッファ−５との
間は絶縁体１０の基板が設けられ、パッケージ８を構成
している。
まず、内部セル部分１は１チツプとして開発される。次
にこの半導体集積回路と周辺の半導体集積回路とのイン
ターフェイスを考えて入出力バッファ一部５を選択する
。この入出力バッファー部５はＥＣＬ構造の半導体集積
回路とのインターフェイスを考えてＥＬＣ構造とインタ
ーフェイス可能な入出力バッファーを用いている。
にこの半導体集積回路と周辺の半導体集積回路とのイン
ターフェイスを考えて入出力バッファ一部５を選択する
。この入出力バッファー部５はＥＣＬ構造の半導体集積
回路とのインターフェイスを考えてＥＬＣ構造とインタ
ーフェイス可能な入出力バッファーを用いている。
ここでプリバッファ一部２と入出力バッファー５とを内
線４で結線するが、その結線の方法は種々のものがある
。
線４で結線するが、その結線の方法は種々のものがある
。
このよデに半導体集積回路を構成すると、内部論理部分
がＣＭＯＳ構造で、入出力部分がＥＣＬ構造の半導体集
積回路を構成することが出来る。
がＣＭＯＳ構造で、入出力部分がＥＣＬ構造の半導体集
積回路を構成することが出来る。
本実施例のように内部セル部１と入出力バッファ一部５
との各チップが構造上１つのパッケージ上でみかけ上１
チップとして構造できるので、−方が０ＭＯ３で構成さ
れていても、他の部分をＴＴＬ構成すると高駆動能力が
有る半導体集積回路が構成できる。
との各チップが構造上１つのパッケージ上でみかけ上１
チップとして構造できるので、−方が０ＭＯ３で構成さ
れていても、他の部分をＴＴＬ構成すると高駆動能力が
有る半導体集積回路が構成できる。
以上説明したように本発明は、半導体集積回路の内部セ
ル部分と、外部と接続される人出カバッファーとを別の
チップに分けているので、内部セル部分のプロセスと入
出力バッファ一部のプロセスを別にして構成でき、外部
回路の性能に合わせて回路を構成できるという効果があ
る。
ル部分と、外部と接続される人出カバッファーとを別の
チップに分けているので、内部セル部分のプロセスと入
出力バッファ一部のプロセスを別にして構成でき、外部
回路の性能に合わせて回路を構成できるという効果があ
る。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図およ
びその断面図である。 １・・・内部セル部、２・・・ブリバッファ一部、３・
・・電源、グランド用バッファー、４・・・配線、５・
・・入出力バッファー部、６・・・ポンディングパッド
、８・・・パッケージ、１０・・・絶縁体。
びその断面図である。 １・・・内部セル部、２・・・ブリバッファ一部、３・
・・電源、グランド用バッファー、４・・・配線、５・
・・入出力バッファー部、６・・・ポンディングパッド
、８・・・パッケージ、１０・・・絶縁体。
Claims (1)
- 外部回路と接続される入出力バッファー部と、この入
出力バッファー部と接続され論理を構成する内部セル部
とをチップ上で分離して構成し、これら各部が同一パッ
ケージ内で組立られたことを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25274287A JPH0194637A (ja) | 1987-10-06 | 1987-10-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25274287A JPH0194637A (ja) | 1987-10-06 | 1987-10-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194637A true JPH0194637A (ja) | 1989-04-13 |
Family
ID=17241642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25274287A Pending JPH0194637A (ja) | 1987-10-06 | 1987-10-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194637A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377352A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156441A (ja) * | 1984-08-28 | 1986-03-22 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-10-06 JP JP25274287A patent/JPH0194637A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156441A (ja) * | 1984-08-28 | 1986-03-22 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377352A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03165061A (ja) | 半導体集積回路装置 | |
| JP2594988B2 (ja) | 半導体集積回路装置の動作電位供給配線の配線設計方法 | |
| JPH02152254A (ja) | 半導体集積回路装置 | |
| JP2766920B2 (ja) | Ｉｃパッケージ及びその実装方法 | |
| JP3462921B2 (ja) | 半導体装置 | |
| JP3962441B2 (ja) | 半導体装置 | |
| JPH0194637A (ja) | 半導体集積回路 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| JPS6290948A (ja) | 半導体集積回路装置 | |
| JPS6199362A (ja) | 半導体装置 | |
| JPH04336812A (ja) | デジタル回路装置 | |
| JPS6159762A (ja) | 半導体装置 | |
| JP2002270779A (ja) | 半導体装置 | |
| JP3019764B2 (ja) | 半導体集積回路装置およびその回路セルの多段接続構造 | |
| JPS6223618A (ja) | 論理集積回路 | |
| JPH04372168A (ja) | レイアウトパターンデータの作成方法 | |
| JPH04171844A (ja) | 半導体集積回路 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPS6380622A (ja) | 半導体集積回路装置 | |
| JP2913766B2 (ja) | 半導体装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH06310691A (ja) | 半導体装置 | |
| JPH06232267A (ja) | 半導体集積回路装置の設計方法 | |
| JPH11330371A (ja) | 半導体装置 |