-
TECHNISCHES
GEBIET
-
Die
Erfindung betrifft das Programmieren von Anti-Fuses in Halbleiterschaltungen,
insbesondere ein Verfahren und eine Schaltung zum Programmieren
einer Anti-Fuse mit einer ausreichend hohen Spannung, um der programmierten
Anti-Fuse einen durchgehend geringen Widerstand zu verleihen, ohne
dabei andere Komponenten der integrierten Schaltung überzubeanspruchen.
-
HINTERGRUND
DER ERFINDUNG
-
Anti-Fuses
sind eine übliche
Komponente in herkömmlichen
integrierten Schaltungen. Eine Anti-Fuse ist ein Schaltungselement,
das normalerweise einen offenen Schaltkreis bildet, bis sie programmiert
ist, zu welchem Zeitpunkt die Anti-Fuse einen relativ Widerstandswert
annimmt. Anti-Fuses werden üblicherweise
dazu benutzt, selektiv gewisse Merkmale integrierter Schaltungen
freizugeben und Reparaturen in integrierten Schaltungen durchzuführen. Reparaturen
von integrierten Schaltungen werden typischerweise dadurch bewerkstelligt,
dass Anti-Fuses "durchgebrannt" werden, um defekten
Teilen der integrierten Schaltung zu signalisieren, dass sie durch
redundante Schaltungselemente ersetzt werden. Beispielsweise lässt sich
eine defekte Reihe von Speicherzellen innerhalb des Arrays eines
dynamischen Schreib-/Lese-Speichers
durch eine redundante Reihe von Zellen ersetzen, die zu diesem Zweck
vorgesehen ist.
-
Herkömmliche
Anti-Fuses sind im Aufbau Kondensatoren insofern ähnlich,
als sie ein Paar leitender Platten oder Beläge besitzen, die voneinander durch
ein Dielektrikum oder einen Isolator getrennt sind. Typischerweise
sind Anti-Fuses gekennzeichnet durch die Beschaffenheit des Dielektrikums,
bei dem es sich z. B. um Oxid oder Nitrid handelt. Anti-Fuses werden
programmiert oder "durchgebrannt", indem man zwischen
die Beläge
eine Differenzspannung legt, die ausreicht, zu einem Durchschlag
des Dielektrikums zu führen
und mithin die Beläge
zu veranlassen, einander zu kontaktieren. Typischerweise wird diese relativ
hohe Programmierspannung extern über
Anschlüsse
an den Chip gelegt, die normalerweise für andere Zwecke verwendet werden.
Beispielsweise kann in einem DRAM eine hohe Spannung an einen der
Datenbitanschlüsse
gelegt werden, nachdem die integrierte in einen Programmiermodus
gebracht wurde, indem z. B. eine vorbestimmte Kombination von Bits
an andere Anschlüsse
der integrierten Schaltung gelegt wird.
-
Die
US-5 316 971 zeigt ein Verfahren zum Programmieren von Anti-Fuses
durch abwechselndes Anlegen positiver und negativer Programmierimpulse
an die Anschlüsse
einer Anti-Fuse. Gemäß der Offenbarung
dieser Schrift werden die abwechselnden Impulse zwischen einem Mal
und 1000 Mal angelegt.
-
Die
EP-A-0 436 247 offenbart eine Schaltung zum Codieren von Kennungsinformation
durch Anlegen eines positiven und eines negativen Potentials an
einen ersten bzw. einen zweiten Anschluss einer Anti-Fuse. Beide
Potentiale werden von externen Spannungsquellen angelegt.
-
Gemäß Prog.
38Th Midwest Symposium on Circuits and Systems, VI. 1.1, Seiten
294-7, IEEE 13.8.95 werden Programmierimpulse an beide Anschlüsse einer
Anti-Fuse seitens einer externen Spannungsquelle angelegt. Diese
Schrift offenbart speziell die Bereitstellung von unterschiedlichen Spannung
zum Betreiben eines Flash-Speichers durch eine interne Schaltung.
Obschon herkömmliche
Anti-Fuses, wie sie oben beschrieben wurden, bei zahlreichen Anwendungen
gut funktioniert haben, weisen sie dennoch mehrere Unzulänglichkeiten
auf, insbesondere dann, wenn sie in modernen integrierten Schaltung
hoher Dichte eingesetzt werden. Insbesondere schwankt der programmierte
Widerstand der Anti-Fuses in einem beträchtlichen Bereich, und der
programmierte Widerstand ist häufig
viel höher, als
es erwünscht
ist. Beispielsweise ist in einigen Fällen der programmierte Widerstand
hoch genug, damit eine an die Anti-Fuse angeschlossene Schaltung fälschlich
feststellt, dass die Anti-Fuse einen offenen Schaltkreis bildet.
Es ist allgemein bekannt, dass das Programmieren von Anti-Fuses
mit einer höheren Spannung
sowohl den programmierten Widerstand senkt als auch zu einem gleichförmigeren
Widerstand führt.
Allerdings wird der Betrag der an Anti-Fuses anzulegenden Pro grammierspannung
deutlich begrenzt durch das Vorhandensein anderer Schaltungselemente
innerhalb der integrierten Schaltung. Da insbesondere die Anschlüsse, an
die die Programmierspannung angelegt wird, typischerweise anderen
Funktionen dient, können übermäßige Programmierspannung
leicht zu einem Durchbruch der Gateoxidschichten von MOSFETs führen, die
an einen solchen Anschluss gekoppelt sind, wodurch dieser Transistor
dann defekt wird. Das Problem des durch Programmierspannungen verursachten
Durchbruchs der Gateoxidschicht von MOSFET wird noch verstärkt durch
den großen
Umfang von Betriebsspannungen typischer integrierter Schaltkreise.
Beispielsweise sind moderne integrierte Schaltungen in der Lage,
mit einer Versorgungsspannung von 3,3 Volt zu arbeiten, um die Leistungsaufnahme
zu minimieren, dennoch müssen
die Schaltungen in der Lage sein, auch mit der üblichen Versorgungsspannung
von 5 Volt zu arbeiten.
-
Übermäßige Programmierspannungen übersteigen
möglicherweise
auch die Durchbruchspannung von Bipolartransistoren, die an die
Eingangsanschlüsse
der integrierten Schaltung angeschlossen sind, um einen elektrostatischen
Entladungsschutz (ESD) für
die übrigen
Komponenten in der integrierten Schaltung zu bilden. Während sich
dieses Problem in gewissem Umfang dadurch beherrschen lässt, dass
man die Durchbruchspannung der bipolaren ESD-Schutztransistoren
erhöht,
wird dadurch aber auch die Sicherheitsgrenze des ESD-Schutzes gesenkt.
Während
das Problem des Durchbruchs von Gateoxidschichten von MOSFETs und
das Übersteigen
der Durchbruchspannung von bipolaren ESD-Schutztransistoren in gewissem
Umfang gemildert werden könnte
durch den Einsatz von Spezialanschlüssen zum Programmieren von
Anti-Fuses, bleibt das Problem dennoch bestehen, weil es schwierig
ist, die Programmierspannung von Substrat der integrierten Schaltung
zu trennen. Wenn die Programmierspannung an das Substrat der integrierten
Schaltung gelangt, könnten übergroße Spannungen
immer noch an die Gateoxidschichten der MOSFETs gelangen, obschon
die Programmierspannung nicht direkt an die Gates der Transistoren
gelangt sind.
-
Eine
herkömmliche
Schaltung 10 zum Programmieren und zum Lesen des Zustands
einer Anti-Fuse ist in 1 dargestellt. Wie 1 zeigt,
hat eine Anti-Fuse 12 die Form eines NMOS-Transistors 12,
dessen Gate an die Schaltungsmasse am Eingang CGRN und dessen Source
und Drain zusammengeschaltet sind. Allerdings lassen sich andere Varianten
von Anti-Fuses, beispielsweise durch ein Dielektrikum voneinander
getrennte parallele Platten ebenfalls programmieren und Lesen mit
Hilfe der in 1 gezeigten Schaltung. Die Schaltung 10 empfängt außerdem ein
aktiv niedriges Programmiereingangssignal PRG* und eine aktiv niedrige
Abgleit-Eingangsgröße AM*,
die an die Eingänge
eines NOR-Gatters 14 gelegt werden. Der Ausgang des NOR-Gatters 14 wird
an das Gate eines NMOS-Transistors 16 gelegt, der zwischen
Masse einerseits und über
einen NMOS-Transistor 18 an der Anti-Fuse 12, andererseits,
liegt. Das Gate des NMOS-Transistors 18 ist auf die Versorgungsspannung
vorgespannt, so dass der NMOS-Transistor 18 immer dann
leitend ist, wenn der NMOS-Transistor 16 leitend ist. Beim
Normalbetrieb allerdings sind PRG* und/oder AM* auf hohem Wert,
so dass der NMOS-Transistor 16 ausgeschaltet ist, wodurch
die Anti-Fuse wirksam von Masse getrennt wird.
-
Im
normalen Betrieb ist der Schaltungsmasseingang CGRN mit Masse verbunden.
Gelesen wird der Status der Anti-Fuse 12 dadurch, dass
eine hohe Fuse-Leseeingangsgröße "FR" an einen NMOS-Transistor 30 gelegt
wird. Der Drain des NMOS-Transistors 30 ist mit dem Drain
eines PMOS-Transistors 32 verbunden, der im leitenden Zustand
vorgespannt ist, so dass er im wesentlichen wie ein Widerstand wirkt,
der zwischen der Versorgungsspannung und dem Drain des NMOS-Transistors 30 liegt.
Wenn also die Eingangsgröße Fuse-Read
FR einen hohen Wert annimmt, legt der NMOS-Transistor 30 die
Versorgungsspannung über den
PMOS-Transistor 32 an die Anti-Fuse 12. Der PMOS-Transistor 32 und
die Anti-Fuse 12 bilden somit im wesentlichen einen Spannungsteiler
mit einem Ausgang am Drain des PMOS-Transistors 32, der
an den Eingang eines Negators 40 geführt ist.
-
Das
Verhältnis
von Kanallänge
zum Kanalbreite des PMOS-Transistors 32 ist derart gewählt, dass,
wenn die Anti-Fuse 12 durchgebrannt ist, am Eingang des
Negators 40 ein niedriger logischer Pegel steht. Wenn hingegen
die Anti-Fuse 12 nicht
durchgebrannt ist, liegt am Eingang des Negators 40 ein
logisch hoher Pegel. Das Ausgangssignal FOUT des Negators 40 liefert
mithin eine Anzeige über
den Zustand der Anti-Fuse 12, wenn an die Schaltung 10 ein
hohes Eingangssignal Fuse-Read FR gelegt wird.
-
Soll
die Anti-Fuse 12 programmiert werden, gehen sowohl die
Programmiereingangsgröße PRG* und
das Adressengegenstück
AM* auf den Wert niedrig, wodurch das NOR-Gatter einen logisch hohen
Wert am Ausgang erzeugt. Dieser logisch hohe Wert schaltet den NMOS-Transistor 16 ein,
wodurch über
den NMOS-Transistor 18 der Belag der durch Source und Drain
des NMOS-Transistors gebildete Belag der Anti-Fuse 12 auf
Masse gelegt wird. Dann wird eine positive Spannung an die Schaltungmasse CGRN
gelegt, um dadurch an die Anti-Fuse 12 eine Spannung zu
legen, deren Wert so groß ist
wie die an den Schaltungsmasseeingang CGRN gelegte Programmierspannung.
-
Man
erkennt, dass die in 1 gezeigte zum Stand der Technik
zählende
Schaltung in eine zusätzliche
Schaltung integriert ist, die mit der Anti-Fuse 12 eine
Schnittstelle bildet. Allerdings ist diese zusätzliche Schaltung aus Gründen der
Knappheit und Klarheit weggelassen.
-
Der
Hauptnachteil der in 1 gezeigten, zum Stand der Technik
gehörenden
Schaltung 10 besteht darin, dass die Differenzspannung
an der Anti-Fuse 12 begrenzt ist auf den Wert der an den Schaltungsmasseingang
CGRN gelegten Programmierspannung. Wenn die Programmierspannung ausreichend
erhöht
wird, um die Anti-Fuse auf einem relativ geringen Widerstandswert
zu programmieren, so kann die Programmierspannung sehr wohl die Gateoxidschicht
des MOSFETs (nicht dargestellt) in der integrierten Schaltung zum
Druchbruch bringen oder die Durchbruchspannung der bipolaren Schutztransistoren
gegen elektrostatische Entladung (ESD) übersteigen, so dass die Transistoren
die Programmierspannung die Rückspannung
der ESD-Transistoren begrenzt.
-
Das
der vorliegenden Erfindung zugrundeliegende Problem ist die Schaffung
eines Verfahrens und einer Vorrichtung zum Programmieren von Anti-Fuses
mit einer relativ hohen Spannung und in der Weise, dass es zu keiner
Be schädigung
anderer Komponenten innerhalb einer integrierten Schaltung kommt.
-
Erreicht
wird dies durch die Merkmale des Anspruchs 1 und des Anspruchs 5.
Bevorzugte Ausführungsformen
sind in den abhängigen
Ansprüchen angegeben.
-
Bei
dem erfindungsgemäßen Verfahren
und der erfindungsgemäßen Vorrichtung
zum Programmieren einer in einer integrierten Schaltung ausgebildeten
Anti-Fuse wird eine positive Spannung an einen ersten Anschluss
der Anti-Fuse gelegt,
an einen zweiten Anschluss der Anti-Fuse wird eine negative Spannung
gelegt. Im Ergebnis ist die an dem ersten und dem zweiten Anschluss
der Anti-Fuse liegende Spannung größer als entweder die positive
Spannung oder die negative Spannung. Eine der oder beide der positiven
und negativen Spannungen können von
entweder einer externen Quelle der integrierten Schaltung oder von
einem Spannungerzeuger innerhalb der integrierten Schaltung angelegt
werden. Eine positive oder eine negative Spannung kann intern dadurch
erzeugt werden, dass eine erste Spannung, beispielsweise eine Versorgungsspannung
der integrierten Schaltung, an einen ersten Belag eines Kondensators
gelegt wird, während
dessen zweiter Belag auf einer zweiten Spannung, beispielsweise Massepotential
gehalten wird. Nach dem Ausladen des Kondensators wird dessen erster
Belag auf eine dritte Spannung geschaltet, z. B. Massepotential, und
der zweite Belag des Kondensators wird mit der Anti-Fuse verbunden.
Vorzugsweise wird der Kondensator durch eine Startschaltung (Boot-Schaltung) aufgeladen,
die einen ersten Negator enthält,
der mit einem Eingang ein Programmsteuersignal empfängt, und
dessen Ausgang an den ersten Belag des Kondensators gekoppelt ist.
Der erste Negator koppelt den ersten Kondensatorbelag an die Versorgungsspannung,
wenn das Programmsteuersignal nicht aktiv ist, er koppelt ihn auf
Massepotential, wenn das Programmsteuersignal aktiv ist. Eine erste
Schalteinrichtung ist mit dem zweiten Belag des Kondensators gekoppelt.
Die erste Schalteinrichtung koppelt den zweiten Belag des Kondensators
ansprechend auf ein von einem zweiten Negator erzeugtes erstes Steuersignal
auf Massepotential. Der zweite Negator besitzt einen Eingang, der
das Programmsteuersignal empfängt, ferner
einen Ausgang, der das erste Steuersignal an die erste Schalteinrichtung
gibt, wenn das Programmsteuersignal nicht aktiv ist. Eine zweite
Schalteinrichtung empfängt
mit einem Eingang das Programmsteuersignal. Die zweite Schalteinrichtung
verbindet den zweiten Belag des Kondensators mit dem zweiten Anschluss
der Anti-Fuse während
zumindest eines Teils derjenigen Zeit, in der das Programmsteuersignal
ist. Die Startschaltung enthält
außerdem
vorzugsweise eine Klemmschaltung, die zwischen dem zweiten Anschluss
der Anti-Fuse und Masse liegt. Die Klemmschaltung verhindert, dass
die Spannung am zweiten Anschluss der Anti-Fuse ansprechend darauf,
dass der erste Kondensator über
die Anti-Fuse aufgeladen wird, wesentlich über Massepotential ansteigt.
-
Obschon
das erfindungsgemäße Verfahren und
die erfindungsgemäße Vorrichtung
zum Programmieren von Anti-Fuses in integrierten Schaltung bei jedem
Typ von integrierter Schaltung einsetzbar sind, werden sie vorteilhaft
in dynamischen Schreib-/Lese-Speichern eingesetzt, die Bestandteil eines
Computersystems sein können.
Außerdem können das
Verfahren und die Vorrichtung gemäß der Erfindung dazu dienen,
sämtliche
Typen von Anti-Fuses
zu programmieren, darunter solche aus MOSFETs sowie solche, die
durch leitende Platten oder Beläge
gebildet sind, die voneinander durch ein Dielektrikum oder einen
Isolierstoff getrennt sind.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 ist
eine schematische Darstellung einer zum Stand der Technik gehörigen Schaltung
zum Programmieren und zum Lesen einer Anti-Fuse.
-
2 ist
ein Blockdiagramm einer bevorzugten Ausführungsform eines Systems zum
sicheren Programmieren einer Anti-Fuse mit einer relativ hohen Spannung.
-
3 ist
eine schematische Darstellung einer bevorzugten Ausführungsform
einer Schaltung zum Implementieren des erfindungsgemäßen Programmiersystems
nach 2.
-
4A–4H sind
Impulsdiagramme von Wellenformen, die an verschiedenen Knoten der
in 3 gezeigten Schaltung auftreten.
-
5 ist
ein Blockdiagramm eines Computersystems, das einen dynamischen Schreib-Lesespeicher
aufweist, der von dem Programmierverfahren und der Programmiervorrichtung
für Anti-Fuses gemäß der Erfindung
Gebrauch macht.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
In 2 ist
ein Blockdiagramm einer bevorzugten Ausführungsform des erfindungsgemäßen Programmiersystems 50 dargestellt. Ähnlich der
bekannten Schaltung nach 1 empfängt eine erfindungsgemäße Programmierschaltung 50 einen
aktiv niedrigen Programmiereingangswert PROG* und einen aktiv niedrigen
Adressenanpass-Eingangswert AM* und decodiert die Signale unter
Verwendung eines NOR-Gatters 52. Dessen Ausgang triggert
eine Startschaltung 54, wenn die Anti-Fuse 12 programmiert
werden soll, um dadurch an einen Belag der Anti-Fuse 12 eine
negative Spannung rauszugeben. Die gegenüberliegende Platte der Anti-Fuse 12 wird mit
dem Schaltungsmasseingang CGRN der Schaltung 50 verbunden.
Insbesondere erzeugt die Startschaltung 54 die negative
Spannung innerhalb der integrierten Schaltung. Im Ergebnis kann
die Spannungsdifferenz an der Anti-Fuse 12 größer sein
als irgendeine der Spannungen, die in der integrierten Schaltung
auftreten. Beispielsweise kann sich an den Belägen der Anti-Fuse 12 eine
Spannungsdifferenz von 8 Volt einstellen, indem man ein 5 Volt betragendes
positives Signal an den Schaltungsmasseeingang CGRN legt, während die
Startschaltung 54 ein 3 Volt betragendes negatives Signal
an den anderen Belag der Anti-Fuse 12 gibt. Bezeichnenderweise
beträgt
die maximale Spannung, die an irgendeiner Komponente in der integrierten
Schaltung gelegt wird, 5 Volt, wenn das Substrat auf Massepotential vorgespannt
ist, d. h., 3 Volt weniger als die an die Anti-Fuse angelegte Programmierspannung.
Im Ergebnis kann das erfindungsgemäße Programmiersystem 50 die
Anti-Fuse 12 in konsistenter Weise auf einen relativ geringen
Widerstandswert programmieren, ohne andere Schaltungsteile innerhalb
der integrierten Schaltung in Gefahr zu bringen.
-
Obschon
die in 2 dargestellte bevorzugte Ausführungsform von einer Startschaltung 54 Gebrauch
macht, die durch Decodieren der Programmier- und Adressensignal mit Hilfe eines
NOR-Gatters getriggert wird, erkennt der Fachmann, dass auch andere
Methoden eingesetzt werden können, beispielsweise
kann ein anderes Gatter als das NOR-Gatter 52 verwendet
werden, und es nicht einmal notwendig, irgendeinen Gattertyp zu
verwenden, wenn nicht die Notwendigkeit besteht, zwei oder mehr
Eingangssignale zu decodieren, um die zu programmierende Anti-Fuse 12 eindeutig
zu identifizieren. Obschon die Startschaltung 54 eine negative Spannung
erzeugt, versteht sich, dass diese Schaltung eine positive Spannung
erzeugen kann, wenn an den Schaltungsmasseingang CGRN eine negative
Spannung gelegt wird. Außerdem
können
Spannungen entgegengesetzter Polarität extern erzeugt und an die
Anti-Fuse 12 gelegt werden.
-
Eine
bevorzugte Ausführungsform
einer Anti-Fuse-Programmierschaltung zum Implementieren des in 2 gezeigten
Systems ist in 3 gezeigt. Die Schaltung nach 3 verwendet
das NOR-Gatter 52 aus 2 und die
Anti-Fuse 12 aus 2, und deshalb
sind diese Komponenten in 3 mit gleichen
Bezugszeichen versehen. Soll die Anti-Fuse 12 nicht programmiert
werden, wird der Schaltungsmasseeingang CGND auf niedrigem Potential,
z. B. Null Volt gehalten. Außerdem
ist das aktiv niedrige Programmiereingangssignal PROG* hoch, und
es gibt keine Adressenabgleichung, so dass das aktiv niedrige Adressenabgleicheingangssignal
AM* ebenfalls hoch ist. Damit ist das Ausgangssignal des NOR-Gatters 52 niedrig
und veranlasst damit, dass das Ausgangssignal jedes der beiden Negatoren 60, 62 hoch
ist. Das hohe Signal am Ausgang des Negators 60 wird an
einen Belag eines Kondensators 64 gelegt. Das hohe Signal
am Ausgang des anderen Negators 62 wird an das Gate eines
NMOS-Transistors 68 gelegt, um diesen einzuschalten. Dann
legt der Transistor 68 den anderen Belag des Kondensators 64 auf
Masse. Wenn die Anti-Fuse 12 also nicht zu programmieren
ist, wird der Kondensator 64 auf die Versorgungsspannung
aufgeladen.
-
Das
niedrige Eingangssignal des NOR-Gatters 52 wird ebenfalls
an das Gatter eines weiteren NMOS-Transistors 70 gelegt,
um diesen auszuschalten. Wenn also die Anti-Fuse 12 nicht
programmiert wird, trennt der NMOS-Transistor 70 den Kondensator 64 und
den NMOS-Transistor 68 von der Anti-Fuse 12. Ein
NMOS-Transistor 74 wird dadurch kontinuierlich eingeschaltet,
dass die Versorgungsspannung an sein Gate gelegt wird, so dass der
untere Belag der Anti-Fuse 12 auf Massepotential vorgespannt wird.
Deshalb lässt
sich der Zustand der Anti-Fuse 12 mit mehreren konventionellen
Mitteln erkennen, wenn die Anti-Fuse nicht programmiert ist.
-
Soll
die Anti-Fuse 12 programmiert werden, nimmt das Programmiereingangssignal
PROG* einen niedrigen Pegel an, und an die integrierte Schaltung
werden passende Adressensignale angelegt, um einen Adressenabgleich
hervorzurufen, demzufolge das Adressenabgleich-Eingangssignal AM* ebenfalls
einen niedrigen Wert annimmt. Dadurch gibt das NOR-Gatter 52 ein
hohes Signal aus und bewirkt, dass die Ausgangssignale der beiden
Negatoren 60, 62 einen niedrigen Wert annehmen.
Der niedrige Wert am Ausgang des Negators 60 bewirkt, dass die
obere Platte des Kondensators 64 sofort von der Versorgungsspannung
auf Null Volt übergeht.
Da die Spannung am Kondensator 64 nicht springen kann, geht
die Spannung am anderen Belag des Kondensators 64 von Null
Volt auf einen negativen Spannungswert, erreicht die Spannung am
unteren Belag des Kondensators 64 nicht den negativen Wert
der Versorgungsspannung, da sie von dem Substrat in den meisten
integrierten Schaltungsanwendungen geklemmt wird. Allerdings erreicht
der untere Belag des Kondensators 64 dennoch einen beträchtlich
negativen Spannungswert.
-
Der
niedrige Wert am Ausgang des Negators 62 schaltet den NMOS-Transistor 68 aus,
und der hohe Wert am Ausgang des NOR-Gatters 52 schaltet den
MOS-Transistor 70 ein. Damit wird die negative Spannung
am Kondensator 64 an den unteren Belag der Anti-Fuse 10 gelegt.
Gleichzeitig wird eine positive Spannung an den Massepotentialeingang
CGND gelegt, wodurch eine Programmierspannung an der Anti-Fuse 12 ansteht,
die so groß ist
wie die Differenz zwischen der positiven Programmierspannung und der
negativen Spannung am Kondensator 64. Diese relativ große Spannung
reicht aus, um die Anti-Fuse 12 konsistent auf eine relativ
niedrige Impedanz zu programmieren.
-
Während der
Zeit, in der die Anti-Fuse 12 durchgebrannt wird, gelangt
die positive Programmierspannung vom CGND-Eingang über die
Anti-Fuse 12 und den Transistor 70 an den Kondensator 64. Der
Kondensator 64 wird dann in Richtung der positiven Spannung
aufgeladen. Wenn allerdings die Spannung am Kondensator 64 auf
Null Voll geladen ist, wird sie dort von dem MOS-Transistor 74 geklemmt, so
dass die Spannung an der Anti-Fuse 12 nicht weiter abnimmt.
Auf diese Weise hält
die erfindungsgemäße Schaltung
eine Programmierspannung von mindestens der an den Schaltungsmasseeingang
CGND angelegten positiven Spannung für eine unendliche Zeit, die
nicht in Beziehung steht zur Aufladungszeit des Kondensators 64,
während
die Anti-Fuse programmiert
wird.
-
Nachdem
Durchbrennen der Anti-Fuse 12 gehen die Eingänge PROG*
und AM* auf einen hohen Wert, um dadurch erneut den Kondensator 64 aufzuladen
und den NMOS-Transistor 70 abzuschalten und so den Kondensator 64 von
der Anti-Fuse 12 zu trennen.
-
Die
an verschiedenen Knoten in der Schaltung nach 3 vorhandenen
Wellenformen sind in den 4A–H als Impulsdiagramme dargestellt. Wie in 4A zu
sehen ist, geht der Schaltungsmasseeingang CGND im Zeitpunkt τ0 zu
von 0 auf 9 Volt hoch. Gleichzeitig gehen das Programmeingangssignal
PROG* und das Adressenabgleichsignal AM* auf niedrigen Wert, wie
in den 4B bzw. 4C gezeigt
ist. Der Ausgang des NOR-Gates 52, das ist der Knoten A,
geht dann gemäß 4D auf
hohen Wert. Dieser Niedrig-Hoch-Übergang
bewirkt dass die Ausgangssignale der Negatoren 60, 61,
das sind die Knoten B bzw. D, gemäß den 4F und E auf niedrigen Wert gehen. Die Spannung
am unteren Belag des Kondensators 64, das ist der Knoten
C, folgt dann dem Ausgang des Negators 60, wie in 4G gezeigt
ist. Die Spannung am unteren Belag des Kondensators 64 fällt von
0 Volt auf etwa –1,7
Volt ab, wie in 4G gezeigt ist. Schließlich wird
gemäß 4H die
auf einen positiven Wert gehende Vorderflanke von CGND (4A)
kapazitiv über
die Anti- Fuse 12 gekoppelt
und bewirkt damit, dass die Spannung am unteren Belag der Anti-Fuse 12,
das ist am Knoten E, zunächst
ansteigt. Anschließend wird
die Spannung am unteren Belag der Anti-Fuse 12 von dem
Knoten C auf etwa –1,6
Volt heruntergezogen. Es sei auch erwähnt, dass der MOS-Transistor 74 ein
Langkanal-Bauelement ist und einen ausreichend großen Widerstand
bietet, demzufolge der Transistor 74 den Kondensator 64 nicht
erheblich entlädt.
Die Spannungen am Kondensator 64 (Knoten C), angelegt an
die Anti-Fuse 12 (Knoten E) nehmen linear zu, wenn der
Kondensator 64 durch die nicht durchgebrannte Anti-Fuse 12 aufgeladen
wird. Allerdings steigt die Spannung am unteren Belag der Anti-Fuse
niemals über
5 Volt an, wie in 4H zu sehen ist.
-
Ein
Computersystem 80, welches von der erfindungsgemäßen Programmierschaltung 50 Gebrauch
macht, ist in 5 gezeigt. Das Computersystem 80 enthält einen
Mikroprozessor 82 herkömmlicher
Ausgestaltung, angeschlossen an eine Eingabeeinrichtung wie beispielsweise
eine Tastatur 84, und eine Ausgabeeinrichtung, z. B. eine
Anzeige 86. Ferner ist der Mikroprozessor 82 über ein
Bussystem 88 mit einem dynamischen Schreib-Lese-Speicher
("DRAM") 90 verbunden.
Wie es bei dem DRAM 90 üblich
ist, enthält
dieser ein Array 92 aus Speicherzellen, außerdem eine
redundante Reihe von Speicherzellen 94 zum Austauschen
einer Reihe von Speicherzellen innerhalb des Arrays 92, wenn
sich diese als defekt erweist. Die redundante Reihe 94 besitzt
einen über
die Anti-Fuse 12 auf Masse gelegten Freigabeeingang. Die
Anti-Fuse 12 ist außerdem
mit dem Ausgang der Programmierschaltung 50 verbunden.
Wie oben erläutert
wurde, gibt die Programmierschaltung 50 bei Erhalt eines Programmeingangssignals
PROG* an die Anti-Fuse 12 eine negative Spannung aus, wenn
der Mikroprozessor 82 eine vorbestimmte Adresse ausgibt,
die von einer (nicht gezeigten) herkömmlichen Schaltung decodiert
wird, um ein Adressenabgleichsignal AM* zu bilden. Das Programmeingangssignal
PROG* wird von einem Programmgenerator 96 üblicherweise
erzeugt, wenn die Anti-Fuse 12 programmiert
werden soll. Da der Programmgenerator 96 in herkömmlicher
Weise ausgebildet ist, wird auf eine detaillierte Erläuterung
verzichtet, was der Klarheit und Knappheit dient. Es versteht sich
für den
Fach mann, dass der DRAM 90 eine große Menge zusätzlicher
Schaltkreise enthält,
die allerdings aus Gründen
der Knappheit und Klarheit vorgelassen sind.
-
Aus
dem oben Gesagten ist entnehmbar, dass zwar spezielle Ausführungsformen
der Erfindung beschrieben wurden, um die Erfindung zu veranschaulichen,
dass aber verschiedene Modifikationen möglich sind, ohne vom Schutzumfang
der Erfindung abzuweichen, der durch die Ansprüche definiert ist. Die Erfindung
ist also lediglich durch die beigefügten Ansprüche beschränkt.