DE3138363A1

DE3138363A1 - Redundanzschaltung fuer speicher

Info

Publication number: DE3138363A1
Application number: DE19813138363
Authority: DE
Inventors: Alan C. 95051 Santa Clara Folmsbee; Kim 95008 Campbell Calif. Kokkonen; William J. 94038 Moss Beach Calif. Spaw
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1980-09-30
Filing date: 1981-09-26
Publication date: 1982-08-12
Also published as: US4358833A; JPH0135440B2; JPS57133600A

Description

PATENTANWÄLTE ZENZ & HEUOER -ID* <30D ESJBEfJM J Aljrt RUHRSTEIN 1 ■ TEL.: (02 O1) 4126

Seite - * - I

INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A,

Redundanzschaltung für Speicher

Die Erfindung bezieht sich auf eine Redundanzschaltung für Speicher nach dem Oberbegriff des Anspruchs 1.

Speicher-Redundanzschaltungen sind sowohl im Systembereich zur Erhöhung der Zuverlässigkeit als auch im Chip-Bereich zur Verbesserung der Produktionsausbeute bekannt. Verwiesen wird auf die US-PS 4 047 163 und "Circuit Implementation of Fusible Redundant Addresses on RAMs For Productivity Enhancement", IBM J. Res. Develop. Vol. 24 Nr. 3, Mai 1980 von Fitzgerald und Thoma betreffend die Redundanz im Chip-Bereich.

In einigen mit Redundanzzellen bzw. zusätzlichen Zellen ausgestatteten Speichern werden fehlerhafte Zellen zuerst während des Sondentests des Scheibchens identifiziert und danach Sicherungen durchgeschmolzen, um die Redündanzzellen auswählen zu können. In einigen Fällen, so insbesondere bei dynamischen RAM's und EPROM's ist es günstiger, die Redundanzzellen nach dem Einbau des Chips in eine Halterung auswählen zu können, da häufig fehlerhafte Zellen erst nach dem Chip-Einbau entdeckt werden.

Z/ko.

Ein Problem bei der Redundanzprogrammierung auf der Halterungsebene besteht darin, daß der Benutzer unbeabsichtigt die Schaltungen programmieren kann. Eine derartige unbeabsichtigte Programmierung kann beispielsweise dazu führen, daß der Benutzer eine fehlerhafte Redundanzleitung dauernd auswählt.

Der Erfindung liegt die Aufgabe zugrunde, eine Redundanz schaltung zur Verfugung zu stellen, welche die Auswahl von Redundanzzellen nach dem Einbau des Chips in die Halterung bzw. Umhüllung ermöglicht, ohne zusätzliche Halterungsstifte für die Programmieroperation zur permanenten Auswahl von Redundanzzellen anstelle fehlerhafter Zellen erforderlich zu machen. Dabei soll die Programmierschaltung nach der Auswahl der Redundanzleitungen gegen unbeabsichtigtes Programmieren oder Neuprogrammieren geschützt sein. Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst« Die erfindungsgemäße Redundanzschaltung ist besonders zweckmäßig in Speichern, bei denen erste Adressensignale zum Ansteuern bzw. Wählen von ersten Leitungen, z. B. Zeilenleitungen, in einer Matrix und zweite Adressensignale zum Ansteuern bzw. Wählen zweiter Leitungen, z. B. Bitleitungen verwendet werden. Vorgesehen ist eine Vielzahl von Redundanzzeilenleitungen. Eine programmierbare Dekodiereinrichtung dient zur Auswahl der Redundanzzeilenleitungen bei Eingang von vorgegebenen Zeilen-Adressensignalen im Speicher. Diese Zeilen-Adressensignale entsprechen den Adressen der fehlerhaften Zeilenleitungen. Die Schaltung weist ferner eine Auswahleinrichtung auf, die die Adressensignale für die zweiten Leitungen (z. B. Bitleitungen) aufnimmt. Diese Auswahleinrichtung steuert die programmierbare Dekodiereinrichtung während der Programmieroperation an und enthält eine Schaltung zur Verhinderung einer weiteren Programmierung. Auf diese Weise wird eine ungewollte

Programmierung auf Dauer verhindert, sobald fehlerhafte Leitungen in der Matrix durch Redundänzleitungen ersetzt worden sind.

Sobald eine Redundanzzeile ausgewählt ist, werden alle irrelevanten Zeilen ausgeschaltet.

Die Schaltung kann in der vorstehend beschriebenen Weise für Redundanzzeilen oder auch für Redundanzspalten durch Ansteuerung des programmierbaren Dekodierers mit den Spaltenadressen verwendet werden.

Im folgenden wird ein Ausführungsbeispiel einer Redundanzschaltung anhand der Zeichnung näher erläutert, welche die Auswahl von Redundanzleitungen (und zugehörigen Zellen) in einem MOS-Speicher erlaubt. In der folgenden Beschreibung werden zahlreiche Einzelheiten, z. B. besondere Adressenanordnungen usw. angegeben, um das Wesen der Erfindung besser verständlich zu machen. Es ist jedoch klar, daß zur Realisierung der Erfindung diese speziellen Einzelheiten nicht erforderlich sind. In anderen Fällen sind bekannte Teilschaltungen in Blockdiagrammform angegeben, um die Erläuterung des Erfindungsgegenstandes nicht unnötig zu komplizieren. In der Zeichnung zeigen:

Fig„ 1 ein Blockschaltbild der allgemeipen Anordnung der Redundanzzeilendekodierer und deren Verbindung mit den normalen Zeilendekodierern und anderen der erfindungsgemäßen Schaltungsanordnung zugeordneten Schaltungsteilen;

Fig. 2 ein elektrisches Schaltbild der beim Programmieren zur Auswahl eines besonderen programmierbaren Dekodierers verwendeten Schaltung;

Fig. 3 ein schematisches Schaltbild eines programmierbaren Puffers, der bei der Erfindung Verwendung findet; und

Fig. 4 ein schematisches elektrisches Schaltbild

einer alternativen Ausführungsform des
Puffers gemäß Figur 3.

Die erfindungsgemäße Redundanzschaltung kann bei
Speichern mit direktem Zugriff (RAM's), elektrisch
programmierbaren Festwertspeichern (EPROM's) und

anderen Speichern verwendet werden. Die in den Figuren '

1 bis 3 gezeigte Schaltung ist für einen EPROM bestimmt,
insbesondere einen EPROM mit auf schwimmendem Potential
befindliche Gate-Elektroden enthaltenden Speicherzellen.
In solchen EPROM's wird ein Potential von etwa 20 Volt
(V ) zum Programmieren der Speicherzellen verwendet. |

Dieses höhere Potential dient auch zum Durchschmelzen >

von Schmelzsicherungen beim Programmieren der Redundanzschaltung. Während der speicherfreien Programmieroperation dieser Speicher wird V auf dem V -Potential ; (angenähert 5 Volt für die im beschriebenen Ausführungs- j

beispiel verwendeten n-Kanal-Feldeffekttransistoren) j

ί gehalten. Für RAM's und andere Speicher, die kein j

V -Potential haben, wird V während des Programmierens I

PP 'CC ³ . . j

soweit wie möglich erhöht (ohne eines der Bauelemente ; des Speichers zu beschädigen), z. B. auf 9 Volt für

n-Kanal-MOS-Bauelemente. Ein solches Potential reicht j

aus, um die Schmelzsicherungen zum Schmelzen zu bringen. _:

Bei dem beschriebenen Ausführungsbeispiel weist die
Redundanzschaltung eine Vielzahl von Polysiliziumsicherungen auf, die selektiv geschmolzen (unterbrochen)
werden, um das Programmieren durchzuführen. Diese Schmelzsicherungen haben einen Widerstand von etwa 150 Ohm und
werden durch einen Strom von 30 mA geschmolzen bzw» unterbrochen. Angenähert 9 Volt, angelegt über eine Zeitspanne von 10 Millisekunden, reichen aus, um die Sicherungen aufzuschmelzen. Diese Schmelzsicherungen sind in
der US-PS 3 792 319 beschrieben.

Zu Erläuterungszwecken sei für Figur 1 angenommen, daß der Speicher zwei zusätzliche Redündahz-Zeilenleitungen aufweist. Die Zeilenleitungen enthalten Speicherzellen, die in Ersatz von fehlerhaften Zellen innerhalb der Speichermatrix verwendet werden. Die Redundanzzeile A wird von einem gewöhnlichen Dekodierer gewählt bzw. angesteuert, der als NOR-Gatter 15 gezeigt ist. Das NOR-Gatter (Leitung 10) wählt die Redundanzzeile A an. In ähnlicher Weise steuert der Dekodierer 16 über die Leitung 11 die Redundanzzeile B an. Die "normalen" Zeilendekodierer (welche die Matrixzeilen ansteuern bzw. auswählen) können eine den Dekodierern 15 und 16 identische Ausführung haben, und zwei derartige Dekodierer 17 und 18 zur Ansteuerung bzw. Auswahl der Zeilen 12 bzw. 13 sind ebenfalls in Figur 1 gezeigt. Die Dekodierer 17 und 18 und alle normalen anderen Zeilendekodierer erhalten jeweils eine andere Kombination von Zeilen—Adre.ssensignalen und deren Komplementen (gezeigt als Aj. bis A.^ ^und deren Komplemente) . Die normalen Zeilendekodierer 17 und 18 erhalten als Eingangssignal auch ein Ausgangssignal der Redundanzzeilendekodierer 15 und 16. Daher ist die Leitung 10 mit einem Eingang der Dekodierer.17 und 18 und die Leitung 11 ebenfalls mit einem Eingang der Dekodierer 17 und 18 verbunden. Wenn eine Redundanzzeile A oder B ausgewählt bzw. angesteuert wird, werden alle normalen Zeilen in der Matrix entregt. Dies verhindert die Ansteuerung bzw. Auswahl einer falschen bzw. fehlerhaften normalen Zeile, wenn die Adresse für diese Zeile am Speicher ansteht. Jeder der Redundanzzeilendekodierer erhält Eingangssignale von programmierbaren Puffern, z. B. den Puffern 21 bis 26. (Puffer 21 ist in Figur 3 genauer gezeigt). Jeder dieser identisch ausgebildeten Puffer für jeden Redundanzzeilendekodierer erhält ein anderes Zeilenadressensignal und dessen Komplement. So erhält beispielsweise der

21

Puff er/A₅ und A_, Puffer 22 erhält A_g und A,- usw_M und in ähnlicher Weise erhält Puffer 24 für den Dekodierer 16 die Signale A₅ und "ÄT usw. Die dem Dekodierer 15 zugeordneten Puffer erhalten ferner ein Signal R., und die dem Dekodierer 16 zugeordneten Puffer erhalten ein Signal R .

Diese Signale ermöglichen zu Programmierzwecken die Auswahl bzw. Ansteuerung der einem einzelnen Dekodierer zugeordneten Puffer. Die Erzeugung dieser Signale wird in Verbindung mit Figur 2 beschrieben.

Wenn eine fehlerhafte bzw. schadhafte Zeile in der Matrix identifiziert wird, so werden die Puffer 21 bis 23 (oder die Puffer 24 bis 26) so programmiert, daß sie die Adresse der fehlerhaften Zeile erkennen und bei Empfang dieser Adresse alle niedrigen Signale an den Dekodierer 15 anlegen_o Dieser entwickelt (vorausgesetzt, das Signal auf der Leitung 28 ist auf niedrigem Potential) ein hohes Ausgangssignal auf der Leitung 10, wodurch die Zeile A anstelle der fehlerhaften Zeile ausgewählt bzw. angesteuert wird. Jede fehlerhafte Zeile in der Matrix wird durch eine Redundanzzeile ersetzt, wenn eine genügend große Zahl von Redundanzzeilen vorhanden ist.

Wenn es keine fehlerhaften Zeilen gibt oder wenn mehr Redundanzzeilen als schadhafte bzw. fehlerhafte Zeilen vorhanden sind, muß die Ansteuerung und Auswahl ungenutzter Redundanzzeilen verhindert werden. Es sei beispielsweise angenommen, daß es keine fehlerhaf.ten Zeilen in der Matrix gibt und die Zeile 10 daher nicht durch eine Adresse angesteuert werden darf. Das Signal auf der Leitung 28, das an den Dekodierer 15 angelegt wird, verhindert die Auswahl bzw. die Ansteuerung der Zeile A. Die Leitung 28 ist über die Schmelzsicherung 31 mit V

und über die Parallelschaltung aus einem Transistor des Anreicherungstyps und einem Transistor 30 des Verarmungstyps mit Erde verbunden. Der Transistor 29 ist relativ groß und zieht in leitendem Zustand genügend Strom von V , um die Sicherung 31 zu schmelzen. Der

PP
Transistor 30 ist relativ klein im Vergleich zum Transistor 29 und gewährleistet, daß die Leitung 28 auf Erdpotential bleibt, wenn die Schmelzsicherung 31 geschmolzen, d. h. unterbrochen ist. Das Gate des Transistors 29 ist mit dem R -Signal beaufschlagt. Dieses Signal wird während der Programmierung der dem Dekodierer 15 zugeordneten Puffer, nämlich der Puffer 21 bis 23, auf einen hohen Pegel gebracht. Wenn diese Puffer nicht programmiert werden (was bedeutet, daß die Zeile A nicht verwendet wird), wird der Transistor 29 nicht leitend. Die Schmelzsicherung 31 bleibt dann intakt, und auf der Leitung 28 liegt stets ein positives Potential. Das positive Potential auf der Leitung 28 verhindert, daß der Redundanzdekodierer 15 ein hohes Ausgangssignal entwickelt.

Wenn andererseits die Redundanzzeile A verwendet werden soll, werden die Puffer 21 bis 23 zur Programmierung angesteuert bzw. ausgewählt. Wenn das R.—Signal hoch ist, wird die Sicherung 31 geschmolzen, und die Leitung 28 wird danach über den Transistor 30 an Erde gelegt. Das niedrige Potential auf der Leitung 28 gewährleistet, daß der Dekodierer 15 angesteuert werden kann, wenn die richtige Adresse an die Puffer 21 bis 23 angelegt wird.

Der Dekodierer 16 ist so geschaltet, daß er ein ähnliches Signal über die Leitung 33 aufnimmt. Die Leitung 33 ist über eine Schmelzsicherung mit V verbunden, und diese Sicherung wird geschmolzen, wenn R_ auf einem hohen Potential ist. Die jeder Redundanz-

Zeilenleitung zugeordnete programmierbare Schaltung weist eine ein "R"-Signal aufnehmende Teilschaltung ■ auf.

Es kann sich zeigen, daß die angesteuerte Redundanzzeile eine schadhafte Zelle enthält und daher abgetrennt werden soll. Eine an sich bei dem beschriebenen bevorzugten Ausführungsbeispiel nicht verwendete Anordnung, die innerhalb des gestrichelten Blocks 37 in Figur 1 gezeigt ist, kann mit jedem der Redundanzzeilendekodierer gekoppelt sein und die Abtrennung einer /> angesteuerten Redundanzzeile ermöglichen. Ein "Redundanzmißachtungs"-Signal (RDS-Signal) auf der Leitung 36 sorgt für eine dauernde Entregung des Dekodierers 16. Das RDS-Signal, welches das MOS-Bauelement 38 steuert, wird von den zweiten Adressensignalen und dem ä?-Signal in ähnlicher Weise wie das weiter unten beschriebene R -Signal erzeugt.

Die Leitung 36 ist mit einem die Transistoren 40 und 41 enthaltenden Inverter gekoppelt. Die Gate-Elektrode des Transistors 41 liegt über die Schmelzsicherung an V . Diese Schmelzsicherung ist über die Parallelschaltung der Transistoren 38 und 39 mit Erde verbunden. Wenn die Schmelzsicherung 42 intakt bleibt, leitet der Transistor 41, und die Leitung 36 wird auf Erdpotential gehalten. Dies ermöglicht eine normale Arbeitsweise des Dekodierers 16. Wenn andererseits die Zeile B ausgewählt bzw. angesteuert worden ist und sich als fehlerhaft erwiesen hat, so wird ein Signal (RDS) an die Gate-Elektrode des Transistors 38 angelegt, wodurch die Schmelzsicherung 42 unterbrochen wird. Dadurch wird die Leitung 36 dauernd auf einem hohen Potential gehalten, da der Transistor 41 nicht leitend ist. (Die Leitung 36 wird über den Transistor 40 an V gelegt). Dies wiederum verhindert die Ansteuerung der Redundanzzeilenleitung und ermöglicht die Anwahl bzw.

Ansteuerung einer anderen Redundanzzeilenleitung zum Ersatz einer fehlerhaften Zeilenleitühg.

Bei dem beschriebenen Beispiel werden zum Zwecke der Programmierung der Redundanzschaltung die Y-Leitungsadressen (z. B. die Bitleitungsadressen) zum Wählen bzw. Ansteuern von Gruppen von programmierbaren Puffern verwendet. Dies ermöglicht die Wahl bzw. Ansteuerung ohne zusätzliche Halterungsstifte. Die Anzahl der Y-Leitungs-Adressenbits, die für die Programmierung erforderlich sind, ist eine Funktion der Anzahl von Redundanzleitungen im Speicher. Wenn beispielsweise der Speicher 4 Redundanzleitungen enthält, sind zwei Y-Adressenbits zur Auswahl jeder Puffergruppe für die Programmierung erforderlich. Bei dem beschriebenen Ausführungsbeispiel wird jedoch ein zusätzliches Y-Adressenbit verwendet, um eine bestimmte Programmieradresse für das permanente Unterbrechen bzw. Entregen (Einsatzsperre) der Programmierschaltung für die Redundanzzeilen zu erzeugen.

Bei dem beschriebenen Ausführungsbeispiel, bei dem zwei Redundanzzeilen gezeigt sind, sind zwei Adressensignale, die in Figur 2 als A _Q und Α_γ^ (und deren Komplement) gezeigt sind, erforderlich. Eine andere Kombination jedes dieser Adressensignale wird an jedes der NOR-Gatter 46, 47 und 48 angelegt, so daß jedes dieser Gatter durch eine andere Kombination dieser beiden Y-Adressensignale individuell gewählt bzw. angesteuert werden kann. Wenn beispielsweise AyQ und Α_γ^ auf einem niedrigen Potential sind, so kann das Gatter 46 ausgewählt bzw. angesteuert werden. Die Gatter 46, 47 und 48 erhalten als Eingang auch ein CE — Signal (Leitung 61). Die Gatter 46 und 47 erhalten als zusätzliches Eingangssignal ein RI-Signal über die Leitung 59.

Das CE-Signal (Chip-Bereitstellungssignal) wird zusätzlich zu seiner Normalfunktion an den Inverter 63 angelegt. Der Ausgang des Inverters 63 ist mit dem Inverter 64 verbunden, dessen Ausgang mit dem Inverter 65 gekoppelt ist. Der Ausgang des Inverters 65 entwickelt an der Leitung 61 das CE -Signal. Der Inverter 63 ist ein Inverter niedrigen Verhältnisses, d. h. der Transistor des Verarmungstyps hat ein großes Breiten/Längen-Kanalverhältnis, während der Transistor des Anreicherungstyps ein niedriges Breiten/ Längen-Kanalverhältnis hat. Um ein niedriges Ausgangssignal am Ausgang des Inverters 63 zu entwickeln, muß CE auf ein höheres Potential als das Normalpotential von 5 Volt gebracht werden. Um daher die Programmierung der Redundanzschaltung einzuleiten, wird das CE-Signal auf über 5 Volt (z. B. auf 9 Volt) gebracht. Dadurch ergibt sich ein niedriges Ausgangssignal am Ausgang des Inverters 63, ein hohes Ausgangssignal am Ausgang des Inverters 64 und ein niedriges Ausgangssignal am Ausgang des Inverters 65. Wenn das CE -Signal niedrig ist, können die Ausgänge der Gatter 46, 47 und 48 auf ein hohes Potential gebracht werden, wenn die anderen Eingangssignale dieser Gatter auf einem niedrigen Wert sind. Während der Normalbetätigung des Speichers ist CE auf einem hohen Potential und verhindert dadurch eine Programmierung. Andere Mittel werden jedoch verwendet, um sicherzustellen, daß das Programmieren nicht ungewollt erfolgt, wenn CE auf mehr als 5 Volt gebracht wird.

Am Anfang des Programmiervorgangs wird der Ausgang des Gatters 48 niedrig gehalten. Dies verhindert, daß der Transistor 53 leitend wird und koppelt die Gate-Elektrode des Transistors 57 über die Schmelzsicherung 55 an V . Die Leitung 59 ist daher auf Erdpotential gelegt und legt ein niedriges Potential an den Eingang

der Gatter 46 und 47. Danach kann mit einer geeigneten Y-Adresse das Gatter 46 angesteuert bzw. gewählt werden. Das R.-Signal wird auf einen Η-Wert gebracht,, und über den Inverter 50 wird das R.-Signal auf einen niedrigen Wert gesetzt. Mit R. auf einem hohen und R auf einem niedrigen Wert (Figur Dkönnen die Puffer 21 bis jetzt programmiert und die Schmelzsicherung 31 unterbrochen werden.

Bei niedrigem Α_γ und niedrigem A^ ist das Gatter derart angesteuert, daß R auf einen hohen Pegel und hinter dem Inverter 51 R_D auf einen niedrigen Pegel kommt. Dies ermöglicht die Programmierung der programmierbaren Puffer 24 bis 26 in Figur 1.

Nach dem Programmieren der programmierbaren Puffer werden die A_yQ und A ..-Signale auf ein niedriges Potential gebracht, wodurch das Ausgangssignal des Gatters 48 ansteigt. Der Transistor 53 wird dadurch leitend und unterbricht die Schmelzsicherung 55. Dadurch wird die Gate-Elektrode des Transistors 57 über den Transistor 54 an Erde gelegt und das Instandsetzungssperrsignal RI über den Transistor 56 mit V verklammert. Nachdem dies geschehen ist, können die Gatter 46 und 47 nie wieder ein hohes Ausgangssignal entwickeln, so daß die programmierbaren Puffer nicht wieder programmiert werden können. Dies macht es unmöglich, daß ein Benutzer die Puffer zufällig oder ungewollt programmiert, selbst wenn das ^E-Signal ein erhöhtes Potential erhält. Im Verlauf der Programmieroperation muß natürlich sichergestellt werden, daß am Ausgang des Gatters 48 solange kein hohes Signal erscheint, bis die gewünschte Programmierung vollständig beendet ist.

Im folgenden wird auf Figur 3 Bezug genommen, in der ein

4«

i» -i *

programmierbarer Puffer,ζ. Β» der Puffer 21 gemäß Figur 1 gezeigt ist. Dieser Puffer erhält das A₁--Signal über die Gate-Elektrode des Transistors 69 und den Drain-Anschluß des Transistors 81. Das FiX-Signal wird an das Gate des Transistors 70 angelegt. Die Transistoren 69 und 70 verbinden das Gate des Transistors 72 mit Erde. Dieses Gate ist außerdem über einen Transistor 6.8 des Verarmungstyps mit V

(oder V ) verbunden. Es ist zu erkennen, daß während cc

des Programmierens des Puffers gemäß Figur 3 mit RA auf einem niedrigen Pegel (d. h. der Puffer ist zum Programmieren angesteuert) und Α_ς auf einem niedrigen Pegel die Schmelzsicherung 71 unterbrochen wird, da der Transistor 72 leitend ist. In diesem Falle legt der Transistor 73 den Verbindungspunkt 74 auf Erdpotential.

Wenn sich der Verbindungspunkt 74 auf Erdpotential befindet, so entwickelt der aus den Transistoren und 76 bestehende Inverter ein hohes Ausgangssignal

auf der Leitung 77, das zur Gate-Elektrode des Null- j *

schwellwert-Bauelements 81 übertragen wird. Dieses Potential wird auch an den die Transistoren 78 und enthaltenden Inverter angelegt. Dieses hohe Potential koppelt das Gate des Transistors 80 an Erde. Daher ist der Transistor 80 nicht leitend, während der Transistor 81 leitet, wobei die Schmelzsicherung

unterbrochen ist. Während des Betriebs des Speichers I

erreicht T₁. ein hohes Potential, wenn A₁. hoch ist.

Wenn andererseits A₁. hoch ist, so kommt T_n. auf einen niedrigen Wert, so daß T₁. nur auf einem niedrigen Wert ist, wenn A^ niedrig ist.

Wenn beim Programmieren A₅ auf einem hohen Wert ist, j

so ist der Transistor 69 leitend und sperrt den < „

Transistor 72. Nach dem Programmieren wird die Verbindungsstelle 74 über die Schmelzsicherung 71 permanent auf einem hohen Wert gehalten. Dadurch wird der Transistor 76 stets leitend gehalten und legt die Leitung 77 auf niedriges Potential. Der Ausgang der nächsten Inverterstufe ist auf einem hohen Potential, wodurch der Transistor 80 leitend wird«, Bei leitendem Transistor 80 folgt T₅ dem A₅ -Signal.

Bei einigen Speichern, insbesondere in RAM's, wird V nicht verwendet. In diesen Fällen wird im programmierbaren Puffer eine Inversionsstufe weniger verwendet. In Figur 4 nimmt wiederum ein Transistor 91 das "A"-Adressensignal und der Transistor 92 das "R"-Signal auf. Die Gate-Elektrode des Transistors wird wiederum über den Transistor 90 auf ein hohes

Potential gezogen, wenn weder der Transistor 91 noch der Transistor 92 leitend ist. Dadurch wird die Schmelzsicherung 93 ebenso wie die Schmelzsicherung 71 bei dem Ausführungsbeispiel gemäß Figur 3 unterbrochen. Wenn die Schmelzsicherung 93 in Figur unterbrochen ist,so wird der Verbindungspunkt über den Transistor 95 auf Erdpotential gelegt. Bei niedrigem Verbindungspunkt 101 ist der Transistor 99 gesperrt, und der Transistor 96 zieht die Gate-Elektrode des Transistors 98 auf hohes Potential, wodurch die Leitung 100 dem Signal A folgt. Wenn andererseits die Schmelzsicherung intakt ist, liegt der Verbindungspunkt 101 auf hohem Potential und läßt den Transistor 99 leitend werden. Das hohe Potential am Verbindungspunkt 101 macht auch den Transistor 97 leitend, wodurch die Gate-Elektrode des Transistors 98 an Erde gelegt und der Transistor 98 gesperrt wird. Die Leitung 101 folgt dann dem Signal A .

Es sei angenommen, daß eine fehlerhafte oder schadhafte Zeile der Matrix oder fehlerhafte Zellen entlang einer Zeile ermittelt wurden und daß die Adresse der Zeile durch binäre Einsen als Signale A₅ bis A₁₃ gebildet ist. Es sei ferner angenommen, daß die Redundanzzeile A programmiert werden soll, um die fehlerhafte Zeile zu ersetzen. A_y0 und Α_γ1 werden auf einen niedrigen Wert gebracht, wodurch R auf einen hohen Wert kommt, die Schmelzsicherung 31 unterbricht und ein Programmieren der Puffer 21 bis 23 ermöglicht. Alle programmierbaren Puffer 21 bis 23 (und die anderen Puffer für die Adressen A₇ bis A._) werden derart programmiert, daß ihre Ausgänge auf einem niedrigen Potential sind, wenn A₅ bis A^₃ auf einem hohen Wert sind. Im Falle des Puffers gemäß Figur 3 bedingt dies, daß das IV-Signal A₅ folgt, der Transistor 80 also leitend ist. Um den Transistor 80 leitend zu machen, muß, wie oben erwähnt, die Schmelzsicherung intakt bleiben. Dies wiederum bedeutet, daß während des Programmierens A_x. bis A₁₃ auf einem H-Wert bleiben, so daß die Schmelzsicherungen in den Puffern nicht unterbrochen werden.

Während des Programmierens jedes RedundanzdeJcodierers werden alle Adressenleitungen A₅ bis A^₃ zunächst auf dem hohen Wert gehalten, um ein Unterbrechen der Schmelzsicherung zu verhindern. Danach werden die Signale erforderlichenfalls einzeln abgesenkt, damit nur eine einzige Schmelzsicherung jeweils unterbrochen wird» Dies verhindert eine Beschädigung der Schaltung auf dem Chip durch übermäßigen Strom. Einfacher ausgedrückt, die Zeilenadressen werden von allen logischen Einsen in die Adresse der fehlerhaften Zeile geändert, und zwar jeweils unter Änderung eines Adressenbits.

Für jede Redundanzzeilenleitung, die verwendet werden

soll, wird die richtige Y-Adresse angelegt, um die Programmierung des dieser Zeilenleiturtcj zugeordneten Puffers zu ermöglichen. Danach wird mit der richtigen Y-Adresse die Instandsetzungssperrsicherung 55 unterbrochen, wodurch ein weiteres Programmieren verhindert wird.

Bei der zuvor beschriebenen Redundanzschaltung für einen Einzelehipspeicher werden keine zusätzlichen Stifte zum Programmieren der Redundanzschaltung benötigt, und die Programmierung kann stattfinden, sobald das Chip in die Halterung eingesetzt bzw. verkapselt ist. Nach der Beendigung der Programmierung ist die Programmierschaltung unwirksam gemacht, wodurch eine nachträgliche unbeabsichtigte Programmierung verhindert ist.

Claims

PATENTANWÄLTE ZEN2 & HE-CBERJ D :43i)O"E15SI5N J · AM RUHRSTEIN 1 · TEL.: (O2O1) 4126 Seite -'Τ- I 226 ■*, Patentansprüche

1.) Redundanzschaltung für einen Speicher, in welchem von ersten Adressensignalen ansteuerbare erste Leitungen und von zweiten Adressensignalen ansteuerbare zweite Leitungen

*" vorgesehen sind, dadurch gekenn -

zeichnet , daß zur Auswahl bzw. Ansteuerung von ersten Redundanzleitungen (10, 11) eine programmierbare Dekodiereinrichtung (21 ... 26, 15, 16) vorgesehen ist, die so angeordnet und programmiert ist, daß sie bestimmte erste Adressensignale (A₁. ... A,,, A₁- ... Α..-) zu erkennen vermag und bei Erkennen der bestimmten Ersten Adressensignale die ersten Redundanzleitungen (10, 11) auswählt, ν und daß eine von wenigstens einem Teil (A_yq, Ay,., AyQ, A-) \ der zweiten Adressensignale gesteuerte Auswahleinrichtung * (46, 47, 48) zur Auswahl der programmierbaren Dekodiereinrichtung während des Programmiervorgangs und zum Ausschal-

^-■ ten der Programmierung der Dekodiereinrichtung bei Empfang vorgegebener Signale vorgesehen ist.

2. Redundanzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Auswahleinrichtung (48) so ausgebildet ist, daß sie bei Eingang der vorgegebenen Signale (Α_γ0, Ay^) eine Schmelzsicherung (55) durchbrennt.

3. Redundanzschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das vorgegebene Signal eine vorgegebene zweite Adresse (Α_γ0, A ^) ist.

4. Redundanzschaltung nach einem der Ansprüche 1 bis 3, t* Z/ko.

dadurch gekennzeichnet, daß die Dekodiereinrichtung (21 ... 26, 15, 16) mehrere selektiv durchbrennbare Polysiliziumsicherungen (71, 31) enthält.

5. Redundanzschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Dekodiereinrichtung (21 ... 26, 15, 16) so angeordnet ist, daß in Abhängigkeit vom Leitungszustand der Polysiliziumsicherungen (71) entweder ein wahres erstes Adressensignal (A₁.) oder das Komplement (A₁-) dieses ersten Adressensignals auswählbar ist.

6. Redundanzschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Anordnung (37) zum Aussondern einer fehlerhaften Redundanzleitung (10, 11) vorgesehen ist.

7. Redundanzschaltung für einen Speicher, der mehrere erste Adressensignale aufnehmende Matrixdekodierer und mehrere von den Matrixdekodierern ansteuerbare Matrixleitungen enthält, dadurch gekennzeichnet, daß mehrere Redundanzdekodierer (15, 16) zur Auswahl bzw. Ansteuerung von Redundanzleitungen (10, 11) derart mit den Matrixdekodierern (17, 18) gekoppelt sind, daß sie die Ansteuerung der Matrixleitungen (12, 13) bei Auswahl bzw. Ansteuerung einer der Redundanzleitungen (10, 11) verhindern, daß den Redundanzdekodierern (15, 16) programmierbare Torschaltungen (21 ... 26) vorgeschaltet sind, die eingangsseitig die ersten Adressen— signale (A₅... A^^ > A₅ ... A^) aufnehmen und zum Programmieren vorgegebene erste Adressensignale an die Redundanzdekodierer (15, 16) anlegen, daß ferner eine zweite Adressensignale (Α_γ0, Α_γ., A_YQ) aufnehmende Auswahleinrichtung (46, 47) zur selektiven Ansteuerung der Torschaltungen (21 ... 26) während deren Programmierung vorgesehen ist und daß eine Sperrschaltung (48,

53 ... 59) in Abhängigkeit von vorgegebenen zweiten Adressensignalen (Α_γ0, Α_γ^) betätigbar und mit den Torschaltungen (21 ... 26) derart verbunden ist, daß deren Programmierung nach Eingang der vorgegebenen zweiten Adressensignale gesperrt ist.

8. Redundanzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Torschaltungen (21 ... 26) selektiv zerstörbare Polysiliziumsicherungen (71; 93) enthalten.

9. Redundanzschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Auswahl von wahren (A-, A) und komplementären (aT> A ) ersten Adressensignalen (A₁- ... A₁-J, ÄZ" ... A₁-.)- in Abhängigkeit vom Leitungs- bzw. Zerstörungszustand der Polysiliziumsicherungen gesteuert ist.

10. Redundanzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Sperrschaltung (48, 53 ... 59) eine Polysiliziumsicherung (55) enthält, die zur Verhinderung einer weiteren Programmierung zerstört wird.

11. Redundanzschaltung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß eine Einrichtung (37) zum Ausschalten einer fehlerhaften Redundanzleitung (10, 11) vorgesehen ist.