JPS58140649A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPS58140649A JPS58140649A JP57023309A JP2330982A JPS58140649A JP S58140649 A JPS58140649 A JP S58140649A JP 57023309 A JP57023309 A JP 57023309A JP 2330982 A JP2330982 A JP 2330982A JP S58140649 A JPS58140649 A JP S58140649A
- Authority
- JP
- Japan
- Prior art keywords
- vcc
- output
- point
- vth
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1) 発明のgt術分野
本発明は電圧検出回路に関し、特に電源の投せ
入時に内部回路を自動リセットさがる場合に用いられる
′に擁立上り検出回路に関する。
′に擁立上り検出回路に関する。
(2) 技術の背景
1子4111器の動作にあたっては、電子機器を構成す
る+IIA能ブロックt−富に初期状態にリセットして
から正常動作を行わせている。このため各機能ブロック
には、電源電圧が所にの電圧まで到達する直後の時間内
に内部回路をリセットする丸めの信号入力端子を備え、
一方、電源電圧が所定の電圧まで到達するまでの時間内
にリセットパルスを出力する電源立上り検出回路を付加
させている。
る+IIA能ブロックt−富に初期状態にリセットして
から正常動作を行わせている。このため各機能ブロック
には、電源電圧が所にの電圧まで到達する直後の時間内
に内部回路をリセットする丸めの信号入力端子を備え、
一方、電源電圧が所定の電圧まで到達するまでの時間内
にリセットパルスを出力する電源立上り検出回路を付加
させている。
この樵の電源立上シ検出回路は、通常キャパシタと
を抵抗からなる積分回路を利用したものが多い。
最近では、集積回路の進展によって、この電源立上り検
出回路を集積回路内に内戚させるようになってきており
、集積回路自体が自動リセットを行なっている。これは
檀々の用途に多用逼れている所のマイクロプロセッサに
おいても一般化しており、電源立上り検出回路も檀々の
形態が考えら1裏 り段を用いて増幅する形式のものである。 ゛(3)
従来技術と問題点 従来の電源立上シ検出回路の代表例は第1図に示される
如きもので、キャパシタ、抵抗ならびにNチャンネルM
O日トランジスタTR1からなる直列回路1.2段の相
補形MO8イ/バータ段よりなる増幅1!j12、NO
Rの7リツプフロツプよりなる出力IR3から構成され
ている。図中、Pチャンネルトランジスタは簡単のため
太実線にて表示している。
出回路を集積回路内に内戚させるようになってきており
、集積回路自体が自動リセットを行なっている。これは
檀々の用途に多用逼れている所のマイクロプロセッサに
おいても一般化しており、電源立上り検出回路も檀々の
形態が考えら1裏 り段を用いて増幅する形式のものである。 ゛(3)
従来技術と問題点 従来の電源立上シ検出回路の代表例は第1図に示される
如きもので、キャパシタ、抵抗ならびにNチャンネルM
O日トランジスタTR1からなる直列回路1.2段の相
補形MO8イ/バータ段よりなる増幅1!j12、NO
Rの7リツプフロツプよりなる出力IR3から構成され
ている。図中、Pチャンネルトランジスタは簡単のため
太実線にて表示している。
この回路の動作を、第2図を参照して説明すると、この
回路t′含めて全体に印加される電源電圧’l’Qo
が時間経過と共に図示の通り保々に上昇したとすると
、この電圧上昇はキャパシターを介してA点の1圧レベ
ル上昇をもたらす。B点電位もA点電位に同じく上昇す
るが、トランジスタTRIの閾値電圧(約IV)でクラ
γブされる。PチャンネルトランジスタTR2とNチャ
ンネルトランジスタTR3のCMOSインバータは、V
Oc/ 2のn4 II電圧を有するから、vCC/
2のラインが、A点とB点のクランプレベルに至るまで
は、トランジスタTR3がONL、以後はトランジスタ
TR2がOIL、0点での出力はvccの上昇に追随す
る。0点出力の立上りによってトランジスタTR5はO
Nし、D点出力は立下る。
回路t′含めて全体に印加される電源電圧’l’Qo
が時間経過と共に図示の通り保々に上昇したとすると
、この電圧上昇はキャパシターを介してA点の1圧レベ
ル上昇をもたらす。B点電位もA点電位に同じく上昇す
るが、トランジスタTRIの閾値電圧(約IV)でクラ
γブされる。PチャンネルトランジスタTR2とNチャ
ンネルトランジスタTR3のCMOSインバータは、V
Oc/ 2のn4 II電圧を有するから、vCC/
2のラインが、A点とB点のクランプレベルに至るまで
は、トランジスタTR3がONL、以後はトランジスタ
TR2がOIL、0点での出力はvccの上昇に追随す
る。0点出力の立上りによってトランジスタTR5はO
Nし、D点出力は立下る。
上記回路では、A点電圧は約IVにクランプされ、よっ
てD点出力は高々2vである。尚、トランジスタの閾値
電圧は実際上は(18Vであり、従って、D点出力は実
際上はL6Vであるに過ぎない。D点出力のレベルが比
較的低いので、フリップフロップ3の動作が確実に行わ
れ暖い問題がある0 この問題を解決するためには、A点でのクランプ電位を
高めればよく、トランジスタTRIの閾値のみ高めれば
よいのであるが、電源電圧が安冗した後もA点電位は保
持されるから、A点電位を増大させ九だけでは、CMO
SインバータのPチャンネル両トランジスタを共にON
することになり、直流電流が流れる結果となる。
てD点出力は高々2vである。尚、トランジスタの閾値
電圧は実際上は(18Vであり、従って、D点出力は実
際上はL6Vであるに過ぎない。D点出力のレベルが比
較的低いので、フリップフロップ3の動作が確実に行わ
れ暖い問題がある0 この問題を解決するためには、A点でのクランプ電位を
高めればよく、トランジスタTRIの閾値のみ高めれば
よいのであるが、電源電圧が安冗した後もA点電位は保
持されるから、A点電位を増大させ九だけでは、CMO
SインバータのPチャンネル両トランジスタを共にON
することになり、直流電流が流れる結果となる。
(4) 発明の目的
本発明は上記従来の゛−電源立上検出回路における誤出
力の可能性を一段と低め、これによりgに正常動作を行
わせ得る電源立上り検出回路を提供せんとするものであ
る。
力の可能性を一段と低め、これによりgに正常動作を行
わせ得る電源立上り検出回路を提供せんとするものであ
る。
本発明では、また、第1図に例示される直列回路1のグ
ランプ電圧を高めることなく、インバータ段2の出力を
高め得る電源立上り検出回路を提供せんとするものであ
る。
ランプ電圧を高めることなく、インバータ段2の出力を
高め得る電源立上り検出回路を提供せんとするものであ
る。
(5) 発明の構成
上記の目的は、本発明によれば゛嵯源電位の変化に追随
する電位・噴出回路、電位検出回路の出力に上り駆動さ
れる相補形トランジスタ対よりなる第1のインバータ段
、第1のインバータ段と電源端子間に直袈俊絖した開直
素子、第1のインバータ段出力によシ駆動される相補形
トランジスタ対よりなる第2のインバータ段よシなるこ
とを特徴とする電圧検出回路とすることにより達成され
る。
する電位・噴出回路、電位検出回路の出力に上り駆動さ
れる相補形トランジスタ対よりなる第1のインバータ段
、第1のインバータ段と電源端子間に直袈俊絖した開直
素子、第1のインバータ段出力によシ駆動される相補形
トランジスタ対よりなる第2のインバータ段よシなるこ
とを特徴とする電圧検出回路とすることにより達成され
る。
(6) 発明の実施例
第3図は本発明の実施例になる電源立上り電圧検出回路
の回路図でおって、第1図と同一の参照数字は、第1図
と同−吻を示している。本実施例では、インバータ段2
の入力段にある0M0日インバータのPチャンネルトラ
ンジスタTR2とVcc 端子間に、1jIil値素子
としてのPチャンネルトランジスタTR6が直列接続し
である。
の回路図でおって、第1図と同一の参照数字は、第1図
と同−吻を示している。本実施例では、インバータ段2
の入力段にある0M0日インバータのPチャンネルトラ
ンジスタTR2とVcc 端子間に、1jIil値素子
としてのPチャンネルトランジスタTR6が直列接続し
である。
第1図を参照して本実施例の回路動作を説明すると、電
源電圧VOQ の立上りによって、A点電位は、(a
)図の如く上昇する。トランジスタTR6の介挿によっ
て、トランジスタTft2とTR3の両趨子間電圧は、
(Vca −vth ) テ6ッテ、(b)図に示され
る通りである。vth はトランジスタTR6の閾値
電圧で約14(実際上は(18V)である。従って、ト
ランジスタTR2とTI(3のCMOSインバータの閾
値はCVcc Vth)/2であって、(b)図の如
くである。A点とB点の電位は、トランジスタTR1で
クランプされた値(約IV)にとどまッテイるから、(
Vcc vth)/2ラインと交叉する以前はトラン
ジスタTR3がONし0点出力は(0)図の通り接地電
位にあり、(Vcc−vth)/2 が、点Bの電位よ
り増大するとき、トランジスタTR2がONする。TR
2のONによ90点出力は(d)図の如く約3v(実験
上では2..6〜2.4V)から接地電位に低下する。
源電圧VOQ の立上りによって、A点電位は、(a
)図の如く上昇する。トランジスタTR6の介挿によっ
て、トランジスタTft2とTR3の両趨子間電圧は、
(Vca −vth ) テ6ッテ、(b)図に示され
る通りである。vth はトランジスタTR6の閾値
電圧で約14(実際上は(18V)である。従って、ト
ランジスタTR2とTI(3のCMOSインバータの閾
値はCVcc Vth)/2であって、(b)図の如
くである。A点とB点の電位は、トランジスタTR1で
クランプされた値(約IV)にとどまッテイるから、(
Vcc vth)/2ラインと交叉する以前はトラン
ジスタTR3がONし0点出力は(0)図の通り接地電
位にあり、(Vcc−vth)/2 が、点Bの電位よ
り増大するとき、トランジスタTR2がONする。TR
2のONによ90点出力は(d)図の如く約3v(実験
上では2..6〜2.4V)から接地電位に低下する。
上記の実施例では、1−値素子としてのPチャンネルト
ランジスタTR6を用いたが、これは他の閾値素子、例
えばダイオード、シ望ットキーダイオードに代えること
ができ、また素子数は1素子に限らず1俵叔設けてもよ
い。但し、VCCが所定電位まで達した後にD点出力が
立上ることになると、素子全体として動作しうる電源′
電圧範囲の丁限を高くするおそれがある。
ランジスタTR6を用いたが、これは他の閾値素子、例
えばダイオード、シ望ットキーダイオードに代えること
ができ、また素子数は1素子に限らず1俵叔設けてもよ
い。但し、VCCが所定電位まで達した後にD点出力が
立上ることになると、素子全体として動作しうる電源′
電圧範囲の丁限を高くするおそれがある。
(7) 発明の効果
以上述べた嫌に、本発明では電源立上り検出回路におけ
る最初のインバータ波負荷に閾値素子を介挿したので、
当該インバータ出力の立上りを遅延でさ、次段インバー
タの出力を所望の比較的高レベルから嶺地まで急峻に立
上げることができる。従って、電源立上り検出回路の出
力は一層確爽なものとすることができ、請用慎器の回路
動作の光全を期すことができるものである。
る最初のインバータ波負荷に閾値素子を介挿したので、
当該インバータ出力の立上りを遅延でさ、次段インバー
タの出力を所望の比較的高レベルから嶺地まで急峻に立
上げることができる。従って、電源立上り検出回路の出
力は一層確爽なものとすることができ、請用慎器の回路
動作の光全を期すことができるものである。
第1図は従来の電源立上り検出回路の回路図、第2図は
5g1図の回路の各部位における電圧変化を示す夕、イ
ムチャート、第3図は本発明の実施例になる電源立上り
検出回路の回路図、第4図は第3図の回路の各部位にお
ける電圧変化を示すタイムチャートである。
5g1図の回路の各部位における電圧変化を示す夕、イ
ムチャート、第3図は本発明の実施例になる電源立上り
検出回路の回路図、第4図は第3図の回路の各部位にお
ける電圧変化を示すタイムチャートである。
Claims (1)
- 【特許請求の範囲】 電源電位の変化に追随する電位検出回路、電位検出回路
の出力により駆動される相補形トランジスタ対よりなる
第1のインバータ段、第1のインバータ段と電源端子間
に直列接続した閾値素子。 第1のインバータ段出力により駆動される相補形トラン
ジスタ対よりなる第2のインバータ段よりなることを待
機とする゛電圧検出回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57023309A JPS58140649A (ja) | 1982-02-16 | 1982-02-16 | 電圧検出回路 |
IE320/83A IE54074B1 (en) | 1982-02-16 | 1983-02-16 | Souece voltage build up detecting circiut |
EP83300786A EP0086671B1 (en) | 1982-02-16 | 1983-02-16 | Source voltage build-up detecting circuit |
DE8383300786T DE3365050D1 (en) | 1982-02-16 | 1983-02-16 | Source voltage build-up detecting circuit |
US06/467,075 US4558233A (en) | 1982-02-16 | 1983-02-16 | CMOS power-on reset pulse generating circuit with extended reset pulse duration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57023309A JPS58140649A (ja) | 1982-02-16 | 1982-02-16 | 電圧検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58140649A true JPS58140649A (ja) | 1983-08-20 |
Family
ID=12106987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57023309A Pending JPS58140649A (ja) | 1982-02-16 | 1982-02-16 | 電圧検出回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4558233A (ja) |
EP (1) | EP0086671B1 (ja) |
JP (1) | JPS58140649A (ja) |
DE (1) | DE3365050D1 (ja) |
IE (1) | IE54074B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60212028A (ja) * | 1984-04-05 | 1985-10-24 | Mitsubishi Electric Corp | リセツト回路 |
US4633107A (en) * | 1984-11-20 | 1986-12-30 | Harris Corporation | CMOS power-up reset circuit for gate arrays and standard cells |
US4634904A (en) * | 1985-04-03 | 1987-01-06 | Lsi Logic Corporation | CMOS power-on reset circuit |
GB2176959B (en) * | 1985-06-18 | 1989-07-19 | Motorola Inc | Cmos power-on detection circuit |
US4746822A (en) * | 1986-03-20 | 1988-05-24 | Xilinx, Inc. | CMOS power-on reset circuit |
JP2557411B2 (ja) * | 1986-10-01 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
EP0342735B1 (en) * | 1988-05-16 | 1993-03-31 | Koninklijke Philips Electronics N.V. | Circuit for generating a pulse-shaped signal |
JPH025610A (ja) * | 1988-06-24 | 1990-01-10 | Toshiba Corp | 出力回路 |
EP0351157B1 (en) * | 1988-07-12 | 1995-11-22 | Sony Corporation | Semiconductor integrated circuits |
US5030845A (en) * | 1989-10-02 | 1991-07-09 | Texas Instruments Incorporated | Power-up pulse generator circuit |
US5115146A (en) * | 1990-08-17 | 1992-05-19 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit for controlling test mode entry |
US5065045A (en) * | 1990-10-04 | 1991-11-12 | Atmel Corporation | Multistage offset-cancelled voltage comparator |
US5349586A (en) * | 1990-10-17 | 1994-09-20 | Nec Corporation | Stand by control circuit |
US5111067A (en) * | 1991-04-29 | 1992-05-05 | Intel Corporation | Power up reset circuit |
US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
JP3277410B2 (ja) * | 1993-06-25 | 2002-04-22 | ソニー株式会社 | パワーオンリセット回路 |
KR960003529B1 (ko) * | 1993-07-08 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리 장치의 칩 초기화 신호 발생회로 |
US5446403A (en) * | 1994-02-04 | 1995-08-29 | Zenith Data Systems Corporation | Power on reset signal circuit with clock inhibit and delayed reset |
US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
US5801561A (en) * | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
US5907589A (en) * | 1997-04-10 | 1999-05-25 | Motorola, Inc. | GHZ range frequency divider in CMOS |
JP4084918B2 (ja) * | 2000-11-06 | 2008-04-30 | 富士通株式会社 | 選択信号生成回路、バス選択回路及び半導体記憶装置 |
US6744291B2 (en) | 2002-08-30 | 2004-06-01 | Atmel Corporation | Power-on reset circuit |
TWI421518B (zh) * | 2011-06-20 | 2014-01-01 | Univ Nat Sun Yat Sen | 門檻電壓偵測電路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326175A (en) * | 1976-08-23 | 1978-03-10 | Seiko Instr & Electronics Ltd | Electronic watch |
JPS5460849A (en) * | 1977-10-25 | 1979-05-16 | Fujitsu Ltd | Power-on reset circuit |
JPS56108120A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Automatic clearing circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5179540A (en) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | Dengentonyugono shokijotaisetsuteikairo |
US4013902A (en) * | 1975-08-06 | 1977-03-22 | Honeywell Inc. | Initial reset signal generator and low voltage detector |
JPS5931083B2 (ja) * | 1975-09-19 | 1984-07-31 | セイコーエプソン株式会社 | 半導体集積回路 |
US4140930A (en) * | 1976-07-30 | 1979-02-20 | Sharp Kabushiki Kaisha | Voltage detection circuit composed of at least two MOS transistors |
US4322639A (en) * | 1976-08-26 | 1982-03-30 | Hitachi, Ltd. | Voltage detection circuit |
JPS5373340A (en) * | 1976-12-11 | 1978-06-29 | Toshiba Corp | Abnormal voltage detection circuit |
JPS5951177B2 (ja) * | 1977-03-12 | 1984-12-12 | 日本電気株式会社 | オ−トクリア信号発生回路 |
US4300065A (en) * | 1979-07-02 | 1981-11-10 | Motorola, Inc. | Power on reset circuit |
GB2059707A (en) * | 1979-08-23 | 1981-04-23 | English Electric Co Ltd | Power-on reset circuit |
US4405871A (en) * | 1980-05-01 | 1983-09-20 | National Semiconductor Corporation | CMOS Reset circuit |
US4409501A (en) * | 1981-07-20 | 1983-10-11 | Motorola Inc. | Power-on reset circuit |
-
1982
- 1982-02-16 JP JP57023309A patent/JPS58140649A/ja active Pending
-
1983
- 1983-02-16 IE IE320/83A patent/IE54074B1/en not_active IP Right Cessation
- 1983-02-16 EP EP83300786A patent/EP0086671B1/en not_active Expired
- 1983-02-16 US US06/467,075 patent/US4558233A/en not_active Expired - Fee Related
- 1983-02-16 DE DE8383300786T patent/DE3365050D1/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326175A (en) * | 1976-08-23 | 1978-03-10 | Seiko Instr & Electronics Ltd | Electronic watch |
JPS5460849A (en) * | 1977-10-25 | 1979-05-16 | Fujitsu Ltd | Power-on reset circuit |
JPS56108120A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Automatic clearing circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
Also Published As
Publication number | Publication date |
---|---|
DE3365050D1 (en) | 1986-09-11 |
IE830320L (en) | 1983-08-16 |
US4558233A (en) | 1985-12-10 |
EP0086671A1 (en) | 1983-08-24 |
EP0086671B1 (en) | 1986-08-06 |
IE54074B1 (en) | 1989-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58140649A (ja) | 電圧検出回路 | |
US6229352B1 (en) | Power level detection circuit | |
US6160431A (en) | Power-on reset circuit for dual supply voltages | |
JPS60182219A (ja) | 半導体装置 | |
JPS6323417A (ja) | Cmosパワ−オンリセツト回路 | |
JPS61222318A (ja) | パワ−オンリセツト回路 | |
JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
JPH0316648B2 (ja) | ||
JP2803448B2 (ja) | 出力回路 | |
JP2970054B2 (ja) | Dc−dcコンバータ | |
JPS5842658B2 (ja) | レベルヘンカンカイロノ ホゴカイロ | |
JPS5854875A (ja) | インバ−タ回路 | |
JPH03248619A (ja) | 半導体出力回路 | |
JP2608368B2 (ja) | 電子装置 | |
JP2690554B2 (ja) | 半導体記憶装置 | |
JPH02137506A (ja) | ショック音防止回路 | |
JP2528977Y2 (ja) | 半導体集積回路 | |
JPH05315902A (ja) | Eclラッチ回路 | |
JPS61150515A (ja) | 半導体集積回路 | |
JPH07202662A (ja) | パワーオンリセット回路 | |
KR930002079Y1 (ko) | 부트 스트랩핑 데이타 출력 회로 | |
JP2934265B2 (ja) | 相補型mos出力回路 | |
JPH02254811A (ja) | リセツト回路 | |
JPH04237214A (ja) | クロックドインバータ | |
JPH04168804A (ja) | リセット付きdタイプラッチ回路 |