JPS5854875A - インバ−タ回路 - Google Patents
インバ−タ回路Info
- Publication number
- JPS5854875A JPS5854875A JP56154349A JP15434981A JPS5854875A JP S5854875 A JPS5854875 A JP S5854875A JP 56154349 A JP56154349 A JP 56154349A JP 15434981 A JP15434981 A JP 15434981A JP S5854875 A JPS5854875 A JP S5854875A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- node
- input
- noises
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８Ｆ Ｅ Ｔを用いた回路に関する。
以下は説明の便宜上Ｎチャンネル型ＭＯ８ＦＥＴを例に
述べる。
述べる。
第１図に従来型のプートストラップ回路を示す。
第２図は通常の動作波形を示す。入力端子ＩＮ１にパル
スが入力されるとトランジスタＱ１３．Ｑ１５がＯＦＦ
ｌ、１節点Ｎ１３が上昇しＱ１４をＯＮせしめ節点０
ＵＴＩが上昇する。０ＵＴＩの上昇は帰還容量Ｃ１ｌを
介して節点Ｎ１２・Ｎ１３上昇せしめる０Ｎ１２１ Ｎ
１３の上昇は０ＵＴ１を上昇させる。この動作は０ＵＴ
Ｉが電源電圧に上昇するまで続く。
スが入力されるとトランジスタＱ１３．Ｑ１５がＯＦＦ
ｌ、１節点Ｎ１３が上昇しＱ１４をＯＮせしめ節点０
ＵＴＩが上昇する。０ＵＴＩの上昇は帰還容量Ｃ１ｌを
介して節点Ｎ１２・Ｎ１３上昇せしめる０Ｎ１２１ Ｎ
１３の上昇は０ＵＴ１を上昇させる。この動作は０ＵＴ
Ｉが電源電圧に上昇するまで続く。
従来型のプートストラップ回路の入力に微小力パルスが
入力された時の動作を第３図に示す。節点０ＵＴ１は抵
抗Ｒ１によシミ源しベルに保持されている。節点Ｎ１２
＋ Ｎ１３は時間の経過と共にＰＮ接合リーク等で低
下してゆき、最終的には電源電圧よりＱ１□のしきい値
（ＶＴ）１段落ちのレベルになる。この状態で微小ノイ
ズが入力されるとＱ１３゜Ｑい５が一時的に導通しＮ１
２．Ｎ１３，０ＵＴ１０レベルを低下させる。ノイズの
影響で節点０ＵＴ１の電位が電源電圧よ、りＱｌｌ及び
Ｑ１４のしきい値２段分低下したレベルになシ、この時
に入力のノイズが消滅するとこの状態ではＱ１４はＯＦ
’ＦＩ、たままであシ節点０ＵＴＩの電位は上昇しない
。従ってＣ１ｌによる容量性帰還がかからないことにな
り節点０ＵＴＩにしきい値２段落ちのレベルのままであ
る。
入力された時の動作を第３図に示す。節点０ＵＴ１は抵
抗Ｒ１によシミ源しベルに保持されている。節点Ｎ１２
＋ Ｎ１３は時間の経過と共にＰＮ接合リーク等で低
下してゆき、最終的には電源電圧よりＱ１□のしきい値
（ＶＴ）１段落ちのレベルになる。この状態で微小ノイ
ズが入力されるとＱ１３゜Ｑい５が一時的に導通しＮ１
２．Ｎ１３，０ＵＴ１０レベルを低下させる。ノイズの
影響で節点０ＵＴ１の電位が電源電圧よ、りＱｌｌ及び
Ｑ１４のしきい値２段分低下したレベルになシ、この時
に入力のノイズが消滅するとこの状態ではＱ１４はＯＦ
’ＦＩ、たままであシ節点０ＵＴＩの電位は上昇しない
。従ってＣ１ｌによる容量性帰還がかからないことにな
り節点０ＵＴＩにしきい値２段落ちのレベルのままであ
る。
節点０ＵＴＩと電源間に接続される抵抗Ｒ１は節点ＯＵ
Ｔ １を電源電圧まで上昇さすべく機能するが。
Ｔ １を電源電圧まで上昇さすべく機能するが。
一般に消費電力の関係からＲ１の抵抗値は大きくするの
が普通で節点０ＵＴｌのリーク電流を補償する程度であ
シ、節点０ＵＴＩの電位上昇には短い時間では寄与しな
い。
が普通で節点０ＵＴｌのリーク電流を補償する程度であ
シ、節点０ＵＴＩの電位上昇には短い時間では寄与しな
い。
本発明のＭＯＳＦＥＴを用いた容量性帰還回路（以下プ
ートストラップ回路と呼ぶ。）において、入力の微小な
ノイズによ多出力のレベルの低下が起り、入力ノイズが
消滅した後においては出力のレベルがノイズが入力する
前のレベルに回復する様に工夫したものである。
ートストラップ回路と呼ぶ。）において、入力の微小な
ノイズによ多出力のレベルの低下が起り、入力ノイズが
消滅した後においては出力のレベルがノイズが入力する
前のレベルに回復する様に工夫したものである。
本発明によればブートストシップを用いたＭＯ８ＦＥＴ
インバータ回路において、帰還に用いルコンデンサの一
方の端子はブートストラップが機能した後には電源電圧
以上の電位になり、他方の端子は電源と同じ電位となる
が電源以上の電位の維持をパルス発生器とコンデンサと
ＭＯＳＦＥＴ （あるいはダイオード）によ多構成され
る整流回路の３つよ如なる電位保持回路で行い、さらに
プートストラップ機能を停止する様なパルスが入力され
た時にはまず第１にコンデンサの電源と同じ電位の端子
を接地レベルに向わせ、一定時間後にもう一方の電源以
上の電位を有する端子を接地レベルに向わせる様な回路
構成を有するインバータ回路が得られる。
インバータ回路において、帰還に用いルコンデンサの一
方の端子はブートストラップが機能した後には電源電圧
以上の電位になり、他方の端子は電源と同じ電位となる
が電源以上の電位の維持をパルス発生器とコンデンサと
ＭＯＳＦＥＴ （あるいはダイオード）によ多構成され
る整流回路の３つよ如なる電位保持回路で行い、さらに
プートストラップ機能を停止する様なパルスが入力され
た時にはまず第１にコンデンサの電源と同じ電位の端子
を接地レベルに向わせ、一定時間後にもう一方の電源以
上の電位を有する端子を接地レベルに向わせる様な回路
構成を有するインバータ回路が得られる。
第４図に本発明の一回路例を示す。第５図は第４図の動
作波形である。
作波形である。
以下に第４図の動作を説明する。入力端子ＩＮ２に微小
ノイズが入力されると１節点Ｎ２３は入力ノイズに対応
したパルスが発生し節点ＯＵＴ ２の電位を低下させる
。しかしながら節点Ｎ２゜はゲート端子が節点０ＵＴ２
に接続されたトランジスタＱ２５によシレベルが抑えら
れておシ、節点０ＵＴ２の電位が十分に低下しなければ
節点Ｎ２２の電位は上昇しない。したがって節点Ｎ２Ｂ
＋ Ｎ２６の電位は低下しない。さらに節点Ｎ２５
＋ Ｎ２６の電位はトランジスタＱ２１ ＋ Ｑ２２
ｓコンデンサＣ２２及びパルス発生器１１で構成された
電位保持回路で０２１による容量性帰還により上昇した
電源電圧以上の電位を保持する様に接続されている。こ
お様に構成することによシ帰還容量の両電極が接続され
る節点Ｎ２５と０ＵＴ２の電位関係は必ずＮ２５の電位
が０ＵＴ２の電位よシも高いことがｓ６らゆる入力ノイ
ズの状態゛において保証され。
ノイズが入力されると１節点Ｎ２３は入力ノイズに対応
したパルスが発生し節点ＯＵＴ ２の電位を低下させる
。しかしながら節点Ｎ２゜はゲート端子が節点０ＵＴ２
に接続されたトランジスタＱ２５によシレベルが抑えら
れておシ、節点０ＵＴ２の電位が十分に低下しなければ
節点Ｎ２２の電位は上昇しない。したがって節点Ｎ２Ｂ
＋ Ｎ２６の電位は低下しない。さらに節点Ｎ２５
＋ Ｎ２６の電位はトランジスタＱ２１ ＋ Ｑ２２
ｓコンデンサＣ２２及びパルス発生器１１で構成された
電位保持回路で０２１による容量性帰還により上昇した
電源電圧以上の電位を保持する様に接続されている。こ
お様に構成することによシ帰還容量の両電極が接続され
る節点Ｎ２５と０ＵＴ２の電位関係は必ずＮ２５の電位
が０ＵＴ２の電位よシも高いことがｓ６らゆる入力ノイ
ズの状態゛において保証され。
あらゆるノイズ入力に対してもブートストラップ機能は
失われない。すなわち本発明によれば出力端子節点０Ｕ
Ｔ２の電位の低下は、入力ノイズが発生した時のみ起如
、入力ノイズが消滅した時にはプートストラップ機能が
失われていないことによシ速かに電源と同電位まで回復
する。なお、第４図中の遅延回路１２（Ｄｅｌａｙ）は
１節点０ＵＴ２（７）電位ｆｉ！低下した一定時間後に
節点Ｎ２２を上昇せしめることを意図したもので、ブー
トストラップ動作の保証をよシ確実にしようとしたもの
である。トランジスタの寸法を適切に選らべば遅延回路
１２がなくてもプートストラップ動作が保証されること
は云うまでもな５− い。次に、電位保持回路の動作を説明する。第４図の回
路を用いて説明する。第４図では、パルス発生器とＣ２
２及びＱ２１ ＋ Ｑ２２で電位保持回路が構成される
。まずパルス発生器の出力がＬＯＷレベルの時は１節点
Ｎ２４は電源よりＱ２１のしきい値一段落ちのレベルで
ある。次にパルス発生器の出力−１ｔｌＬＯＷからＨＩ
ＧＨレベルへ変化した時、この変化はコンデンサＣ２２
を介して節点Ｎ２４に伝達されＮ２４の電位を電源電圧
以上に押し上げる。この時にプートストラップ機能によ
シミ源電圧以上に押し上げられた節点Ｎ２５の電位がリ
ーク電流等により低下しておれはトランジスタＱ２２を
介して節点Ｎ２４の電荷が節点Ｎ２５に伝達され節点Ｎ
２δは１節点Ｎ２４よ’） Ｑ２２のしきい値一段分低
下した電位にまで持ち上げられる。この動作を繰シ返す
ことにより、プートストラップ機能にょシミ源電圧以上
に持ち上げられた節点Ｎ２５の電位は電源電圧以上′を
維持できる。
失われない。すなわち本発明によれば出力端子節点０Ｕ
Ｔ２の電位の低下は、入力ノイズが発生した時のみ起如
、入力ノイズが消滅した時にはプートストラップ機能が
失われていないことによシ速かに電源と同電位まで回復
する。なお、第４図中の遅延回路１２（Ｄｅｌａｙ）は
１節点０ＵＴ２（７）電位ｆｉ！低下した一定時間後に
節点Ｎ２２を上昇せしめることを意図したもので、ブー
トストラップ動作の保証をよシ確実にしようとしたもの
である。トランジスタの寸法を適切に選らべば遅延回路
１２がなくてもプートストラップ動作が保証されること
は云うまでもな５− い。次に、電位保持回路の動作を説明する。第４図の回
路を用いて説明する。第４図では、パルス発生器とＣ２
２及びＱ２１ ＋ Ｑ２２で電位保持回路が構成される
。まずパルス発生器の出力がＬＯＷレベルの時は１節点
Ｎ２４は電源よりＱ２１のしきい値一段落ちのレベルで
ある。次にパルス発生器の出力−１ｔｌＬＯＷからＨＩ
ＧＨレベルへ変化した時、この変化はコンデンサＣ２２
を介して節点Ｎ２４に伝達されＮ２４の電位を電源電圧
以上に押し上げる。この時にプートストラップ機能によ
シミ源電圧以上に押し上げられた節点Ｎ２５の電位がリ
ーク電流等により低下しておれはトランジスタＱ２２を
介して節点Ｎ２４の電荷が節点Ｎ２５に伝達され節点Ｎ
２δは１節点Ｎ２４よ’） Ｑ２２のしきい値一段分低
下した電位にまで持ち上げられる。この動作を繰シ返す
ことにより、プートストラップ機能にょシミ源電圧以上
に持ち上げられた節点Ｎ２５の電位は電源電圧以上′を
維持できる。
第６図に本発明の他の実施例を示す。第６図はエンハン
スメント形ＭＯ８ＦＥＴを用いたもので動６− 作は第５図と同様である。
スメント形ＭＯ８ＦＥＴを用いたもので動６− 作は第５図と同様である。
第１図は従来型のプートストラップを用いたインバータ
回路を示す図、第２図は第１図の動作を説明するための
波形図、第３図は第１図の回路にノイズが入力された時
の動作波形図、第４図は本発明の一実施例を示す回路図
、第５図は第４図の回路の動作波形図、第６図は本発明
の他の実施例を示す回路図である。 Ｑｏ〜Ｑ３２・・・・・・ＭＯＳＦＥＴ、Ｃ１１，Ｃ２
１，Ｃ２２・・・・・・コンデンサ。 ７− −１ ＜ 丁＞）＋汲ＫＭ（２１”ＦＥＴ第１区 第２図 第３Ｍ 第５図 第６閏
回路を示す図、第２図は第１図の動作を説明するための
波形図、第３図は第１図の回路にノイズが入力された時
の動作波形図、第４図は本発明の一実施例を示す回路図
、第５図は第４図の回路の動作波形図、第６図は本発明
の他の実施例を示す回路図である。 Ｑｏ〜Ｑ３２・・・・・・ＭＯＳＦＥＴ、Ｃ１１，Ｃ２
１，Ｃ２２・・・・・・コンデンサ。 ７− −１ ＜ 丁＞）＋汲ＫＭ（２１”ＦＥＴ第１区 第２図 第３Ｍ 第５図 第６閏
Claims (1)
- フートストラップ効果を用いたインバータ回路において
、帰還に用いるコンデンサの一方の端子はプートストラ
ップが機能した後には電源電圧以上の電位になシ、他方
の端子の電位の維持をパルス発生器と整流回路とを有す
る電位保持回路で行なうようになし、プートストラップ
機能を停止する様な信号が入力された時にはコンデンサ
の電源と同じ電位の端子を接地レベルに向わせ、一定時
間後に他方の端子を接地レベルに向わせるようにしたこ
とを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154349A JPS5854875A (ja) | 1981-09-29 | 1981-09-29 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154349A JPS5854875A (ja) | 1981-09-29 | 1981-09-29 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854875A true JPS5854875A (ja) | 1983-03-31 |
| JPH0245380B2 JPH0245380B2 (ja) | 1990-10-09 |
Family
ID=15582214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154349A Granted JPS5854875A (ja) | 1981-09-29 | 1981-09-29 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025322A (ja) * | 1983-06-29 | 1985-02-08 | シ−メンス、アクチエンゲゼルシヤフト | Ｍｏｓデイジタル回路用入力信号レベル変換器 |
| JP2008147972A (ja) * | 2006-12-08 | 2008-06-26 | Chi Mei El Corp | ロジック回路とその応用回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712497A (ja) * | 1991-02-01 | 1995-01-17 | Aqua Yunitei Kk | 冷却塔における循環冷却水の水質管理方法 |
| JPH06317393A (ja) * | 1992-11-02 | 1994-11-15 | Aqua Yunitei Kk | 冷却塔における循環冷却水の水質管理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998954A (ja) * | 1972-12-29 | 1974-09-19 |
-
1981
- 1981-09-29 JP JP56154349A patent/JPS5854875A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998954A (ja) * | 1972-12-29 | 1974-09-19 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025322A (ja) * | 1983-06-29 | 1985-02-08 | シ−メンス、アクチエンゲゼルシヤフト | Ｍｏｓデイジタル回路用入力信号レベル変換器 |
| JPH0562491B2 (ja) * | 1983-06-29 | 1993-09-08 | Siemens Ag | |
| JP2008147972A (ja) * | 2006-12-08 | 2008-06-26 | Chi Mei El Corp | ロジック回路とその応用回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0245380B2 (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH011200A (ja) | 半導体集積回路 | |
| EP0232038B1 (en) | Semiconductor integrated circuit with detection circuit for address signal change | |
| JP2001145370A (ja) | 駆動回路 | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH0210517B2 (ja) | ||
| JPS5854875A (ja) | インバ−タ回路 | |
| JPH0215953B2 (ja) | ||
| JP3429213B2 (ja) | 集積回路 | |
| US5045718A (en) | Circuit for detecting power supply voltage variation | |
| JPH0316648B2 (ja) | ||
| JPH0351334B2 (ja) | ||
| JP2758735B2 (ja) | 論理回路 | |
| JP2944277B2 (ja) | バッファ回路 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| JP3654878B2 (ja) | 出力回路 | |
| JPS62248306A (ja) | 出力バツフア回路 | |
| JP2803448B2 (ja) | 出力回路 | |
| EP0464667A2 (en) | Power-on-clear signal generating circuit | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JPS5880928A (ja) | 電源投入時リセツトトリガ自動発生回路 | |
| JPS58123225A (ja) | トランジスタ回路 | |
| JP2919187B2 (ja) | 基板電位供給回路 | |
| JPH04301921A (ja) | インバータ回路 |