JPS5880928A - 電源投入時リセツトトリガ自動発生回路 - Google Patents
電源投入時リセツトトリガ自動発生回路Info
- Publication number
- JPS5880928A JPS5880928A JP18022881A JP18022881A JPS5880928A JP S5880928 A JPS5880928 A JP S5880928A JP 18022881 A JP18022881 A JP 18022881A JP 18022881 A JP18022881 A JP 18022881A JP S5880928 A JPS5880928 A JP S5880928A
- Authority
- JP
- Japan
- Prior art keywords
- reset trigger
- inverter
- voltage
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は小型電子機器等に適用される電源投入時リセ
ットトリガ自動発生回路（以下リセットトリガ回路とい
う）に関する。
ットトリガ自動発生回路（以下リセットトリガ回路とい
う）に関する。
従来の代表的なリセットトリガ回路の要部を第１図囚、
（Ｂ）に示す。
（Ｂ）に示す。
餡１図囚はＭＯＳダイオーオーと抵抗２を接続し、電源
ＶＤＤからＭＯＳダイオード１の順方向降下電圧つまり
スレッショルド電圧Ｖｔｈｐの絶体値を引い゛た電圧の
立上がりを利用してリセットトリガを得るものである。
ＶＤＤからＭＯＳダイオード１の順方向降下電圧つまり
スレッショルド電圧Ｖｔｈｐの絶体値を引い゛た電圧の
立上がりを利用してリセットトリガを得るものである。
また第２図（Ｂ）は抵抗８とコンデンサ４を接続し、こ
れらの時定数に基づく充電特性を利用してリセットトリ
ガを得るものである。
れらの時定数に基づく充電特性を利用してリセットトリ
ガを得るものである。
いずれも、出力電圧がインバータのスレッショルド電圧
に達した時に、インバータの出力反転によってリセット
トリガを形成する。
に達した時に、インバータの出力反転によってリセット
トリガを形成する。
この様に、従来の回路は、ＭＯＳダイオードの順方向降
下電圧か、或いはＣＲ回路の時定数を利用してリセット
トリガを形成する様にしていた。
下電圧か、或いはＣＲ回路の時定数を利用してリセット
トリガを形成する様にしていた。
しかしながら、第１図（Ａ）の回路ではインバータの入
力電圧が常に電源電圧ＶＤＤとスレッショルド電圧Ｖｔ
ｈｐの差であるため、電源電圧ＶＤＤの立上がりが急峻
であると、リセットトリガを与える他の回路が動作可能
状態になる前にリセットトリガが出てしまい、リセット
トリガ回路として機能しない問題があった。更に、抵抗
２を通じて常に電流が流れるため消費電力が大きい欠点
もあった。また、第１図（Ｂ）の回路では、反対に電源
電圧ＶＤＤの立上がりが緩やかであると、リセットトリ
ガを与える他の回路が動作可能状態になる前にリセット
トリガカ嗅てしまう問題があった。即ち、いずれの回路
であっても、電源電圧ＶＤＤの立上がりの早い場合若し
くは遅い場合に安定に動作しないと（Ａう欠点を有して
いた。
力電圧が常に電源電圧ＶＤＤとスレッショルド電圧Ｖｔ
ｈｐの差であるため、電源電圧ＶＤＤの立上がりが急峻
であると、リセットトリガを与える他の回路が動作可能
状態になる前にリセットトリガが出てしまい、リセット
トリガ回路として機能しない問題があった。更に、抵抗
２を通じて常に電流が流れるため消費電力が大きい欠点
もあった。また、第１図（Ｂ）の回路では、反対に電源
電圧ＶＤＤの立上がりが緩やかであると、リセットトリ
ガを与える他の回路が動作可能状態になる前にリセット
トリガカ嗅てしまう問題があった。即ち、いずれの回路
であっても、電源電圧ＶＤＤの立上がりの早い場合若し
くは遅い場合に安定に動作しないと（Ａう欠点を有して
いた。
この発明の目的は、電源電圧の立上がり状態に無関係に
適切なタイミングでリセットトリガを形成する回路を提
供することにある。
適切なタイミングでリセットトリガを形成する回路を提
供することにある。
以下この発明の実施例を図面を参照して説明する。
第２図はこの発明の実施例であるリセットトリガ回路の
回路図を示す。
回路図を示す。
同図に於いて、１０はＰチャネルのＭＯＳダイオードを
示し、このＭＯＳダイオード１０に直列にコンデンサ１
１が接続されている。ＭＯＳトランジスタの相補接続に
よって構成されるインノ望−タ１２には、前記ＭＯＳダ
イオード１０とコンデンサ１１の接続点の出力が与えら
れ、またこのインバータ１２の出力は、同様に相補型の
構成にあるＭＯＳインバータ１３の入力に与えられる。
示し、このＭＯＳダイオード１０に直列にコンデンサ１
１が接続されている。ＭＯＳトランジスタの相補接続に
よって構成されるインノ望−タ１２には、前記ＭＯＳダ
イオード１０とコンデンサ１１の接続点の出力が与えら
れ、またこのインバータ１２の出力は、同様に相補型の
構成にあるＭＯＳインバータ１３の入力に与えられる。
なお、ＭＯＳダイオーオーＯとインバータ１２のＰチャ
ネルＭＯＳトランジスタ１２ａとは同一特性にあり゛、
両方のスレッショルド電圧は同一にされている。また、
ＭＯＳダイオード１０と並列に接続されるダイオード１
４は、電源オフ時にコンデンサ１１の充電電荷を放電す
るためのものである。
ネルＭＯＳトランジスタ１２ａとは同一特性にあり゛、
両方のスレッショルド電圧は同一にされている。また、
ＭＯＳダイオード１０と並列に接続されるダイオード１
４は、電源オフ時にコンデンサ１１の充電電荷を放電す
るためのものである。
第３図、第４図はこの回路の動作特性を示している。第
８図は電源電圧■ＤＤの立上がりが遅い場合の各点の電
位の時間的変化を示し、第４図は電源−圧ＶＤＤの立上
がりが早い場合の各点の時間的変化を示す。なお、第３
図、第４図の曲線ａ、ｂ。
８図は電源電圧■ＤＤの立上がりが遅い場合の各点の電
位の時間的変化を示し、第４図は電源−圧ＶＤＤの立上
がりが早い場合の各点の時間的変化を示す。なお、第３
図、第４図の曲線ａ、ｂ。
Ｃは、第２図に同一符号を付した抽出点ａ、 ｂ。
Ｃのそれぞれの電位変化を示している。
先ず電源電圧ＶＤＤの立りがりが遅い場合の動作を説明
する。第２図の回路から明らかな様に、コンデンサ１１
の充電開始時は電源電圧ＶＤＤがＭＯＳダイオーオーＯ
のスレッショルド電圧を上まわつた時となるから、この
場合の充電開始時は、電源オン時ｔｏ から時間Ｔ１
を経過した時刻ｔｌ となる。第８図に於いて電圧ｖ
Ａ はＭＯＳダイオード１０のスレッショルド電圧の絶
体値に等シい。
する。第２図の回路から明らかな様に、コンデンサ１１
の充電開始時は電源電圧ＶＤＤがＭＯＳダイオーオーＯ
のスレッショルド電圧を上まわつた時となるから、この
場合の充電開始時は、電源オン時ｔｏ から時間Ｔ１
を経過した時刻ｔｌ となる。第８図に於いて電圧ｖ
Ａ はＭＯＳダイオード１０のスレッショルド電圧の絶
体値に等シい。
また、インバータ１２が反転を開始する時は、その入力
であるａ点の充電電圧がＮチャネルＭＯＳトランジスタ
１２ｂのスレッショルド電圧Ｖｔｈｎを上まわる時とな
る。第８図に於いて、充電電圧ＶＢはＮチャネルＭＯ５
）ランジスタ１２ｂのスレッショルド電圧Ｖｔｈｎ
にほぼ等しい。即ち、電源電圧ＶＤＤがゆっくり立上が
る場合は、ａ点の電圧が時間Ｔ１ 遅れて電源電圧ＶＤ
Ｄの立上がりと同じ状態で立上がっていき、その電圧が
ｖＢに達した時にリセットトリガを出すことになる。従
って、リセットトリガが出る時点では、電源電圧が少く
とも電圧ｖＢ と電圧ｖＡ の和、つまりＮチャオフ１
ＭＯ５）ランジスタ１２ｂのスレッショルド電圧Ｖｔｈ
ｎ とＰチャネルＭＯＳダイオードｌＯのスレッショ
ルド電圧ｖｔｈｐ （ＰチャネルＭＯ８）ランジスタ１
２ａのスレッショルド電圧Ｖｔｈｐ に等しい）の和
ｉこ達している。言い換えればＭＯＳダイオード１０に
よって一定の降下電圧（スレッショルド電圧Ｖｔｈ−ｐ
）が形成されるため、電源電圧ＶＤＤが、他の回路が
動作可能状態となる電圧（ＰチャネルとＮチャネルＭ・
Ｏ８）ランジスタの両スレッショルド電゛圧の絶対値の
和）に達した時、リセットトリガが形成されることにな
る。
であるａ点の充電電圧がＮチャネルＭＯＳトランジスタ
１２ｂのスレッショルド電圧Ｖｔｈｎを上まわる時とな
る。第８図に於いて、充電電圧ＶＢはＮチャネルＭＯ５
）ランジスタ１２ｂのスレッショルド電圧Ｖｔｈｎ
にほぼ等しい。即ち、電源電圧ＶＤＤがゆっくり立上が
る場合は、ａ点の電圧が時間Ｔ１ 遅れて電源電圧ＶＤ
Ｄの立上がりと同じ状態で立上がっていき、その電圧が
ｖＢに達した時にリセットトリガを出すことになる。従
って、リセットトリガが出る時点では、電源電圧が少く
とも電圧ｖＢ と電圧ｖＡ の和、つまりＮチャオフ１
ＭＯ５）ランジスタ１２ｂのスレッショルド電圧Ｖｔｈ
ｎ とＰチャネルＭＯＳダイオードｌＯのスレッショ
ルド電圧ｖｔｈｐ （ＰチャネルＭＯ８）ランジスタ１
２ａのスレッショルド電圧Ｖｔｈｐ に等しい）の和
ｉこ達している。言い換えればＭＯＳダイオード１０に
よって一定の降下電圧（スレッショルド電圧Ｖｔｈ−ｐ
）が形成されるため、電源電圧ＶＤＤが、他の回路が
動作可能状態となる電圧（ＰチャネルとＮチャネルＭ・
Ｏ８）ランジスタの両スレッショルド電゛圧の絶対値の
和）に達した時、リセットトリガが形成されることにな
る。
この様に電源電圧ＶＤＤの立上がりが遅い場合は、ａ点
の電圧はコンデンサ１１を含む充電回路の作用よりも、
むしろＭＯＳダイオード１０の降下電圧（スレッショル
ド電圧Ｖｔｈｐ ）によって決定されるため、第１図（
Ｎに示す回路と同様の動作特性になる。
の電圧はコンデンサ１１を含む充電回路の作用よりも、
むしろＭＯＳダイオード１０の降下電圧（スレッショル
ド電圧Ｖｔｈｐ ）によって決定されるため、第１図（
Ｎに示す回路と同様の動作特性になる。
次に電源電圧ＶＤＤの立上がりが早い場合の動作説明を
する。
する。
電源電圧ＶＤＤの立上がりが急峻である場合は、ａ点の
電圧は急速に電圧ＶＡ（ＭＯＳダイオード１０のスレッ
ショルド電圧ｖｔｈｐ ）に達するためコンデンサ゛１
１の充電開始時ｔ１ もそれ程遅れることがない。し
かし、時刻ｔ１ 以降は、電源電圧ＶＤＤの立上がり
が、ＭＯＳダイオード１０のオン抵抗とコンデンサ１１
の時定数によって定まる遅延時間を完全に越える程度に
急峻であると、ａ点の電圧は安定する迄はぼその時定数
に依存して上昇する。Ｊｆ、シてその電圧がＶＢ（Ｎチ
ャネルＭＯ８，ｌ−ランシスタ１２ｂのスレッショルド
電［Ｅ−Ｖｔｈｎ）に達した時にインバータ１２が反転
してリセットトリガを出力する。この様に電源電圧ＶＤ
Ｄの立上がりが早い場合は、第４図に示す様に、インバ
ータ１２の入力電圧は電源電圧ＶＤＤの早い立上がりに
追随せず、従ってインバータ１２は一定の時間遅れて反
転する゛ことが分かる。この結果、リセットトリガは、
電源電圧ＶＤＤが充分に高まってから発生することとな
り、他の回路に対し確実にリセットトリガを与えること
が出来る。この様に、電源電圧ＶＤＤの立上がりが早い
場合には、ａ点の電圧畔Ｍ ＯＳダイオード１０の降下
電圧よりも、むしろそのオン抵抗とコンデンサ１１の時
定数に依存するため、第１図ＣＢ）に示す回路と同様の
動作特性になる。
電圧は急速に電圧ＶＡ（ＭＯＳダイオード１０のスレッ
ショルド電圧ｖｔｈｐ ）に達するためコンデンサ゛１
１の充電開始時ｔ１ もそれ程遅れることがない。し
かし、時刻ｔ１ 以降は、電源電圧ＶＤＤの立上がり
が、ＭＯＳダイオード１０のオン抵抗とコンデンサ１１
の時定数によって定まる遅延時間を完全に越える程度に
急峻であると、ａ点の電圧は安定する迄はぼその時定数
に依存して上昇する。Ｊｆ、シてその電圧がＶＢ（Ｎチ
ャネルＭＯ８，ｌ−ランシスタ１２ｂのスレッショルド
電［Ｅ−Ｖｔｈｎ）に達した時にインバータ１２が反転
してリセットトリガを出力する。この様に電源電圧ＶＤ
Ｄの立上がりが早い場合は、第４図に示す様に、インバ
ータ１２の入力電圧は電源電圧ＶＤＤの早い立上がりに
追随せず、従ってインバータ１２は一定の時間遅れて反
転する゛ことが分かる。この結果、リセットトリガは、
電源電圧ＶＤＤが充分に高まってから発生することとな
り、他の回路に対し確実にリセットトリガを与えること
が出来る。この様に、電源電圧ＶＤＤの立上がりが早い
場合には、ａ点の電圧畔Ｍ ＯＳダイオード１０の降下
電圧よりも、むしろそのオン抵抗とコンデンサ１１の時
定数に依存するため、第１図ＣＢ）に示す回路と同様の
動作特性になる。
以上の様に、この実施例では、電源電圧ＶＤＤの立上が
りが遅い時は実質的に第１図（Ａ）に示す回路と同じ動
作を行い、電源電圧ＶＤＤの立上がりが早い時は実質的
に第１図ＣＢ）に示す回路と同じ動作を行って、相互の
欠点を完全に補完し合う回路構成となっている。それ故
、電源電圧ＶＤＤの立上がり状態に無関係に、確実に回
路のリセットを行うことが出来る。
りが遅い時は実質的に第１図（Ａ）に示す回路と同じ動
作を行い、電源電圧ＶＤＤの立上がりが早い時は実質的
に第１図ＣＢ）に示す回路と同じ動作を行って、相互の
欠点を完全に補完し合う回路構成となっている。それ故
、電源電圧ＶＤＤの立上がり状態に無関係に、確実に回
路のリセットを行うことが出来る。
なお、ＭＯＳダイオード１０とＰチャネルＭＯＳトラン
ジスタ１２ａの双方のスレッショルド電圧Ｖ ｔ ｈｐ
が同一に設定されるため、ａ点の電圧が安定した状
態ではＰチャネルＭＯＳトランジスタ１２ａが完全にオ
フする。従ってインバータ１２には貫通電流が流れるこ
とが無く、消費電流としてはコンデンサ１１への充電電
流のみとなるため、極めて低消費電力のリセットトリガ
回路となる。
ジスタ１２ａの双方のスレッショルド電圧Ｖ ｔ ｈｐ
が同一に設定されるため、ａ点の電圧が安定した状
態ではＰチャネルＭＯＳトランジスタ１２ａが完全にオ
フする。従ってインバータ１２には貫通電流が流れるこ
とが無く、消費電流としてはコンデンサ１１への充電電
流のみとなるため、極めて低消費電力のリセットトリガ
回路となる。
以上の実施例は、コンデンサ１１にＭＯＳダイオーオー
Ｏを接続し、ＭＯＳダイオーオーＯの降下電圧（スレッ
ショルド電圧）とオン抵抗を利用して、電源電圧ＶＤＤ
の立上がりの遅い場合と早い場合それぞれに対応する様
にしたものである。
Ｏを接続し、ＭＯＳダイオーオーＯの降下電圧（スレッ
ショルド電圧）とオン抵抗を利用して、電源電圧ＶＤＤ
の立上がりの遅い場合と早い場合それぞれに対応する様
にしたものである。
第５図は上記ＭＯＳダイオード１０に替えて、ダイオー
ド１５と抵抗１６の直列回路を接続した他の実施例を示
している。
ド１５と抵抗１６の直列回路を接続した他の実施例を示
している。
この実施例では、ダイオード１５が、電源電圧の遅い立
上がりに有効に作用する降下電圧を形成し、抵抗１６と
コンデンサ１１が、電源電圧の早い立上がりに有効に作
用するＣＲ充電回路を構成する。なお、この場合のダイ
オード１５は、その降下電圧がＰチャネルＭＯ８）ラン
ジスタ１２ａのスレッショルド電圧とほぼ同じ電圧とな
るものを選ぶのが好ましい。
上がりに有効に作用する降下電圧を形成し、抵抗１６と
コンデンサ１１が、電源電圧の早い立上がりに有効に作
用するＣＲ充電回路を構成する。なお、この場合のダイ
オード１５は、その降下電圧がＰチャネルＭＯ８）ラン
ジスタ１２ａのスレッショルド電圧とほぼ同じ電圧とな
るものを選ぶのが好ましい。
この他ダイオード１５に替えて、一定の降下電圧を形成
するものであるならどの様な半導体素子を用いても良い
。そしてそのオン抵抗が大きければ抵抗１６を省略し、
オン抵抗が小さければ適当な抵抗１６を接続する。必要
なことは、一定の降下電圧を形成する半導体素子を含む
充電回路を形成することである。
するものであるならどの様な半導体素子を用いても良い
。そしてそのオン抵抗が大きければ抵抗１６を省略し、
オン抵抗が小さければ適当な抵抗１６を接続する。必要
なことは、一定の降下電圧を形成する半導体素子を含む
充電回路を形成することである。
以上の様に、この発明によれば、電源電圧の立上がり状
態に無関係に完全に有効なリセットトリガを形成するこ
とが出来るとともに、回路も複雑にする−ことが無い。
態に無関係に完全に有効なリセットトリガを形成するこ
とが出来るとともに、回路も複雑にする−ことが無い。
しかも消費電力が極めて小さく、電源の負担率は他の回
路に比較して非常に小さいという利点がある。
路に比較して非常に小さいという利点がある。
よってこの発明に係るリセットトリガ回路は、太陽電池
を電源とする小型電子機器等へ適用するのが有益である
。
を電源とする小型電子機器等へ適用するのが有益である
。
第１図囚、ＣＢ）は従来のリセットトリガ回路の要部回
路図を示す。第２図はこの発明の実施例であるリセット
トリガ回路の回路図、第３図、第４図は同リセットトリ
ガ回路の動作特性を示す図である。また、第５図は他の
実施例の回路図である。 ｌＯ・・・ＰチャネルＭＯＳダイオード、１１・・・コ
ンデンサ、１２・・・インバータ。 出 願人 シャープ株式会社 代理人 弁理士小森久夫 第１図 （Ａ） ＣＢ） 第２ｖｌＪ 第３図 Ｌ７．−．１
路図を示す。第２図はこの発明の実施例であるリセット
トリガ回路の回路図、第３図、第４図は同リセットトリ
ガ回路の動作特性を示す図である。また、第５図は他の
実施例の回路図である。 ｌＯ・・・ＰチャネルＭＯＳダイオード、１１・・・コ
ンデンサ、１２・・・インバータ。 出 願人 シャープ株式会社 代理人 弁理士小森久夫 第１図 （Ａ） ＣＢ） 第２ｖｌＪ 第３図 Ｌ７．−．１
Claims (2)
- （１）一定の降下電圧を形成する半導体素子を含む充電
回路と、この充電回路の充電電圧が一定のスレッショル
ド電圧に達した時反転するインノく−タとを有し、この
インバータの出力反転時にリセットトリガを得る、電源
投入時リセットトリガ自動発生回路。 - （２）前記半導体素子がＭＯＳダイオードであるととも
に、前記インバータがＭＯＳトランジスタの相補型イン
バータである、特許請求の範囲第１項記載ノミ源投入時
リセツ） ｌ−ＩＪガ自動発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18022881A JPS5880928A (ja) | 1981-11-09 | 1981-11-09 | 電源投入時リセツトトリガ自動発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18022881A JPS5880928A (ja) | 1981-11-09 | 1981-11-09 | 電源投入時リセツトトリガ自動発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880928A true JPS5880928A (ja) | 1983-05-16 |
Family
ID=16079615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18022881A Pending JPS5880928A (ja) | 1981-11-09 | 1981-11-09 | 電源投入時リセツトトリガ自動発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880928A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335646B1 (en) | 1999-04-28 | 2002-01-01 | Oki Electric Industry Co., Ltd. | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage |
| EP0700160B1 (en) * | 1994-08-05 | 2003-04-09 | Advanced Micro Devices, Inc. | Power-on reset circuit |
| JP2014116925A (ja) * | 2012-12-11 | 2014-06-26 | Princeton Technology Corp | パワーオンリセット回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088931A (ja) * | 1973-12-10 | 1975-07-17 | ||
| JPS5419640A (en) * | 1977-07-14 | 1979-02-14 | Mitsubishi Electric Corp | One shot pulse generating circuit at power aplication |
| JPS5460849A (en) * | 1977-10-25 | 1979-05-16 | Fujitsu Ltd | Power-on reset circuit |
-
1981
- 1981-11-09 JP JP18022881A patent/JPS5880928A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088931A (ja) * | 1973-12-10 | 1975-07-17 | ||
| JPS5419640A (en) * | 1977-07-14 | 1979-02-14 | Mitsubishi Electric Corp | One shot pulse generating circuit at power aplication |
| JPS5460849A (en) * | 1977-10-25 | 1979-05-16 | Fujitsu Ltd | Power-on reset circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700160B1 (en) * | 1994-08-05 | 2003-04-09 | Advanced Micro Devices, Inc. | Power-on reset circuit |
| US6335646B1 (en) | 1999-04-28 | 2002-01-01 | Oki Electric Industry Co., Ltd. | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage |
| JP2014116925A (ja) * | 2012-12-11 | 2014-06-26 | Princeton Technology Corp | パワーオンリセット回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983857A (en) | Power-up reset circuit | |
| US4902907A (en) | Reset signal generating circuit | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| US7482847B2 (en) | Power-on reset circuit | |
| JP3338758B2 (ja) | 遅延回路 | |
| US20060028253A1 (en) | Power-on reset circuit | |
| JP3820913B2 (ja) | パワー・オン／オフ・リセット回路 | |
| US6144238A (en) | Integrated power-on-reset circuit | |
| JPS5880928A (ja) | 電源投入時リセツトトリガ自動発生回路 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| US6812751B2 (en) | Low standby current power-on reset circuit | |
| US5250853A (en) | Circuit configuration for generating a rest signal | |
| US6150864A (en) | Time delay circuit which is voltage independent | |
| JPH0472912A (ja) | パワーオンリセット回路 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
| JP4086049B2 (ja) | パワーオン・リセット回路 | |
| JP3757518B2 (ja) | パワーオン・リセット回路 | |
| GB2108342A (en) | Power-on reset circuit | |
| US6566938B2 (en) | System for a constant current source | |
| US5874842A (en) | Sample and hold circuit having quick resetting function | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| CN217307656U (zh) | 一种适用于单片微机系统的上电复位电路及单片微机系统 | |
| JPH11145808A (ja) | パワーオンリセット回路及びそれを用いた半導体集積回路装置 | |
| JPS5854875A (ja) | インバ−タ回路 |