JP2897195B2 - 半導体集積回路のノイズ吸収回路 - Google Patents
半導体集積回路のノイズ吸収回路Info
- Publication number
- JP2897195B2 JP2897195B2 JP2185766A JP18576690A JP2897195B2 JP 2897195 B2 JP2897195 B2 JP 2897195B2 JP 2185766 A JP2185766 A JP 2185766A JP 18576690 A JP18576690 A JP 18576690A JP 2897195 B2 JP2897195 B2 JP 2897195B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本明は半導体集積回路のノイズ吸収回路に係わり、特
に、半導体集積回路の出力ノイズに対する入力信号の保
護に関するものである。
に、半導体集積回路の出力ノイズに対する入力信号の保
護に関するものである。
＜従来の技術＞ 例えば、特開昭63−52513号公報に示される半導体集
積回路のように、出力バッファ回路の出力が“H"→“L"
へ変化するのを検出し、その検出出力に基づいてGNDラ
インのレベル上昇期間だけ内部への信号供給動作を停止
させることにより、電源ラインに生じる不所望な電位上
昇による内部回路の誤動作を防止するようにした回路が
知られている。第２図は、ノイズによる誤動作を防止す
るようにした従来の回路の一例を示す構成図である。第
２図に示すようにグランドラインを共有する出力バッフ
ァ回路DO1〜DOnおよび入力バッファ回路DI1〜DImを有す
る回路において、出力変化検出回路SEN1〜SENnは、出力
バッファ回路の出力レベルの“H"→“L"の変化を検出す
る。
積回路のように、出力バッファ回路の出力が“H"→“L"
へ変化するのを検出し、その検出出力に基づいてGNDラ
インのレベル上昇期間だけ内部への信号供給動作を停止
させることにより、電源ラインに生じる不所望な電位上
昇による内部回路の誤動作を防止するようにした回路が
知られている。第２図は、ノイズによる誤動作を防止す
るようにした従来の回路の一例を示す構成図である。第
２図に示すようにグランドラインを共有する出力バッフ
ァ回路DO1〜DOnおよび入力バッファ回路DI1〜DImを有す
る回路において、出力変化検出回路SEN1〜SENnは、出力
バッファ回路の出力レベルの“H"→“L"の変化を検出す
る。
そして、上記検出信号の内のどれかが“L"になると、
その期間中アンドゲート回路ANDから出力される動作制
御信号Φ１が強制的に“L"にされ、その期間中に全ての
入力バッファのクロックドインバータ回路CIV1〜CIVmは
高インパーダンス状態にされる。その結果、入力バッフ
ァ回路から内部への信号供給動作が一時的に停止される
ことになり、出力バッファ回路における出力信号レベル
の変化によってグラインドラインに不所望な電位の上昇
が生じても内部回路の誤動作が防止される。
その期間中アンドゲート回路ANDから出力される動作制
御信号Φ１が強制的に“L"にされ、その期間中に全ての
入力バッファのクロックドインバータ回路CIV1〜CIVmは
高インパーダンス状態にされる。その結果、入力バッフ
ァ回路から内部への信号供給動作が一時的に停止される
ことになり、出力バッファ回路における出力信号レベル
の変化によってグラインドラインに不所望な電位の上昇
が生じても内部回路の誤動作が防止される。
＜発明が解決しようとする課題＞ しかしながら、上記した従来の回路では内部への信号
供給動作を停止している期間、内部信号を或るレベルに
保持する回路が必要なので、回路構成が大掛かりになっ
てしまう問題があった。また、この種のノイズが問題と
なるのは、グランドラインのレベル上昇により、入力
“H"レベルを“L"レベルと誤読してしまう時、すなわ
ち、入力レベルが“H"レベルの時のみであり、入力レベ
ルが“L"レベルの時は入力信号をノイズから保護する意
味がない。ところが、上記回路では、出力バッファ回路
の出力が“H"→“L"に変化した場合は入力信号の状態に
関係なく、いつでも内部への信号供給を停止させている
ので、常に入力信号の遅延が発生してしまう不都合があ
った。
供給動作を停止している期間、内部信号を或るレベルに
保持する回路が必要なので、回路構成が大掛かりになっ
てしまう問題があった。また、この種のノイズが問題と
なるのは、グランドラインのレベル上昇により、入力
“H"レベルを“L"レベルと誤読してしまう時、すなわ
ち、入力レベルが“H"レベルの時のみであり、入力レベ
ルが“L"レベルの時は入力信号をノイズから保護する意
味がない。ところが、上記回路では、出力バッファ回路
の出力が“H"→“L"に変化した場合は入力信号の状態に
関係なく、いつでも内部への信号供給を停止させている
ので、常に入力信号の遅延が発生してしまう不都合があ
った。
本発明は上述の問題点に鑑み、入力信号の遅延を出来
るだけ発生させないようにしながらノイズによって内部
回路が誤動作するのを防止出来るようにすることを目的
とする。
るだけ発生させないようにしながらノイズによって内部
回路が誤動作するのを防止出来るようにすることを目的
とする。
＜課題を解決するための手段＞ 本発明の半導体集積回路のノイズ吸収回路は、出力バ
ッファ回路の出力レベルがハイレベルからローレベルに
変化するのを検出するための出力信号レベル変化検出回
路と、入力信号線の電圧レベルがハイレベルであること
を検出するための入力レベル検出回路と、上記入力信号
線に接続された負荷用コンデンサと、上記負荷用コンデ
ンサと上記入力信号線との間に設けられたゲート回路と
を具備し、上記出力バッファ回路の出力レベルがハイレ
ベルからローレベルに変化したときに上記入力信号線の
電圧レベルがハイレベルの場合には、上記ゲート回路を
開いて上記コンデンサを上記入力信号線に接続するよう
にしている。
ッファ回路の出力レベルがハイレベルからローレベルに
変化するのを検出するための出力信号レベル変化検出回
路と、入力信号線の電圧レベルがハイレベルであること
を検出するための入力レベル検出回路と、上記入力信号
線に接続された負荷用コンデンサと、上記負荷用コンデ
ンサと上記入力信号線との間に設けられたゲート回路と
を具備し、上記出力バッファ回路の出力レベルがハイレ
ベルからローレベルに変化したときに上記入力信号線の
電圧レベルがハイレベルの場合には、上記ゲート回路を
開いて上記コンデンサを上記入力信号線に接続するよう
にしている。
＜作用＞ 入力信号線に負荷用コンデンサを接続し、上記入力信
号線に発生するノイズを上記負荷用コンデンサで受けて
吸収し、ノイズが発生することにより入力信号が誤読さ
れるのを防止する。また、入力信号線の電圧がレベルが
ハイレベルでない場合には、上記入力信号線と上記負荷
用コンデンサとを切離しておき、入力信号を供給するス
ピードが低下しないようにする。
号線に発生するノイズを上記負荷用コンデンサで受けて
吸収し、ノイズが発生することにより入力信号が誤読さ
れるのを防止する。また、入力信号線の電圧がレベルが
ハイレベルでない場合には、上記入力信号線と上記負荷
用コンデンサとを切離しておき、入力信号を供給するス
ピードが低下しないようにする。
＜実施例＞ 第１図は、本発明の一実施例を示す半導体集積回路の
ノイズ吸収回路の要部構成図である。
ノイズ吸収回路の要部構成図である。
第１図から明らかなように、実施例の半導体集積回路
のノイズ吸収回路は、入力バッファ回路DI1〜DIm、出力
バッファ回路DO1〜DOnおよび出力変化検出回路SEN1〜SE
NnとナンドゲートNANDから構成されている。
のノイズ吸収回路は、入力バッファ回路DI1〜DIm、出力
バッファ回路DO1〜DOnおよび出力変化検出回路SEN1〜SE
NnとナンドゲートNANDから構成されている。
各入力バッファ回路DI1〜DImの入力段にはインバータ
IV1〜IVmが設けられていて、それぞれの入力側に入力信
号線I1〜Imが接続される。また、各インバータIV1〜IVm
の出力側N1〜Nmには、トランスファゲートTG1〜TGmを介
して負荷用コンデンサC1〜Cmが接続されているととも
に、複数のインバータ回路を介して内部回路に接続され
ている。
IV1〜IVmが設けられていて、それぞれの入力側に入力信
号線I1〜Imが接続される。また、各インバータIV1〜IVm
の出力側N1〜Nmには、トランスファゲートTG1〜TGmを介
して負荷用コンデンサC1〜Cmが接続されているととも
に、複数のインバータ回路を介して内部回路に接続され
ている。
これらのトランスファゲートTG1〜TGmのオン／オフを
制御するゲート制御信号A1〜Amは、入力バッファ回路DI
1〜DImの出力信号S1〜Smと、ナンドゲート出力Φ２とを
入力とする入力レベル検出用アンドゲート回路AND1〜AN
Dmから出力される信号であり、各ゲート制御信号A1〜Am
が“H"のときにトランスファーゲートTG1〜TGmはそれぞ
れオンとなる。
制御するゲート制御信号A1〜Amは、入力バッファ回路DI
1〜DImの出力信号S1〜Smと、ナンドゲート出力Φ２とを
入力とする入力レベル検出用アンドゲート回路AND1〜AN
Dmから出力される信号であり、各ゲート制御信号A1〜Am
が“H"のときにトランスファーゲートTG1〜TGmはそれぞ
れオンとなる。
一方、出力バッファ回路DO1〜DOnに入力される信号1a
〜1nは、出力変化検出回路SEN1〜SENnにも与えられてお
り、これらの出力変化検出回路SEN1〜SENnの出力信号2a
〜2nがナンド回路NANDに集められて入力される。そし
て、その出力Φ２が上述したように入力バッファ回路DI
1〜DImの入力レベル検出用アンドゲート回路AND1〜ANDm
に与えられる。
〜1nは、出力変化検出回路SEN1〜SENnにも与えられてお
り、これらの出力変化検出回路SEN1〜SENnの出力信号2a
〜2nがナンド回路NANDに集められて入力される。そし
て、その出力Φ２が上述したように入力バッファ回路DI
1〜DImの入力レベル検出用アンドゲート回路AND1〜ANDm
に与えられる。
次に、上記構成に基づいて実施例の回路の動作を説明
する。
する。
先ず、出力バッファの出力が“H"→“L"に変化するの
を、出力バッファ回路DO1〜DOnの入力信号1a〜1nが与え
られる出力変化検出回路SEN1〜SENnで検出する。そし
て、その検出信号2a〜2nの内のどれかが“L"になると、
その期間中ナンド回路NANDから出力される動作制御信号
Φ２が“H"になる。このとき、入力バッファ回路DI1〜D
Imのうち、入力信号線Ｉの状態が“H"レベルになってい
るもののみ、そのアンドゲート回路ANDの出力信号Ａが
“H"となる。これにより、そのアンドゲート出力信号が
与えられるトランスファーゲートTGがオンとなり、その
入力バッファ回路DIにおいては、コンデンサＣが入力信
号線に接続される。入力信号線に負荷容量が接続される
と、出力バッファ回路の出力変化のためにグランドライ
ンのレベルが上昇することによって生じる、入力信号線
の“H"レベルに乗るノイズを吸収することが出来るよう
になる。
を、出力バッファ回路DO1〜DOnの入力信号1a〜1nが与え
られる出力変化検出回路SEN1〜SENnで検出する。そし
て、その検出信号2a〜2nの内のどれかが“L"になると、
その期間中ナンド回路NANDから出力される動作制御信号
Φ２が“H"になる。このとき、入力バッファ回路DI1〜D
Imのうち、入力信号線Ｉの状態が“H"レベルになってい
るもののみ、そのアンドゲート回路ANDの出力信号Ａが
“H"となる。これにより、そのアンドゲート出力信号が
与えられるトランスファーゲートTGがオンとなり、その
入力バッファ回路DIにおいては、コンデンサＣが入力信
号線に接続される。入力信号線に負荷容量が接続される
と、出力バッファ回路の出力変化のためにグランドライ
ンのレベルが上昇することによって生じる、入力信号線
の“H"レベルに乗るノイズを吸収することが出来るよう
になる。
実施例のノイズ吸収回路は、このようにしてノイズを
吸収しているので、トランスファーゲートTG1〜TGmのう
ち、オンするのは、入力信号線I1〜Imの中で“H"レベル
の場合で、かつ出力バッファ回路DO1〜DOnのうち１つ以
上が“H"→“L"に変化する期間のみであり、全出力バッ
ファが“L"→“H"に変化する場合および入力信号線のう
ち、“L"レベルのものは入力信号を供給するスピードを
低下させない。したがって、内部への信号供給に不必要
な遅延をさせることなくノイズを有効に抑制することが
出来る。
吸収しているので、トランスファーゲートTG1〜TGmのう
ち、オンするのは、入力信号線I1〜Imの中で“H"レベル
の場合で、かつ出力バッファ回路DO1〜DOnのうち１つ以
上が“H"→“L"に変化する期間のみであり、全出力バッ
ファが“L"→“H"に変化する場合および入力信号線のう
ち、“L"レベルのものは入力信号を供給するスピードを
低下させない。したがって、内部への信号供給に不必要
な遅延をさせることなくノイズを有効に抑制することが
出来る。
また、上述したように内部への信号供給動作を停止さ
せないので、内部信号のレベル保持回路を設ける必要が
なく、回路構成を簡略化することができる。
せないので、内部信号のレベル保持回路を設ける必要が
なく、回路構成を簡略化することができる。
＜発明の効果＞ 本発明は上述したように、ゲート回路を介して負荷用
コンデンサを入力信号線に接続し、出力バッファ回路の
信号レベルがハイレベルからローレベルに変化したとき
に上記入力信号線のレベルがハイレベルの場合には、上
記ゲート回路を開くようにしたので、上記入力信号線に
発生するノイズを上記負荷用コンデンサで受けて吸収す
ることが出来、上記ノイズにより内部回路が誤動作する
のを有効に防止することが出来る。また、上記入力信号
線の電圧レベルがローレベルのときには、上記入力信号
線と上記負荷用コンデンサとを接続しないようにしてい
るので、入力信号を供給するスピードが低下してしまう
不都合をなくすことが出来る。更に、内部への信号供給
動作を停止することなく内部回路の誤動作を防止するよ
うにしたので、内部信号のレベル保持回路を不要に出
来、回路構成を簡素化するこが出来る。
コンデンサを入力信号線に接続し、出力バッファ回路の
信号レベルがハイレベルからローレベルに変化したとき
に上記入力信号線のレベルがハイレベルの場合には、上
記ゲート回路を開くようにしたので、上記入力信号線に
発生するノイズを上記負荷用コンデンサで受けて吸収す
ることが出来、上記ノイズにより内部回路が誤動作する
のを有効に防止することが出来る。また、上記入力信号
線の電圧レベルがローレベルのときには、上記入力信号
線と上記負荷用コンデンサとを接続しないようにしてい
るので、入力信号を供給するスピードが低下してしまう
不都合をなくすことが出来る。更に、内部への信号供給
動作を停止することなく内部回路の誤動作を防止するよ
うにしたので、内部信号のレベル保持回路を不要に出
来、回路構成を簡素化するこが出来る。
第１図は、本発明の一実施例を示す半導体集積回路のノ
イズ吸収回路の構成図、 第２図は、従来の出力ノイズに対する入力信号の保護回
路の構成図である。 DO1〜DOn……出力バッファ回路， DI1〜DIm……入力バッファ回路， I1〜Im……入力信号線， TG1〜TGm……トランスファーゲート， C1〜Cm……負荷用コンデンサ， AND……アンドゲート回路， NAND……ナンドゲート回路， SEN1〜SENn……出力変化検出回路， IV1〜IVm……入力段回路。
イズ吸収回路の構成図、 第２図は、従来の出力ノイズに対する入力信号の保護回
路の構成図である。 DO1〜DOn……出力バッファ回路， DI1〜DIm……入力バッファ回路， I1〜Im……入力信号線， TG1〜TGm……トランスファーゲート， C1〜Cm……負荷用コンデンサ， AND……アンドゲート回路， NAND……ナンドゲート回路， SEN1〜SENn……出力変化検出回路， IV1〜IVm……入力段回路。
Claims (1)
- 【請求項１】出力バッファ回路の出力レベルがハイレベ
ルからローレベルに変化するのを検出するため前記出力
バッファ回路に入力される信号が与えられる出力信号レ
ベル変化検出回路と、 入力信号線の電圧レベルがハイレベルであることを検出
するための入力レベル検出回路と、 上記入力信号線に接続された負荷用コンデンサと、 上記負荷用コンデンサと上記入力信号線との間に設けら
れたゲート回路とを具備し、 上記出力バッファ回路の出力レベルがハイレベルからロ
ーレベルに変化したときに上記入力信号線の電圧レベル
がハイレベルの場合には、上記ゲート回路を開いて上記
コンデンサを上記入力信号線に接続するようにしたこと
を特徴とする半導体集積回路のノイズ吸収回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185766A JP2897195B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路のノイズ吸収回路 |
| US07/725,532 US5151615A (en) | 1990-07-13 | 1991-07-03 | Noise absorbing circuit suitable for semiconductor integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185766A JP2897195B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路のノイズ吸収回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472911A JPH0472911A (ja) | 1992-03-06 |
| JP2897195B2 true JP2897195B2 (ja) | 1999-05-31 |
Family
ID=16176507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185766A Expired - Lifetime JP2897195B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路のノイズ吸収回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5151615A (ja) |
| JP (1) | JP2897195B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338984A (en) * | 1991-08-29 | 1994-08-16 | National Semiconductor Corp. | Local and express diagonal busses in a configurable logic array |
| JP2959269B2 (ja) * | 1992-04-14 | 1999-10-06 | 三菱電機株式会社 | オープンドレイン出力回路 |
| KR0121105B1 (ko) * | 1994-02-04 | 1997-11-10 | 문정환 | 선입선출메모리 버스장치 |
| US6134252A (en) * | 1997-04-11 | 2000-10-17 | Advanced Micro Devices, Inc. | Enhanced glitch removal circuit |
| AU2002326516A1 (en) * | 2001-08-07 | 2003-02-24 | Depuy Orthopaedics, Inc. | Patellar prosthetic arrangement and associated surgical method |
| US9868896B2 (en) | 2011-08-31 | 2018-01-16 | Self-Suspending Proppant Llc | Self-suspending proppants for hydraulic fracturing |
| US9932521B2 (en) | 2014-03-05 | 2018-04-03 | Self-Suspending Proppant, Llc | Calcium ion tolerant self-suspending proppants |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947063A (en) * | 1987-10-09 | 1990-08-07 | Western Digital Corporation | Method and apparatus for reducing transient noise in integrated circuits |
| JPH01113993A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 半導体集積回路 |
| US5059822A (en) * | 1990-11-23 | 1991-10-22 | Ncr Corporation | Method and apparatus for controlling noise on power supply buses |
-
1990
- 1990-07-13 JP JP2185766A patent/JP2897195B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-03 US US07/725,532 patent/US5151615A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472911A (ja) | 1992-03-06 |
| US5151615A (en) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0494212A (ja) | データ出力回路 | |
| JPH0752589B2 (ja) | データ出力バッファ | |
| JP2897195B2 (ja) | 半導体集積回路のノイズ吸収回路 | |
| JPS63234623A (ja) | 半導体集積回路 | |
| EP0889592B1 (en) | OCD With low output capacitance | |
| JPS62214714A (ja) | ノイズ対策回路を備えたｌｓｉ装置 | |
| JP2918821B2 (ja) | オフチップドライバ回路 | |
| US5045722A (en) | Output buffer preconditioning circuit | |
| US5777504A (en) | Couple noise protection circuit technique | |
| JP2645183B2 (ja) | 半導体集積回路装置 | |
| JP3028569B2 (ja) | 入力バッファ回路 | |
| JPS5815805B2 (ja) | 集積回路装置 | |
| JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
| KR20000003736A (ko) | 반도체 메모리 장치의 스큐 감소 회로 | |
| US5619153A (en) | Fast swing-limited pullup circuit | |
| JPH07118638B2 (ja) | デ−タアウトバッファ回路 | |
| JP2564570B2 (ja) | 半導体メモリ | |
| JPH06132804A (ja) | 半導体集積回路 | |
| JP3080635B2 (ja) | 半導体メモリ | |
| KR100233272B1 (ko) | 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 | |
| US6356981B1 (en) | Method and apparatus for preserving data coherency in a double data rate SRAM | |
| JPH0736271B2 (ja) | アドレス信号のノイズ検出回路 | |
| JPH09172362A (ja) | 出力バッファ回路 | |
| JPH02241112A (ja) | 半導体装置 | |
| JPH04271516A (ja) | 半導体集積回路装置 |