KR100233272B1 - 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 - Google Patents
입력 버퍼의 그라운드 바운스 노이즈 억제 회로 Download PDFInfo
- Publication number
- KR100233272B1 KR100233272B1 KR1019960067607A KR19960067607A KR100233272B1 KR 100233272 B1 KR100233272 B1 KR 100233272B1 KR 1019960067607 A KR1019960067607 A KR 1019960067607A KR 19960067607 A KR19960067607 A KR 19960067607A KR 100233272 B1 KR100233272 B1 KR 100233272B1
- Authority
- KR
- South Korea
- Prior art keywords
- input buffer
- ground
- input
- output
- buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치의 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
2. 발명이 해결하려고 하는 기술적 과제
데이터 출력시 출력버퍼의 방전 전류 I가 가장 클 때 혹은 입력버퍼와 출력 버퍼의 전원 전압이 증가할때를 감지하여 어드레스 입력 버퍼와 그라운드 라인 사이에 저항을 첨가함으로써 그라운드 바운스 노이즈를 로우 패쓰 필터링하여 감쇠시킬 수 있는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 제공하고자 함.
3. 발명의 해결방법의 요지
입력 버퍼, 일정한 기능의 내부회로와, 센스 앰프 및 출력 버퍼를 구비한 반도체 집적회로에 있어서, 상기 출력 버퍼의 출력이 모두 방전되어 그라운드로 흐르는 전류가 최대로 될 때를 감지하는 검출수단; 및 방전 전류가 최대가 될 때 상기 검출 수단의 제어 신호로 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로를 선택하는 스위칭 수단을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 제공함.
4. 발명의 중요한 용도
메모리, 주문형 반도체등 모든 집적회로(LSI) 제품에 적용함.
Description
본 발명은 반도체 장치의 입력 버퍼의 회로에 관한 것으로, 특히 입력 버퍼의 그라운드 바운스 노이즈 억제 회로에 관한 것이다.
일반적으로, 하나의 칩으로 이루어진 반도체장치는 외부의 장치와 전기적인 신호를 주고받을 수 있도록 칩의 소정영역에 저항이 낮은 금속으로 형성된 패드를 구비한다. 그리고 반도체 장치의 외부 생성된 데이터가 내부의 회로에 가해질 경우 또는 내부의 회로에서 생성된 데이터를 외부에 출력할 경우에 각기 적합한 전압상태로 전환하기 위하여 패드와 내부회로 사이에 입력 버퍼과 출력 버퍼를 구비한다.
도 1 은 종래의 반도체 장치의 입력버퍼와 출력 버퍼의 관계를 개략적으로 나타낸 회로도이다. 도면을 참조하면, 종래의 입력 버퍼(10)는 도 1 에서 처럼 출력 버퍼(20)가 동작할 때 PMOS 풀업 트랜지스터(22)에 의해 커패시터 CL(28)에 충전된 전하가 NMOS 풀 다운 트랜지스터(24)를 통해서 방전될 때에 흐르는 전류에 영향을 받아 입력 버퍼(10)가 동작하는데 좋지 않은 영향을 받는다. 좀 더 자세히 설명하면, 출력 버퍼(20)가 논리 값 하이를 출력할 때 커패시터 CL(28)에 Vcc가 충전 되었다가 논리값 로우(low)를 출력할 때는 식 1과 식 2에 나타낸 것과 같은 전류와 전압 메카니즘으로 그라운드 바운스 노이즈가 유발된다.
[식 1]
[식 2]
즉, 출력 패드(30)에 논리값 로우(low)를 출력할 때 출력 버퍼의 풀 다운인 NMOS(24)를 통해서 흐르는 식 1의 방전 전류 I가 식 2에서 보듯이 패키지 리드 프레임의 인덕턴스인 L(26)과 결합하여 VGB만큼 그라운드 라인을 흔든다. 그라운드 라인은 칩 내부에서 또는 PCB 보드에서 출력 버퍼와 입력 버퍼에 공통으로 쓰일 수 있는 데 이럴 경우 출력 버퍼에서 유발된 노이즈가 입력 버퍼의 그라운드에 전달되어 어드레스 입력 버퍼(10)의 정상적인 동작을 방해한다.
이러한 그라운드 바운스 노이즈 문제는 비트수가 많은 집적회로 제품에서 더 심하게 발생하는 데 그 이유는 식 1의 전류 I가 비트수에 비례하여 증가 하기 때문이다. 또한, 식 1의 전류 I는 출력전압 Vout에 비례함으로써 전원 전압 Vcc가 올라가면 전류 I도 증가하고, 이때 유발되는 식 2의 그라운드 전압 VGB는 칩 전체의 그라운드를 흔드는 노이즈로 작용하여 입력 버퍼의 노이즈 마진을 나쁘게 한다.
본 발명의 과제는, 데이터 출력시 출력버퍼의 방전 전류 I가 가장 클 때 혹은 입력버퍼와 출력 버퍼의 전원 전압이 증가할때를 감지하여 어드레스 입력 버퍼와 그라운드 라인 사이에 저항을 첨가함으로써 그라운드 바운스 노이즈를 로우 패쓰 필터링하여 감쇠시킬 수 있는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 제공하는 데 있다.
도 1 은 종래의 반도체 장치의 입력버퍼와 출력 버퍼의 관계를 개략적으로 나타낸 회로도.
도 2 는 본 발명에 의한 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 이용하여 반도체 장치의 입력버퍼와 출력 버퍼의 관계를 개략적으로 나타낸 회로도.
도 3 은 본 발명의 전원 전압이 증가할 때를 감지하여 그라운드 바운스 노이즈를 감쇠시킬 수 있는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로도.
* 도면의 주요 부분에 대한 부호의 설명
90 ... 검출 수단100 ... 스위칭 수단
102 ...제1 전송 게이트104 ... 저항
106 ...제2 전송 게이트
115, 116, 117, 118 ... 전류 미러형의 비교기
상기 과제를 달성하기 위한 본 발명의 제1 태양은,
소정의 개수의 입력 버퍼, 일정한 기능의 내부회로와, 상기 내부회로의 데이터를 출력하기 위하여 센싱하는 출력단의 센스 앰프 및 상기 센스 앰프에 접속된 소정 갯수의 출력 버퍼를 구비한 반도체 집적회로에 있어서,
소정 개수의 상기 출력 버퍼의 출력이 모두 방전되어 로우 값을 나타내어 그라운드로 흐르는 전류가 최대로 될 때를 감지하는 검출수단; 및
방전 전류가 최대가 될 때 상기 검출 수단의 제어 신호로 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로를 선택하는 스위칭 수단을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 제공하는 것이다.
상기 검출 수단은 방전 전류가 최대가 될 때를 검출하기 위하여 모든 상기 센스 앰프의 출력을 입력으로하는 낸드게이트 혹은 노아 게이트를 포함하여 이루어진다.
상기 스위칭 수단은 상기 검출 수단의 제어신호에 따라 배타적으로 개폐되어지는 상기 입력 버퍼와 그라운드를 직접접속 시킨 경로인 제1 전송 게이트와 상기 입력 버퍼와 그라운드 사이에 저항을 추가시킨 경로인 제2 전송 게이트로 이루어진다.
상기 과제를 달성하기 위한 본 발명의 제2 태양은,
소정의 개수의 입력 버퍼 및 소정 갯수의 출력 버퍼를 구비한 반도체 집적회로에 있어서,
전원 전압이 증가할때를 감지하는 감지 수단; 및
전원 전압이 일정 전압 이상이 되면 상기 감지 수단의 출력 신호로 상기 입력 버퍼와 그라운드를 직접접속 시킨 상기 입력 버퍼의 방전 경로나, 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로중 어느하나를 배타적으로 선택하는 스위칭 수단을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 제공하는 것이다.
상기 감지 수단은 전류 미러형의 비교기를 이용하여 전원전압을 적정수의 다이오드를 거쳐 제1 입력으로 하고 기준 전압을 제2 입력으로하여 전압을 비교해서 비교결과를 상기 스위칭 수단에 출력한다.
상기 스위칭 수단은 상기 감지 수단의 출력신호에 따라 배타적으로 개폐되어지는 상기 입력 버퍼와 그라운드를 직접접속 시킨 경로인 제1 전송 게이트와 상기 입력 버퍼와 그라운드 사이에 저항을 추가시킨 경로인 제2 전송 게이트로 이루어진다.
따라서, 본 발명에 의하면 다 비트, 고속화 되어가는 메모리 소자의 경향에 맞추어 동시에 점점 문제시 되는 잡음 특히, 그라운드 바운스 노이즈 문제를 효과적으로 개선시킴으로서 제품 개발 기간 단축면에서나 제품 특성 개선, 특히 노이즈 마진 면에서 효과를 찾을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 2 는 본 발명에 의한 입력 버퍼의 그라운드 바운스 노이즈 억제 회로를 이용하여 반도체 장치의 입력버퍼와 출력 버퍼의 관계를 개략적으로 나타낸 회로도이다. 도면을 참조하여 그 구성을 설명하면, n 개의 어드레스 패드(42, 44, 48)에 연결된 같은 수의 입력 버퍼(52, 54, 58)와, 내부회로의 데이터를 출력하기 위하여 센싱하는 출력단의 n개의 센스 앰프(62, 64, 68) 및 상기 n 개의 센스 앰프에 접속된 n 개의 출력 버퍼(72, 74, 78)와 출력 버퍼에 연결된 n 개의 출력 패드(82, 84, 88)를 구비한 반도체 집적회로에 있어서, n 개의 상기 출력 버퍼의 출력이 모두 방전되어 로우 값을 나타내어 그라운드로 흐르는 전류가 최대로 될 때를 감지하는 낸드 게이트(92)와 인버터(94)로 이루어진 검출수단(90); 및 방전 전류가 최대가 될 때 상기 검출 수단(90)의 제어 신호로 상기 입력 버퍼와 그라운드사이에 저항(104)이 추가된 입력 버퍼의 방전 경로를 선택하는 스위칭 수단(100)으로 이루어진다.
이때의 스위칭 수단(100)은 상기 검출 수단의 제어신호에 따라 인버터(108)를 이용하여 배타적으로 개폐되어지는 상기 입력 버퍼와 그라운드를 직접접속 시킨 제1 경로인 제1 전송 게이트(102)와 상기 입력 버퍼와 그라운드 사이에 저항 R(104)을 추가시킨 제2 경로인 제2 전송 게이트(106)로 이루어진다.
그 전반적인 동작을 설명하면, 출력 버퍼가 로우값 0을 출력할 때, 즉 n 개의 센스 앰프(62, 64, 68)의 노드 S1부터 Sn까지 모두 하이일 때와 데이터 리드상태인가 하이일 때는 입력 버퍼 대 그라운드 스위칭 회로(100)의 제2 경로인 제2 전송게이트(106)가 열리고 제1 경로인 제1 전송 게이트(102)가 닫혀서 입력 버퍼가 직접 그라운드 라인에 접지되지 않고 저항 R(104)을 통해서 연결되게 한다. 이렇게 되면 그라운드 라인 자체에 존재하는 커패시턴스 값 C와 저항 R(104)의 직렬 연결에 의해서 로우 패쓰 필터(low-pass filter)가 구성되어서 그라운드 바운스 노이즈 VGB를 원하는 수준이하로 줄여 줄 수있다. 센스 앰프중 1 개라도 논리 값이 로우이면 위 그림의 센스 앰프 출력 검출 회로에 의해서 제2 경로의 제2 전송게이트(106)가 닫히고, 제1 경로의 제1 전송 게이트(102)가 열려서 입력 버퍼는 그라운드 라인에 직접 접지하게 되어 동작하게 된다. 사실 입력 버퍼와 그라운드 라인 사이에 저항이 존재하면 입력 버퍼의 동작 속도를 느리게 하여서 스피드 불이익(sped penalty)를 가지게 함으로써 노이즈가 가장 심한 상태이외에는 정상적인 그라운드 접지를 유지하는 것이 칩 특성향상에 좋다. 또 한가지 그라운드 바운스 노이즈 억제 회로의 동작 설명에서 빼놓을 수 없는 사항이 본 발명 회로가 실제 동작시 싸이클 관련 사항인데 연속 동작 순서는 다음과 같다. 어드레스 A번지에서 출력 버퍼의 출력 값이 로우일 때, 즉 센스 앰프가 모두 하이를 나타낼 경우 센스 앰프 출력 감지회로에 의해서 입력 버퍼대 그라운드 스위치 회로가 동작되어서 입력 버퍼와 그라운드 라인 사이에 저항 R이 추가 되는 데 이때 저항이 추가된 입력 버퍼는 바로 다음 싸이클에 적용된다는 것이다. 이러한 동작 메카니즘은 그라운드 바운스 노이즈 페일(fail) 현상에 근거한 것으로서, 실제로 A 번지의 출력 버퍼에서 발생한 그라운드 바운스 노이즈가 다음 싸이클의 읽기 동작에서 입력 버퍼의 그라운드 레벨을 흔들어서 페일을 유발시키는 것을 방지하기 위함이다.
도 3 은 본 발명의 다른 실시예로서, 전원 전압이 증가할 때를 감지하여 어드레스 입력 버퍼와 그라운드 라인 사이에 저항을 첨가함으로써 그라운드 바운스 노이즈를 감쇠시킬 수 있는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로도이다. 그 구성을 살펴보면, 소정의 개수의 입력 버퍼 및 소정 갯수의 출력 버퍼를 구비한 반도체 집적회로에 있어서, 전원 전압이 증가할때를 감지하는 감지 수단(110); 및 전원 전압이 일정 전압 이상이 되면 상기 감지 수단(110)의 출력 신호로 상기 입력 버퍼와 그라운드를 직접접속 시킨 상기 입력 버퍼의 방전 경로나, 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로중 어느하나를 배타적으로 선택하는 스위칭 수단(130)을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로로 이루어진다.
이때의 감지 수단(110)은 전류 미러형의 비교기(115, 116, 117, 118)를 이용하여 전원전압을 적정수의 다이오드(112, 113)를 거쳐 제1 입력으로 하고 기준 전압을 제2 입력으로하여 전압을 비교해서 비교결과를 상기 스위칭 수단(130)에 출력한다.
스위칭 수단(130)은 상기 감지 수단(110)의 출력신호에 따라 배타적으로 개폐되어지는 입력 버퍼(152, 154)와 그라운드를 직접접속 시킨 경로인 제1 전송 게이트(136)와, 상기 입력 버퍼(152, 154)와 그라운드 사이에 저항 R(140)을 추가시킨 경로인 제2 전송 게이트(138)로 이루어진다.
그 전반적인 동작을 설명하면, 먼저, 기준 전압이 3V이고 다이오드(112)를 구성한 PMOS의 문턱전압 Vtp가 1V라 가정하자. 전원전압 Vcc가 5V이상으로 커지면 노드 A는 Vcc-Vtp 만큼의 전압이 걸리게 된다. NMOS(117)의 게이트 전압 A가 기준전압인 NMOS(118)의 게이트 전압 3V보다 높기 때문에 두 NMOS(117, 118)의 빠지는 전류의 차에 의해서 노드 C가 하이가 되고 노드 D는 로우, 노드 E는 하이가 되어 입력 버퍼의 제2 경로인 제2 전송게이트(138)가 동작하고 제1 경로인 제1 전송게이트(136)가 동작하지 못하게 된다. 이렇게 제2 경로가 동작하여 입력 버퍼의 저항을 연결한 쪽으로 그라운드(Vss)가 연결되어 그라운드 바운스 노이즈를 로우 패쓰(low_pass) 필터링하여 감쇠시키게 된다. 이렇게하여 전원전압 vcc가 높아질 경우 입력 버퍼의 노이즈 마진 VIH를 좋게 할 수 있다. 반대로 노드 A가 기준전압보다 낮을 경우, Vcc가 5V 이하가 되면 노드 D는 하이, 노드 E는 로우가 되어 입력 버퍼의 제 1경로의 제1 전송게이트(136)를 구동하게 된다. 결국 본 발명의 제2 태양은 노이즈가 유발되는 높은 Vcc영역에서 입력 버퍼의 풀 다운 트랜지스터의 그라운드를 저항을 거치게 하므로써 그라운드 바운스 노이즈를 로우-패쓰 필터링하여 입력 버퍼에 대한 노이즈 마진을 개선시킨다.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
따라서, 본 발명에 의하면 다 비트, 고속화 되어가는 메모리 소자의 경향에 맞추어 동시에 점점 문제시 되는 잡음 특히, 그라운드 바운스 노이즈 문제를 효과적으로 개선시킴으로서 제품 개발 기간 단축면에서나 제품 특성 개선면, 특히 노이즈가 유발되는 높은 Vcc영역에서 노이즈 마진 면에서 효과를 찾을 수 있다.
Claims (6)
- 소정의 개수의 입력 버퍼와 센스 앰프 및 출력 버퍼를 구비한 반도체 집적회로에 있어서,소정 개수의 상기 출력 버퍼의 출력이 모두 방전되어 로우 값을 나타내어 그라운드로 흐르는 전류가 최대로 될 때를 감지하는 검출수단; 및방전 전류가 최대가 될 때 상기 검출 수단의 제어 신호로 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로를 선택하는 스위칭 수단을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
- 제1항에 있어서,상기 검출 수단은 방전 전류가 최대가 될 때를 검출하기 위하여 모든 상기 센스 앰프의 출력을 입력으로하는 낸드게이트 혹은 노아 게이트를 포함하여 이루어진 것을 특징으로하는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
- 제1항에 있어서,상기 스위칭 수단은 상기 검출 수단의 제어신호에 따라 배타적으로 개폐되어지는 상기 입력 버퍼와 그라운드를 직접접속 시킨 경로인 제1 전송 게이트와 상기 입력 버퍼와 그라운드 사이에 저항을 추가시킨 경로인 제2 전송 게이트로 이루어진 것을 특징으로하는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
- 소정의 개수의 입력 버퍼 및 소정 갯수의 출력 버퍼를 구비한 반도체 집적회로에 있어서,전원 전압이 증가할때를 감지하는 감지 수단; 및전원 전압이 일정 전압 이상이 되면 상기 감지 수단의 출력 신호로 상기 입력 버퍼와 그라운드를 직접접속 시킨 상기 입력 버퍼의 방전 경로나, 상기 입력 버퍼와 그라운드사이에 저항이 추가된 입력 버퍼의 방전 경로중 어느하나를 배타적으로 선택하는 스위칭 수단을 포함하여 이루어진 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
- 제4항에 있어서,상기 감지 수단은 전류 미러형의 비교기를 이용하여 전원전압을 적정수의 다이오드를 거쳐 제1 입력으로 하고 기준 전압을 제2 입력으로하여 전압을 비교해서 비교결과를 상기 스위칭 수단에 출력한 것을 특징으로하는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
- 제4항에 있어서,상기 스위칭 수단은 상기 감지 수단의 출력신호에 따라 배타적으로 개폐되어지는 상기 입력 버퍼와 그라운드를 직접접속 시킨 경로인 제1 전송 게이트와 상기 입력 버퍼와 그라운드 사이에 저항을 추가시킨 경로인 제2 전송 게이트로 이루어진 것을 특징으로하는 입력 버퍼의 그라운드 바운스 노이즈 억제 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067607A KR100233272B1 (ko) | 1996-12-18 | 1996-12-18 | 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067607A KR100233272B1 (ko) | 1996-12-18 | 1996-12-18 | 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048952A KR19980048952A (ko) | 1998-09-15 |
| KR100233272B1 true KR100233272B1 (ko) | 1999-12-01 |
Family
ID=19488963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067607A KR100233272B1 (ko) | 1996-12-18 | 1996-12-18 | 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233272B1 (ko) |
-
1996
- 1996-12-18 KR KR1019960067607A patent/KR100233272B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980048952A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664612B1 (en) | Noise filter | |
| US5295117A (en) | Semiconductor memory device and method for controlling an output buffer utilizing an address transition detector | |
| EP0608615B1 (en) | Clock driver circuits | |
| JP2623918B2 (ja) | 出力バッファ回路 | |
| US5517142A (en) | Output buffer with a reduced transient bouncing phenomenon | |
| JP3751406B2 (ja) | 半導体装置のパッド信号検出回路 | |
| JP3024774B2 (ja) | 回路素子 | |
| US6111422A (en) | Method of testing susceptibility to failure of functional circuitry embodied in an integrated circuit | |
| KR100233272B1 (ko) | 입력 버퍼의 그라운드 바운스 노이즈 억제 회로 | |
| US6282456B1 (en) | Digital audio processor | |
| US5151615A (en) | Noise absorbing circuit suitable for semiconductor integrated circuits | |
| KR920002746B1 (ko) | 반도체집적회로의 오동작방지회로 | |
| US5175751A (en) | Processor static mode disable circuit | |
| US6097218A (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
| JPH0552091B2 (ko) | ||
| EP0350943B1 (en) | Semiconductor integrated circuit including output buffer | |
| KR940008137B1 (ko) | 프리세트회로를 구비하는 데이타 출력버퍼 | |
| JP3339410B2 (ja) | ドライバ回路 | |
| KR950012028B1 (ko) | 저잡음 출력 구조를 가지는 반도체 메모리 장치 | |
| KR0179913B1 (ko) | 출력 인에이블 신호 발생 회로 | |
| KR960008138B1 (ko) | 출력버퍼회로 | |
| KR0186104B1 (ko) | 반도체 메모리소자의 그라운드 바운스 방지회로 | |
| KR19990057925A (ko) | 출력버퍼 제어회로 | |
| KR19980082531A (ko) | 반도체소자의 파워라인 장치 | |
| JP2500775B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |