JPS59161856A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS59161856A JPS59161856A JP3533283A JP3533283A JPS59161856A JP S59161856 A JPS59161856 A JP S59161856A JP 3533283 A JP3533283 A JP 3533283A JP 3533283 A JP3533283 A JP 3533283A JP S59161856 A JPS59161856 A JP S59161856A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ground
- voltage
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置に係シ、特に電源線及び接地線の
取シ万に関するものである。
取シ万に関するものである。
近年半導体集積回路装置は大規模化、高速動作化を目指
した新Ｌ７い製品が次々と開発されている。
した新Ｌ７い製品が次々と開発されている。
しかしながら、該大知模化、高速動作化に伴って、信号
の変位時に観測されるアンダー・シュート及びオーバー
・シュートと呼ばれる雑音特性が、代きな問題点として
認識されている。この雑音電圧は電流路のインダクタン
ス成分によって引！起ｊされる逆起電力が原因であり、
次式で表わされ゛る。
の変位時に観測されるアンダー・シュート及びオーバー
・シュートと呼ばれる雑音特性が、代きな問題点として
認識されている。この雑音電圧は電流路のインダクタン
ス成分によって引！起ｊされる逆起電力が原因であり、
次式で表わされ゛る。
ここで△■は雑音電圧、Ｌはインダクタンスｄｉ／ｄｉ
は変位電流である。高速動作を行う装置では該変位電流
が増大するし、装置の大規模化によってインダクタンス
が増大し、集積する回路の大規模化に伴って電流が増加
する事で、変位電流も増大するために雑音電圧は増々大
きくなる。この雑音電圧のうち電源側の雑音電圧はアン
ダー◆シュート時に実質的な電源電圧の低下を引き起し
、回路の動作可能電圧範囲を狭くする事になる。−万、
接地側の雑音電圧は入力電圧及び出力電圧を不安定にさ
せ、安定動作の妨けとなる。
は変位電流である。高速動作を行う装置では該変位電流
が増大するし、装置の大規模化によってインダクタンス
が増大し、集積する回路の大規模化に伴って電流が増加
する事で、変位電流も増大するために雑音電圧は増々大
きくなる。この雑音電圧のうち電源側の雑音電圧はアン
ダー◆シュート時に実質的な電源電圧の低下を引き起し
、回路の動作可能電圧範囲を狭くする事になる。−万、
接地側の雑音電圧は入力電圧及び出力電圧を不安定にさ
せ、安定動作の妨けとなる。
本発明の目的は雑音電圧を低減するか、又は、該雑音電
圧の発生源を分離する事で、安定で広い動作範囲を有す
る集積回路装置を提供する事にある。
圧の発生源を分離する事で、安定で広い動作範囲を有す
る集積回路装置を提供する事にある。
上記目的を達成するための本発明の構成は、入力回路部
分で用いられている電源配線及び接地配線を雑音電圧を
多く発生する他の内部回路部分で用いられている電源配
線及び接地配線と切シ離す事によって達成される。更に
該内部回路うちでも特に大きな雑音電圧を発生する出力
回路部分の電源配線及び接地配線を他の回路部分と切シ
離す事によって達成される。
分で用いられている電源配線及び接地配線を雑音電圧を
多く発生する他の内部回路部分で用いられている電源配
線及び接地配線と切シ離す事によって達成される。更に
該内部回路うちでも特に大きな雑音電圧を発生する出力
回路部分の電源配線及び接地配線を他の回路部分と切シ
離す事によって達成される。
一般にＭＯ８型トランジスターを用いた集積回路装置で
は第１図のような負荷トランジスタＱ Ｌ １ドライバ
トランジスタＱＤ’ｆｃ有する入力インバーター回路が
用いられているが入力端子は外部装置と接続されるため
に入力電圧■１は厳密に規定されている。しかしながら
他の内部回路で発生した接地側の雑音電圧が大きい場合
には接地電位が△■だけオーバーシー−トやアンダーシ
ー−ｈｔ−ルことで該入力電圧が■１＋Δ■からＶｌ−
△■までの間で変化して捉えられるので、該入力インバ
ータ回路の動作は不安定となり集積回路装置の望まれる
特性を満足する事はできなくカる。上記したような入力
インバーター回路の不安定な特性は、該雑音電圧の発生
源から入力回路の接地線を切如離す事で達成される。大
規模な集積回路装置において、該雑音電圧の発生は大部
分入力回路以外の部分で発生される為に、人出回路の接
地線を他の内部回路の接地線と切シ離す事で、入力回路
の接地電位は雑音の少ないものとなシ従って入力インバ
ーター回路は安定に動作する事が可能となる。また、電
源側の雑音電圧の影響は△Ｖのアンダーシュート時に電
源電圧）７ ｐがＶＤ−△Ｖとして捉えられる為、この
入力回路の動作範囲のうち特に最低電圧が△■だけ高く
なる事によって動作範囲が狭くなる。従って入力回路の
電源線を他の内部回路の電源線から切シ離すことによυ
動作範囲が狭くなる事を妨げる事が出来る。
は第１図のような負荷トランジスタＱ Ｌ １ドライバ
トランジスタＱＤ’ｆｃ有する入力インバーター回路が
用いられているが入力端子は外部装置と接続されるため
に入力電圧■１は厳密に規定されている。しかしながら
他の内部回路で発生した接地側の雑音電圧が大きい場合
には接地電位が△■だけオーバーシー−トやアンダーシ
ー−ｈｔ−ルことで該入力電圧が■１＋Δ■からＶｌ−
△■までの間で変化して捉えられるので、該入力インバ
ータ回路の動作は不安定となり集積回路装置の望まれる
特性を満足する事はできなくカる。上記したような入力
インバーター回路の不安定な特性は、該雑音電圧の発生
源から入力回路の接地線を切如離す事で達成される。大
規模な集積回路装置において、該雑音電圧の発生は大部
分入力回路以外の部分で発生される為に、人出回路の接
地線を他の内部回路の接地線と切シ離す事で、入力回路
の接地電位は雑音の少ないものとなシ従って入力インバ
ーター回路は安定に動作する事が可能となる。また、電
源側の雑音電圧の影響は△Ｖのアンダーシュート時に電
源電圧）７ ｐがＶＤ−△Ｖとして捉えられる為、この
入力回路の動作範囲のうち特に最低電圧が△■だけ高く
なる事によって動作範囲が狭くなる。従って入力回路の
電源線を他の内部回路の電源線から切シ離すことによυ
動作範囲が狭くなる事を妨げる事が出来る。
一刀出力回路はＭＯ８型トランジスターを用いた場合第
２図のようなトランジスタＱｐ１．Ｑｐ２ヲ有するイン
バーター回路が用いられるが、外部に接続された大きな
容量を駆動しなければならないため大きな電流が流れる
。特に、多数の出力端子を有する装置においては出力イ
ンバーク回路で流れる電流と他の内部回路で流れる電流
が、はぼ等しい装置もあシ、しかも通常該多数の出力イ
ンバータ回路は同時に動作するため変位電流が非常に大
きなものとなり雑音電圧に与える影響は特に著しい。従
って出力回路の電源配線及び接地配線を入力回路及び他
の内部回路から切り離す事によって、入力回路や他の内
部回路の電源電圧及び接地電圧に対する雑音電圧の与え
る影響が極端に減少し安定的で動作範囲の広い装色を製
造する事が可能となる。
２図のようなトランジスタＱｐ１．Ｑｐ２ヲ有するイン
バーター回路が用いられるが、外部に接続された大きな
容量を駆動しなければならないため大きな電流が流れる
。特に、多数の出力端子を有する装置においては出力イ
ンバーク回路で流れる電流と他の内部回路で流れる電流
が、はぼ等しい装置もあシ、しかも通常該多数の出力イ
ンバータ回路は同時に動作するため変位電流が非常に大
きなものとなり雑音電圧に与える影響は特に著しい。従
って出力回路の電源配線及び接地配線を入力回路及び他
の内部回路から切り離す事によって、入力回路や他の内
部回路の電源電圧及び接地電圧に対する雑音電圧の与え
る影響が極端に減少し安定的で動作範囲の広い装色を製
造する事が可能となる。
第３図に示すのは従来の装置における電源線１０及び接
地線２０の一インダクタンスであＦ） 、Ｌｌ 、Ｌｌ
’は半導体チップ内の金属配線が有するインダクタンス
であり、Ｌ２１ Ｌ２’は半導体チップと該チップを収
納するケースとを接続するボンディング線の有するイン
ダクタンスでありＩＪＳ ＋ Ｌ３’は該ケースの有す
るインダクタンスである。
地線２０の一インダクタンスであＦ） 、Ｌｌ 、Ｌｌ
’は半導体チップ内の金属配線が有するインダクタンス
であり、Ｌ２１ Ｌ２’は半導体チップと該チップを収
納するケースとを接続するボンディング線の有するイン
ダクタンスでありＩＪＳ ＋ Ｌ３’は該ケースの有す
るインダクタンスである。
第４図は本発明の方法によって入力回路２３出力回路２
１及び他の内部回路２２の電源端子ＶＤ及び接地端子を
切シ離した場合を示したものである。ここでは集積回路
装置の性能に大きな影響を与える入力回路２３の電源線
及び接地線は他の回路２１．２２のものと切シ離されて
いるため該電源線及び接地線を流れる電流は入力回路で
使用される少量の電流だけであるので該雑音電圧は微少
なものであシ入力電圧や動作範囲にはほとんど影響を与
えない。
１及び他の内部回路２２の電源端子ＶＤ及び接地端子を
切シ離した場合を示したものである。ここでは集積回路
装置の性能に大きな影響を与える入力回路２３の電源線
及び接地線は他の回路２１．２２のものと切シ離されて
いるため該電源線及び接地線を流れる電流は入力回路で
使用される少量の電流だけであるので該雑音電圧は微少
なものであシ入力電圧や動作範囲にはほとんど影響を与
えない。
他方大部分の集積回路装置では他の製品との互換性上端
子配置が決められておシその場合には電源端子及び接地
端子は各々１つづつ割シ当てられているだけである。従
って、上記の様な製品においては第５図に示すように入
力回路２３の電源線及び接地線を他の内部回路２２や出
力回路２１のものから切シ離すのに半導体チップ内の配
線だけを切シ離す事になる。こうする事で半導体チップ
内の配線が有するインダクタンスと変位電流による雑音
電圧が他の内部回路２２や出力回路２１の影響を受けな
いことで、小さくする事が可能となる。更に半導体チッ
プとケースとを接続するボンディング線をも−ｔ７１１
シ離す事で、ポンティング線の有するインダクタンスに
よる雑音電圧も他の内部回路２２や出力回路２１からの
影響を受けなくする事が可能になシ増々雑音電圧を減少
させる事も可能である。
子配置が決められておシその場合には電源端子及び接地
端子は各々１つづつ割シ当てられているだけである。従
って、上記の様な製品においては第５図に示すように入
力回路２３の電源線及び接地線を他の内部回路２２や出
力回路２１のものから切シ離すのに半導体チップ内の配
線だけを切シ離す事になる。こうする事で半導体チップ
内の配線が有するインダクタンスと変位電流による雑音
電圧が他の内部回路２２や出力回路２１の影響を受けな
いことで、小さくする事が可能となる。更に半導体チッ
プとケースとを接続するボンディング線をも−ｔ７１１
シ離す事で、ポンティング線の有するインダクタンスに
よる雑音電圧も他の内部回路２２や出力回路２１からの
影響を受けなくする事が可能になシ増々雑音電圧を減少
させる事も可能である。
以上述べたように本発明を用いる事で入力回路の電源電
圧や接地電圧の雑音電圧を小さくし、出力回路で発生す
る電源電圧や接地電圧の雑音の影響を他の回路へ及び影
響を最小にする事が出来て安定で動作範囲の広い集積回
路を提供する事が出来るようになる。
圧や接地電圧の雑音電圧を小さくし、出力回路で発生す
る電源電圧や接地電圧の雑音の影響を他の回路へ及び影
響を最小にする事が出来て安定で動作範囲の広い集積回
路を提供する事が出来るようになる。
第１図は入力インバーター回路であシ、第２図は出力イ
ンバータ回路であシ、第３図は従来の電源線及び接地線
の配置図であシ、第４図及び第５図は本発明による電源
線及び接地線の配置図である０ ここでＬＩ ＨＩｊ！’ ＋ Ｌ２１ Ｌ２’ ＨＬＢ
１ Ｌ３’・Ｌ４・Ｌ４’＋Ｌ５＋Ｌ５’ 、Ｌ６．
Ｌ６’、Ｌ７．Ｌ７′、ＬＢ、ＬＢＺＬｇＨＬｇ’ＩＬ
１ｏ。 Ｉｌｌ’は各々電源線と接地線のインダクタンスである
。 第 （区 め２画 第４図 第５ｍ
ンバータ回路であシ、第３図は従来の電源線及び接地線
の配置図であシ、第４図及び第５図は本発明による電源
線及び接地線の配置図である０ ここでＬＩ ＨＩｊ！’ ＋ Ｌ２１ Ｌ２’ ＨＬＢ
１ Ｌ３’・Ｌ４・Ｌ４’＋Ｌ５＋Ｌ５’ 、Ｌ６．
Ｌ６’、Ｌ７．Ｌ７′、ＬＢ、ＬＢＺＬｇＨＬｇ’ＩＬ
１ｏ。 Ｉｌｌ’は各々電源線と接地線のインダクタンスである
。 第 （区 め２画 第４図 第５ｍ
Claims (1)
- 入力回路の電源配線と接地配線の少くとも一万が他の内
部回路の電源配線及び接臀配線と異ることを特徴とする
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3533283A JPS59161856A (ja) | 1983-03-04 | 1983-03-04 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3533283A JPS59161856A (ja) | 1983-03-04 | 1983-03-04 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161856A true JPS59161856A (ja) | 1984-09-12 |
Family
ID=12438872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3533283A Pending JPS59161856A (ja) | 1983-03-04 | 1983-03-04 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161856A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264747A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electronics Corp | 半導体装置 |
| JPS63138760A (ja) * | 1986-12-01 | 1988-06-10 | Hitachi Ltd | 半導体集積回路 |
| JPS63160362A (ja) * | 1986-12-24 | 1988-07-04 | Oki Electric Ind Co Ltd | 集積回路の電源配線構造 |
| JPH02144937A (ja) * | 1988-11-28 | 1990-06-04 | Hitachi Ltd | 半導体集積回路装置及びその配線手法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100757A (en) * | 1980-12-16 | 1982-06-23 | Toshiba Corp | Integrated circuit |
-
1983
- 1983-03-04 JP JP3533283A patent/JPS59161856A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100757A (en) * | 1980-12-16 | 1982-06-23 | Toshiba Corp | Integrated circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264747A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electronics Corp | 半導体装置 |
| JPS63138760A (ja) * | 1986-12-01 | 1988-06-10 | Hitachi Ltd | 半導体集積回路 |
| JPS63160362A (ja) * | 1986-12-24 | 1988-07-04 | Oki Electric Ind Co Ltd | 集積回路の電源配線構造 |
| JPH02144937A (ja) * | 1988-11-28 | 1990-06-04 | Hitachi Ltd | 半導体集積回路装置及びその配線手法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101335518B (zh) | 半导体装置 | |
| KR100271844B1 (ko) | 실리콘 온 인슐레이터 구조의 상보형 금속 산화막 반도체 회로 | |
| EP0169210B1 (en) | Dynamic ecl circuit adapted to drive loads having significant capacitance | |
| Serneels et al. | A high-voltage output driver in a 2.5-V 0.25-/spl mu/m CMOS technology | |
| JPH055407B2 (ja) | ||
| JPH10150152A (ja) | レギュレータ内蔵半導体集積回路 | |
| CN101304212A (zh) | 可提升电压转换效率的电压转换装置 | |
| CN111656658B (zh) | 负电压生成电路和使用该负电压生成电路的电力转换装置 | |
| JP2020178206A (ja) | ゲートドライバおよび半導体モジュール | |
| KR100256149B1 (ko) | 유도 잡음 제거용의 대칭된 드라이브 회로 | |
| JPS59161856A (ja) | 集積回路装置 | |
| US20030080717A1 (en) | Semiconductor device | |
| US7330053B2 (en) | Prestage for an off-chip driver (OCD) | |
| JP2002076285A (ja) | 複数のｌｓｉを組み込んだ電気装置及びｌｓｉ | |
| US5561388A (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
| US5854567A (en) | Low loss integrated circuit with reduced clock swing | |
| JPH08139579A (ja) | 電流源及び半導体集積回路装置 | |
| US4631424A (en) | Multi-input logic circuit | |
| CN112799461B (zh) | 电流产生设备 | |
| CN113241944A (zh) | 同步升压dc-dc转换器的真关断电路及控制方法 | |
| JPS60141018A (ja) | バイポ−ラ−ｃｍｏｓ混成集積回路 | |
| JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
| KR100241346B1 (ko) | 평판 디스플레이 구동용 저 소비전력 고전압 디지털 신호 출력회로 | |
| JPH0766711A (ja) | 出力回路 | |
| JP2003347415A (ja) | 半導体集積回路システム |