DE4490400C2 - Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält - Google Patents

Description

Technisches Gebiet der Erfindung

Die Erfindung betrifft allgemein Herstellungstechniken für integrierte Schaltungen und insbesondere Herstellungstech­ niken für dreidimensionale integrierte Schaltungsanordnun­ gen.

Hintergrund der Erfindung

Bei der Herstellung von dreidimensionalen integrierten Schaltunsanordnungen bzw. Schaltkreisanordnungen, wie z. B. Multichip-Modulen wird eine Verbindungsschicht zwischen zwei Schichten mit aktiven Schaltkreisen angeordnet, die zum Durchführen und Weiterleiten von Signalen und Stromver­ sorgung dient. Es werden daher elektrisch leitende Kontakt­ löcher oder Durchkontaktierungen benötigt um Signal- und Stromversorgungsleitungen vertikal zwischen den Hauptflä­ chen der Verbindungsschicht bereitzustellen.

Bei vielen Applikationen besteht die Verbindungsschicht aus einer relativ dünnen Siliziumschicht (ungefähr 10 bis unge­ fähr 50 µm), die bearbeitet wird, so daß an Stellen, wo Durchkontaktierungen benötigt werden, Löcher gebildet wer­ den. Während eines nachfolgenden Metallisierungsschrittes wird in den Öffnungen bzw. Löchern ein geeignetes Metall abgelagert, um eine elektrisch leitende Verbindung von ei­ ner Seite der Siliziumschicht zu der anderen herzustellen.

Bei der Herstellung einer hochqualitativen Verbindung zwi­ schen den zwei Flächen mit niedrigem Wiederstand treten je­ doch oft Probleme auf. Diese Probleme sind teilweise auf die konventionellen Einkerb-Ätzprozesse in Silizium mit vertikalem Profil, wie z. B. Ätzen mit reaktiven Ionen, zu­ rückzuführen, die angewendet werden, um die Löcher für die Durchkontaktierung zu formen. Die nicht unerhebliche Tiefe (typisch im Bereich zwischen 10 bis 50 µm) in die die Me­ tallisierung abgelagert werden muß, in Kombination mit den im wesentlichen vertikalen Flächen der Seitenwände der Öff­ nungen kann zu Variationen der Metalldicke und Bedeckung in den Löchern führen. Dies führt zu der Bildung von elektri­ schen Verbindungen die alles andere als einen optimalen elektrischen Widerstand haben und keine optimalen Zuverläs­ sigkeitskriterien erfüllen.

Aus GB 2150749 A ist ein Verfahren zum Bilden elek­ trisch leitender Durchkontaktierungen in einer Halblei­ terschicht bekannt. Bei diesem bekannten Verfahren werden die Durchkontaktierungen in eine Mehrschichtstruktur ein­ gebracht, die ein Substrat, eine darauf aufgebrachte dielektrische Schicht und eine darauf aufgebrachte Halb­ leiterschicht umfaßt. In die Halbleiterschicht wird eine Öffnung geätzt, die bis zur dielektrischen Schicht reicht. Die Öffnung weist geneigte Seitenwände auf, die mit einer dielektrischen Schicht versehen werden. An­ schließend wird das Loch in der Mehrschichtstruktur mit einer Metallisierungsschicht versehen. Daran anschließend wird das Substrat entfernt und eine Öffnung durch die ur­ sprüngliche auf dem Substrat aufgebrachte dielektrische Schicht geätzt, so daß die Metallisierungsschicht in der Öffnung von unten her zugänglich ist. Schließlich wird auch von unten her eine Metallisierungsschicht aufge­ bracht, so daß sich eine ohmsche Durchkontaktierung ergibt.

Nachteilig bei diesem bekannten Verfahren ist es, daß nach der Einbringung des Loches in die Halbleiterschicht nicht nur die Seitenwände des Loches mit einer Oxid­ schicht überzogen werden müssen, sondern auch die Ober­ seite der Halbleiterschicht. Aufgrund der Unebenheiten - gerade Fläche, Loch, gerade Fläche - können sich hierbei Inhomogenitäten ergeben, was wiederum zu nicht ganz ein­ wandfreien Metallisierungen bzw. Durchkontaktierungen führen kann.

Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von elektrisch leitenden Durch­ kontaktierungen in einer Halbleiterschicht anzugeben, das eine verbesserte bzw. homogenere Metallisierung ermög­ licht. Weiter ist es Aufgabe der Erfindung eine Verbin­ dungsschicht mit einer solchen elektrisch leitenden Durchkontaktierung anzugeben.

Die Lösung dieser Aufgabe erfolgt in verfahrenstech­ nischer Hinsicht durch die Merkmale des Anspruchs 1 und durch eine Verbindungsschicht gemäß Anspruch 5.

Die elektrisch leitenden Durchkontaktierungen gemäß der vorliegenden Erfindung weisen folgende Vorteile auf:

• 1. Das Verfahren verwendet existierende Standardherstel­ lungsprozesse für Wafer und ist somit für die Massenproduk­ tion geeignet.
• 2. Die Durchkontaktierungen stellen einen niederohmigen Pfad für Signale und Stromversorgung zwischen den aktiven Schaltkreisschichten dar, wobei die Metallisierung stan­ dardmäßig in der üblichen Art und Weise erfolgt.
• 3. Die Durchkontaktierung ist ausgezeichnet elektrisch iso­ liert, in dem thermisch gewachsenes oder abgelagertes Sili­ ziumdioxid als Isolatormaterial dient.
• 4. Das gleichförmig geneigte Profil gewährleistet eine aus­ gezeichnete Metallbedeckung während der Metallisierung für große Leitfähigkeit und Zuverlässigkeit, selbst bei tiefen Durchkontaktierungen (50 µm).
• 5. Die durch das erfindungsgemäße Verfahren ermöglichte Kontrolle der Abmessungen bzw. Dimensionen ermöglicht es, die Durchkontaktierungen für photolithographische Ausrich­ tungsziele auf der Rückseite des Wafers zu verwenden (backside wafer photolithographic alignment targets).

Gemäß der vorliegenden Erfindung wird eine Verbindungs­ schicht zur Anordnung zwischen zwei aktiven Schaltkreis­ schichten bereitgestellt. Die Verbindungsschicht umfaßt ei­ ne Schicht aus Silizium mit einer ersten und einer zweiten Oberfläche, die einander gegenüberliegen. Eine erste Siliziumdioxidschicht wird auf der ersten Oberfläche und eine zweite Siliziumdioxidschicht wird auf der zweiten Oberfläche aufgebracht. Die Ver­ bindungsschicht umfaßt wenigstens eine elektrisch leitende Durchkontaktierung, die in einer Öffnung in der Silizium­ schicht angeordnet ist. Die Öffnung weist Seitenwände auf, die mit einer dritten Siliziumdioxidschicht und einem elektrisch leitendem Material, das einen oberen Kontakt bildet, be­ schichtet sind. Ein zweiter Kontakt wird von der Rückseite bzw. Unterseite der Siliziumschicht her gebildet, nachdem das Substrat entfernt worden ist.

Gemäß der vorliegenden Erfindung sind die Seitenwände ge­ neigt, so daß die Fläche der Öffnung bei der ersten Ober­ fläche der Siliziumschicht größer als bei der zweiten Ober­ fläche der Siliziumschicht ist, wodurch die Bedeckung mit Kontaktmaterial während des Schrittes der Metallisierung verbessert wird.

In einer zur Zeit bevorzugten Ausführungsform der Erfindung besteht die Siliziumschicht aus <100<-Silizium und weist eine Dicke im Bereich von ungefähr 10 bis 50 µm auf. Die Öffnung wird mittels KOH durch das <100<-Silizium geätzt, um ein nach innen geneigtes Seitenwandprofil mit einem Win­ kel von ungefähr 54,7° bereitzustellen.

Die Siliziumschicht wird von einer verklebten Silizium­ struktur abgeleitet, die ein Substrat, eine Schicht mit klebenden Oxid und der Siliziumschicht aufweist. Nachdem das Bearbeiten der Oberseite der Siliziumschicht abge­ schlossen worden ist, wird das Substrat entfernt, um die Unterseite der Siliziumschicht bearbeiten zu können.

Kurzbeschreibung der Zeichnung

Die vorstehend genannten und weitere Merkmale der Erfindung werden nunmehr anhand der nachfolgenden detaillierten Be­ schreibung der Erfindung im Zusammenhang mit der beigefüg­ ten Zeichnung verdeutlicht. Es zeigt:

Fig. 1a-1d jeweils eine nicht-maßstabsgetreue Schnittansicht einer Verbindungsschicht, die das erfindungsgemäße Verfahren illustriert; und

Fig. 2 eine nicht-maßstabsgetreue Schnittansicht zur Illustration der zwischen zwei aktiven Schalt­ kreisschichten angeordneten Verbindungsschicht.

Detaillierte Beschreibung der Erfindung

Ein zur Zeit bevorzugtes Verfahren zur Herstellung einer elektrischen Verbindungsschicht und insbesondere der Durch­ kontaktierungen darin wird nun anhand der Fig. 1a bis 1d beschrieben. Die Bearbeitung beginnt mit einer verklebten Siliziumstruktur 1, die ein Siliziumsubstrat 10, eine Schicht mit einem klebenden Oxid 12 und eine darüberliegen­ de Silizium-<100<-Filmschicht 14 aufweist. Das Silizium­ substrat 10 hat beispielsweise eine Dicke von ungefähr 500 µm, die dielektrische Schicht 12 aus SiO₂ eine Dicke von un­ gefähr 1 µm (10.000 Å) und die Silizium-Filmschicht 14 hat eine Dicke in einem Bereich von ungefähr 10 bis 50 µm. Geklebte Siliziumstrukturen mit diesem Charakteristiken sind im Han­ del erhältlich oder können mittels bekannter Herstellungs­ verfahren bereitgestellt werden.

Es sei darauf hingewiesen, daß die Lehre der vorliegenden Erfindung nicht auf die Anwendung mit Siliziumschichten be­ grent ist, die eine Dicke im Bereich von ungefähr 10 bis 50 µm aufweisen. Dieser spezielle Dickenbereich ist bei­ spielhaft und wird daher genannt und angewendet, weil die resultierende Verbindungsschicht die benötigte physische Stärke und Haltbarkeitscharakteristik aufweist, wenn sie mit einer Dicke in diesem Bereich hergestellt wird. Ein Halbleitermaterial mit einer Dicke außerhalb dieses Be­ reichs kann jedoch auch von der vorliegenden Erfindung pro­ fitieren. Allgemein gesprochen ist die Lehre der vorliegen­ den Erfindung vorteilhaft anwendbar bei Halbleiterschich­ ten, die eine Dicke aufweisen die zu nicht optimalen Me­ tallbedeckungen führt, wenn konventionelle Lochätzverfahren mit vertikalen Profil angewendet werden. Beispielsweise kann die Erfindung bei Halbleiterschichten mit einer Dicke von ungefähr 1 µm in vorteilhafter Weise angewendet werden.

In dem nachfolgend beschriebenen Beispiel beträgt die Dicke der Siliziumfilmschicht 14 ungefähr 25 µm.

In einem ersten Schritt wird eine 0,3 mm (3000 Å) dicke, thermische Siliziumdioxidschicht 16 auf der Siliziumfilmschicht 14 aufgewachsen. Ein Prozeß mit einem 1000°C heißen Dampf ist ein geeignetes Verfahren zum Aufwachsen der thermischen Si­ liziumdioxidschicht 16.

In einem zweiten Schritt wird eine Photolackschicht 18 auf­ gebracht und mit einer Durchkontaktierungsmaske mit einem Muster versehen. Die Durchkontaktierungsmaske weist ein Mu­ ster derart auf, daß eine Öffnung bzw. eine Apertur 20 an einer Stelle gebildet wird, an der eine Durchkontaktierung gewünscht ist. Der Durchmesser der Apertur 20 ist vorzugs­ weise größer als ungefähr die doppelte Dicke der Silizium­ filmschicht 14. Dieses Verhältnis zwischen dem Durchmesser der Apertur 20 und der Dicke der Filmschicht 14 resultiert aus den nach innen geneigten Seitenwänden der nachfolgend geätzten Öffnung durch die Filmschicht 14 und es hat sich herausgestellt, daß dies einen korrekten Durchmesser am Bo­ den bzw. am Ende der geätzten Öffnung gewährleistet.

Fig. 1a ist eine Schnittdarstellung, die die Struktur nach dem Bilden der Apertur 20 in der Photolackschicht 18 zeigt.

Als nächstes wird die 0,3 µm (3000 Å) dicke SiO₂-Schicht 16 durch die Apertur 20 hindurch entweder mittels BOE (Ätzung mit mit Oxidpuffer, buffered oxid etch) oder mittels Trocken­ plasmaätzung (dry plasma etching). Dies legt die obere Oberfläche der darunterliegenden Siliziumfilmschicht 14 im Bereich der Fläche der Apertur 20 frei. Die Photolack­ schicht 18 wird dann mittels eines üblichen Standardverfah­ rens entfernt.

In einem nächsten Verfahrensschritt wird die Siliziumfilm­ schicht 14 durch die Öffnung, die durch die Oxidschicht 16 geätzt worden ist, mittels KOH geätzt. Die Ätzgeschwindig­ keit in Silizium in vertikaler Richtung wurde mit 0,4 µm/Minute (4000 Å/Minute) gemessen, während es bei SiO₂ nur 0,00085 µm/Minute (8,5 Å/Minute) sind. Dieser signifikante Unterschied der Ätzgeschwindig­ keiten ermöglicht eine sehr hohe Selektivität (470 : 1) be­ züglich Silizium. KOH hat auch die Eigenschaft das es vor­ zugsweise in Richtung des Siliziumkristalls ätzt bzw. wirkt, so daß eine Neigung der Seitenwände 22 von 54,7° er­ reicht wird, wenn man <100<-Silizium ätzt. Die (10000 Å) 1 µm dicke klebende Oxidschicht 12 stellt einen hochselektiven "Ätzstopper" dar und führt zu einem hohen Belichtungsspiel­ raum.

Fig. 1b ist eine Schnittdarstellung, die die Struktur nach dem Ätzen der Siliziumfilmschicht 14 darstellt. Wie daraus zu ersehen ist, ist aufgrund der geneigten Seitenwände 22 die geätzte Öffnung an der oberen Oberfläche der Silizium­ schicht 14 größer als auf dem Boden der Siliziumschicht, die der SiO₂-Schicht 12 gegenüberliegt.

In einem nächsten Schritt wird eine 0,3 µm (3000 Å) dicke Kerb- bzw. Vertiefungsisolationsschicht 24 aus thermischen Silizium auf den geneigten Seitenwänden 22 aufgebracht. Die spezi­ elle Dicke der dielektrischen Schicht 24 ist so gewählt, daß die Schaltkreisanforderungen erfüllt werden. Auch kann ein aufgetragenes Oxid mitverwandt werden, das mittels LP- CVD oder PECVD hergestellt worden ist.

Die Leitermetallisierung wird dann flächig abgelagert. Bei­ spielsweise wird ein in üblicher Weise mittels Sputtern bzw. Vakuumabscheidung gebildeter 0,75 µm (7,500 Å) dicker Aluminium- Silizium-Kupfer-Film aufgetragen. Das jeweilige Metallisie­ rungsverfahren wird jedoch aufgrund der spezifischen Schaltkreisanforderungen ausgewählt. Nachfolgend wird die Leitermetallisierung mit einem Muster unter Verwendung von photolithographischen Standardtechniken und einem konven­ tionallen nassen oder trockenen Metallätzverfahren verse­ hen. Dies führt zu der Ausbildung eines Metallkontakts 26 auf den geneigten Seitenwänden 22 und der derüberliegenden dielektrischen Oxidschichten 24 und 16. Das spezifische Me­ tallisierungsmuster ist schaltkreisabhängig. Während dieses Schritts werden auch alle benötigten Leiterbahnen als Mu­ ster auf der Siliziumdioxidschicht 16 aufgebracht und aus­ gebildet.

Fig. 1c ist eine Schnittansicht, die die Struktur nach dem Mustern und Ätzen der Metallisierungsschicht und dem Aus­ bilden des oberen Metallkontakts 26 zeigt.

Unter Verwendung eines Transfer-Ausdünnungs-Prozesses (transfer-thinning process) wird die 1 µm-Kleboxid­ schicht 12 von der Rück- bzw. Unterseite her freigelegt, indem die obere Oberfläche auf einem Träger-Wafer (wie z. B. Saphir) montiert wird und dann das Siliziumsubstrat 10 mit­ tels KOH-Ätzung von der geklebten Siliziumstruktur 1 ent­ fernt wird. Der Träger-Wafer ist in den Figuren nicht dar­ gestellt.

Als nächstes wird unter Verwendung von photolithographi­ schen Ausrichtungszielen, definiert durch die mit elektri­ schem Leiter gefüllten Durchkontaktierungen, die frei lie­ gende 1 µm (10000 Å) dicke Kleboxidschicht 12 mit einem Muster versehen und unter Verwendung eines Standardätzverfahrens (naß- oder trocken), wie Kontaktflächenätzung ("pad etch") oder Kontaktlochätzung ("via etch"), das durch die klebende Oxidschicht 12 hindurchätzt, jedoch das bereits abgelagerte Metall des Kontaktes 26 nicht ätzt, aufgebrochen. Das Metall auf der Unterseite wird dann aufgebracht und unter Verwendung von standardmäßigen Herstellungsverfahren ausge­ formt, so daß ein unterer Kontakt 28 gebildet wird, der elektrisch zu dem oberen Kontakt 26 über eine Me­ tall/Metall-Zwischenschicht 30 gekoppelt ist. Dies vervoll­ ständigt die Verbindung von einer Seite der Siliziumschicht 14 zu der anderen und führt zu der Bildung einer Verbin­ dungsschicht 40 (Fig. 1d) mit tiefen Durchkontaktierungen 42, die durch den oberen Metallkontakt 26 mit geneigten Seitenwänden und dem gegenüberliegenden unteren Metallkon­ takt 28 definiert werden. Die dielektrischen Siliziumdioxidschichten 12, 16 und 24 stellen eine elektri­ sche Isolierung zwischen dem Leitermaterial der Durchkon­ taktierungen 42 und der Siliziumschicht 14 dar.

Das vorstehend beschriebene Verfahren wurde auf verschiede­ nen Wafern ausgeführt, die unterschiedlich dicke geklebte Siliziumfilme in einem Bereich von 10 bis 50 µm aufwiesen. Die Durchkontaktierungen 42 wurden mittels Schnitten und Rasterelektronenmikroskopie untersucht. Die Rasterelektro­ nenmikroskopie zeigte exzellente Metallisierungsschichten mit keinerlei sichtbaren Verdünnungen im Bereich der Durch­ kontaktierung 42. Ein Wafer wurde dann, wie vorstehend er­ wähnt, von der Rückseite her verdünnt bzw. dünner gemacht. Die durch die Durchkontaktierungen definierten Ausrich­ tungsziele wurden erfolgreich mittels eines photolitogra­ phischen Systems der Firma Canon, Typ MPA-600 verifiziert.

Die Gemäß der vorliegenden Erfindung hergestellten Durch­ kontaktierungen 42 besitzen eine Vielzahl von Vorteilen ge­ genüber konventionell hergestellten Durchkontaktierungen. U. a. folgende:

• 1. Das Verfahren verwendet existierende Standardherstel­ lungsprozesse für Wafer und ist somit für die Massenproduk­ tion geeignet.
• 2. Die Durchkontaktierungen 42 stellen einen niederohmigen Pfad für Signale oder Stromversorgung zwischen den aktiven Schaltkreisschichten dar, wobei die Metallisierung stan­ dardmäßig in der üblichen Art und Weise erfolgt.
• 3. Die Durchkontaktierung 42 ist ausgezeichnet elektrisch isoliert, indem thermisch gewachsenes oder abgelagertes Si­ liziumdioxid als Isolatormaterial dient.
• 4. Das gleichförmig geneigte Profil gewährleistet eine aus­ gezeichnete Metallbedeckung während der Metallisierung, was große Leitfähigkeit und Zuverlässigkeit, selbst bei tiefen Durchkontaktierungen (50 µm) gewährleistet.
• 5. Die durch das erfindungsgemäße Verfahren ermöglichte Kontrolle der Abmessungen bzw. Dimensionen ermöglicht es, die Durchkontaktierungen 42 für photolithographische Aus­ richtungsziele auf der Rückseite des Wafers zu verwenden (backside wafer photolithographic alignment targets).

Fig. 2 ist eine Schnittansicht eines Multichip-Moduls 50 und illustriert die Verbindungsschicht 40 wie sie zwischen einer ersten aktiven Schaltkreisschicht 44 und einer zwei­ ten aktiven Schaltkreisschicht 46 angeordnet ist. In der Praxis können mehr als zwei aktive Schaltkreisschichten verwendet werden, wobei eine geeignete Anzahl von Verbin­ dungsschichten 40 dazwischengeschaltet ist. Auch wenn nur eine Durchkontaktierung 42 dargestellt ist, sei darauf hin­ gewiesen, daß eine große Zahl von Durchkontaktierungen zur Bildung der Vertikalverbindungen zwischen den aktiven Schaltkreisschichten 44 und 46 gebildet sind. Das Modul 50 wird mittels Hybridtechniken hergestellt und kann Indium­ tropfen- bzw Indimupolsterkontakte 48 enthalten, um die ak­ tiven Schaltkreise elektrisch mit der Durchkontaktierung 42 zu koppeln. Die Verwendung einer Siliziumschicht 14 mit ei­ ner Dicke von bis zu 50 µm gewährleistet die benötigte Fe­ stigkeit und gewährleistet, daß die Verbindungsschicht 40 den Kräften und Belastungen wiedersteht, wie sie üblicher­ weise während der Hybridisierung auftreten.

Claims (6)

1. Verfahren zum Bilden einer elektrisch leitenden Durchkontaktierung in einer Halbleiterschicht, mit den Verfahrensschritten:
Bereitstellen einer Mehrschichtstruktur, mit: einem Substrat (10), einer ersten dielektrischen Schicht (12), die eine erste Oberfläche, die auf der Oberfläche des Substrates aufliegt, und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegen­ überliegt, und einer Halbleiterschicht (14), die eine ersten Oberfläche, die auf der zweiten Oberfläche der dielektrischen Schicht (12) aufliegt, und eine zweiten Oberfläche aufweist, die der ersten Oberfläche der Halbleiterschicht (14) gegenüberliegt;
Bilden einer zweiten dielektrischen Schicht (16) auf der zweiten Oberfläche der Halbleiterschicht (14);
Bilden von wenigstens einer Öffnung durch die zweite dielektrische Schicht (16), wobei die Öffnung eine Fläche umschließt, deren Größe eine Funktion der Dicke der Halbleiterschicht (14) ist;
Ausbilden von wenigstens einer Öffnung durch die Halbleiterschicht (14), um einen darunterliegenden Teil der zweiten Oberfläche der ersten dielektrischen Schicht (12) freizulegen, wobei die Öffnung Seiten­ wände (22) aufweist, die geneigt sind, so daß eine Fläche der Öffnung im Bereich der zweiten Oberfläche der Hableiterschicht (14) größer als im Bereich der ersten Oberfläche der Hableiterschicht ist;
Bilden einer dritten dielektrischen Schicht (24) auf den geneigten Seitenwänden (22);
Aufbringen eines elektrisch leitenden Materials (26) auf die geneigten Seitenwände (22) und auf den freigelegten Teil der zweiten Oberfläche der ersten dielektrischen Schicht (12);
Entfernen des Substrates (10), um die erste Ober­ fläche der ersten dielektrischen Schicht (12) freizulegen;
Bilden einer Öffnung durch die erste dielektrische Schicht (12), wobei die Öffnung bezüglich der Öffnung durch die Halbleiterschicht (14) ausgerichtet ist und einen Teil des elektrisch leitenden Materials (26) freigibt, das auf dem Teil der zweiten Oberfläche der ersten dielektrischen Schicht (12) aufgebracht worden ist; und
Aufbringen eines elektrisch leitenden Materials (28) in der durch die erste dielektrische Schicht (12) gebildeten Öffnung derart, daß das elektrisch leitende Material (26), das in die Öffnung durch die Halbleiterschicht (14) eingebracht worden ist, elektrisch mit dem elektrisch leitenden Material (28) gekoppelt wird, das in die Öffnung durch die erste dielektrische Schicht (12) eingebracht worden ist,
wobei die erste, zweite und dritte dielektrische Schicht (12, 16, 24) aus Siliziumdioxid besteht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (14) aus <100<-Silizium gebildet ist und daß der Schritt des Bildens der wenigstens einen Öffnung durch die Hableiterschicht (14) den Schritt des Ätzens des <100<-Siliziums (14) mit KOH umfaßt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet,
daß die Halbleiterschicht (14) aus <100<-Silizium in einer Dicke im Bereich von ungefähr 10 bis 50 µm besteht, und
daß die Öffnung durch die zweite Siliziumdioxidschicht (16) einen Durchmesser auf­ weist, der wenigstens ungefähr zweimal so groß wie die Dicke der <100<-Siliziumschicht (14) ist.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Neigung der Seitenwände (22) ungefähr 54,7° beträgt.

5. Verbindungsschicht zur Anordnung zwischen zwei akti­ ven Schaltkreisschichten (44, 46) mit einer Halbleiterschicht (14) mit wenigstens einer elektrisch leitendenen Durchkontaktierung (42) hergestellt nach einem der vorhergehenden Ansprüche.

6. Verbindungsschicht nach Anspruch 5, dadurch gekenn­ zeichnet, daß das elektrisch leitende Material (26, 28) aus Aluminium-Silizium-Kupfer besteht.