JPH07505982A - 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、一般的には集積回路製造技術に関し、特に、三次元集積回路アセンブ リーの製造技術に関する。

〔発明の背景〕

多チツプモジュールのような三次元集積回路アセンブリーの製造においては、二 つの活性回路層の間に配線層が配置されて、単一の電源経路指定機能（ｐｏｗｅ ｒ　ｒｏｕｔｉｎｇ　ｆｕｎｃｔｉｏｎｓ）が与えられる。その結果、二つの配 線層の主表面の間を垂直に信号および電カドレースを運ぶために、導電性のビア 又はフィードスルーが必要とされる。

多くの応用のために、配線層は比較的薄い（略１０〜５０μｍ）シリコン層を具 備しており、該シリコン層は加工されて、フィードスルーが必要とされる部位に 、該層を貫通する開口部が形成される。引き続くメタライゼーション工程におい て、適切な金属が該開口部内に蒸着され、シリコン層の片面から他面への導電性 接続が与えられる。

しかしながら、二つの表面の間に高品質かつ低抵抗の接続を得ようとすると、し ばしば困難な問題に遭遇する。この問題の一部は、垂直プロファイルのシリコン 溝を形成するための従来のエツチングプロセス、例えば、フィードスルー開口部 を形成するために用いる反応性イオンエツチングに起因する。かなりの深さく典 型的には１０〜５０μｍ）に亘ってメタライゼーション蒸着を施さなければなら ないことと、開口部側壁が本質的に垂直であることとが相俟って、開口部内の金 属膜厚およびカバレッジの変化をもたらす。これによって、最適な電気抵抗およ び信頼性よりも劣った、電気的接続が形成されてしまう。

従って、本発明の一つの目的は、半導体材料内に、信頼性のある低抵抗の電気的 フィードスルーの形成方法を提供することである。

本発明の更なる目的は、多チップ・モジュールで用いるのに適しており、また低 抵抗かつ高信頼性のフィードスルーを含んだ電気的配線層の形成方法を提供する ことである。

本発明の更に別の目的は、フィードスルーを有する電気的シリコン配線層であっ て、そのフィードスルーが、接触金属のステップカバレッジを改善するために内 側に傾斜した側壁を有しているシリコン配線層を提供することである。

〔発明の概要〕

三次元集積回路の垂直層の間で電気信号および電力を移動させる配線層および該 配線層の製造方法によって、上記の問題および他の問題は克服され、また本発明 の目的が達成される。この電気的配線層の重要な特徴は、配線層の一面から他。

面に信号ラインおよび電力を送るフィードスルーにある。本発明に従って製造さ れるこのフィードスルーは、以下に述べるものを含めて多くの利点を有している 。

第一に、この方法は現存の標準的なウェハー加工プロセスを用いるので、大量生 産（ｈｉｇｈ　ｖｏｌｕｍｅ　ｍａｎｕｆａｃｔｕ＋＋ｎｇ）が容易である。

第二に、標準的なメタライゼーションを用いているにもかかわらず、このフィー ドスルーは活性回路層間における信号または電力の低抵抗経路を与える。

第三に、このフィードスルーは、絶縁材料として熱的に成長され又は滞積された 二酸化シリコンを用いることによって、優れた電気的分離を与える。

第四に、均一に傾斜したプロファイルによって、深い（５０μｍ）フィードスル ー内であっても、高導電性および高信頼性を得るための金属の優れたステップカ バレッジが与えられる。

第五に、本発明の方法によって達成される寸法制御性は、フィードスルーを、裏 面ウェハー・フォトリソグラフィー・アラインメント・ターゲットに用いること を可能とする。

本発明に従えば、二つの活性回路層の間に配置するための配線層が提供される。

この配線層は、第一表面および第二表面（第一表面の反対側）を有するシリコン 層を含んでいる。

第一誘電体層か前記第一表面を覆って配置され、第二誘電体層が前記第二表面を 覆って配置される。配線層には、前記シリコン層を貫通する開口部内に形成され た少なくとも一つの導電性フィードスルーを含んでいる。この開口部は、誘電体 材料および頂面コンタクトを形成する導電性材料でコーティングされた側壁を有 している。第二コンタクトは、基板を除、去した後に、前記シリコン層の裏面か ら形成される。

本発明に従えば、前記側壁は、前記開口部の面積が前記シリコン層の第二表面で よりも前記第一表面でより大きくなるような傾斜を有しており、これによってコ ンタクト金属のステップカバレッジが改善される。

本発明の現在の好ましい実施例においては、前記シリコン層は＜１００＞シリコ ンからなり、略１０μｍ〜略５０μｍの厚さを有している。前記開口部は、この ＜１００＞シリコン層をＫＯＨでエツチングして形成され、略５４，７度で内側 に傾斜した側壁プロファイルが与えられる。前記第一誘電体層および第二誘電体 層、並びに前記誘電体コーティング材料は、全て二酸化シリコンからなっている 。

前記シリコン層は、累板、接合酸化物層およびシリコン層を含む接合シリコン構 造から得られる。このシリコン層の頂面加工を終了した後に、基板を除去するこ とにより、前記シリコン層の底面加工が可能になる。

〔図面の簡単な説明〕

本発明の上記特徴および他の特徴は、発明添付の図面を参照し、後述の発明の詳 細な記述を読むことによって更に明確に理解されるであろう。ここで、 図１ａ〜１ｄの夫々は、本発明の方法を示す配線層の断面図（実寸法ではない） である。

図２は、二つの活性回路層の間に配置された配線層を示す断面図（実寸法ではな い）である。

〔発明の詳細な説明〕

電気的配線層、特にそのフィードスルーを製造する現在の好ましい方法を、図１ ａ〜１ｄを参照して説明する。シリコン基板１０、接合酸化物層１２および重層 された＜１００＞シリコン膜層１４を含む接合シリコン構造体１について、加工 が開始される。−例を挙げれば、シリコン基板１０の厚さは略５００　μｍ　Ｓ Ｓ　ｉＯ２誘電体屑１２の厚さは略１０．０００オングストローム、シリコン膜 層１４の厚さは略１０〜５０μｍである。これら特徴を有する接合シリコン構造 体は、商業的に入手可能であるか、或いは公知の技術を用いて製造することがで きる。

なお、本発明の教示は、略１０〜５０μｍの厚さを有するシリコン層を使用する 場合のみに限定されるものではない。この厚さ範囲は単なる例示であり、この実 施例で上記厚さを採用したのは、この範囲の厚さを有するように加工されたとき に、配線層は必要な物理的強度および合成を示すからである。しかしながら、上 記範囲外の厚さを有する半導体材料層でも、本発明の教示による利益を受けるこ とかできる。本発明の教示は一般に、半導体層が、従来の垂直プロファイル孔エ ツチングプロセスを用ると、最適な金属カバレッジよりも劣った結果を生じるよ うな厚さを有する場合に利点を有する。例えば、略１μｍの厚さを有する半導体 層は、本発明の教示による利益を得ることかできる。

上記の例において、シリコン膜層１４の厚さは略２５μｍである。

第一ステップでは、熱酸化により、シリコン膜層１４上に厚さ３０００オングス トロームの二酸化シリコン層１６を成長させる。熱酸化により二酸化シリコン層 １６を成長させる方法としては、１０００℃の蒸気プロセスが適している。

第ニステップでは、フォトレジスト１８を堆積し、フィードスルーのマスクを用 いて該フォトレジスト１８をパターンニングする。このフィードスルーマスクは 、フィードスルーが望まれる場所に孔２０を形成するようにパターンニングされ る。孔２０の径は、好ましくはシリコン膜層１４の厚さの略２倍よりも大きい。

このような孔２０の径とシリコン膜層１４の厚さとの間の関係は、引き続きシリ コン膜層１４を貫通してエツチングにより形成される開口部の内側に傾斜した側 壁を与えることに由来するものであり、この関係によって、エツチングされた開 口部の底部に正しい直径が得られること図１ａは、フォトレジスト層１８に孔２ ０を形成した後の構造を示す断面図である。

次に、厚さ３０００オングストロームのＳ　Ｌ　０２層１６を、孔２０を介して 、干渉オキサイドエッチ（Ｂ　ＯＥ）又はドライ・プラズマエツチングによって エツチングする。これにより、下地のシリコン膜層１４の頂面が孔２０の領域内 に露出される。次いで、標準の剥離プロセスによって、フォトレジスト層１８を 剥がして除去する。

次のステップでは、酸化膜層１６のエツチングで形成された開口部を介して、Ｋ ＯＨによるシリコン膜層１４のエツチングを行なう。シリコンの縦方向のエツチ ング速度は４０００オングストロ一ム／分であるのに対して、Ｓ　ｌ　０２のエ ツチング速度は８．５オングストロ一ム／分に過ぎない。このエツチング速度の 顕著な差によって、シリコンに対する極めて高い選択性（４７０：　１）が与え られる。また、Ｋ　ＯＨによるエツチングは、＜　１．００　＞シリコンをエツ チングしたときに５４．７度の傾斜した側壁が得られるような、シリコン結晶に 沿った異方性エツチングの性質を有している。１０．０００オングストロームの 接合酸化物層１２は、選択性の高い「エツチングストッパ」ヲ提供し、高レベル のプロセス自由度をもたらす。

図１ｂは、シリコン膜層１４を上記のようにエツチングした後の構造を示す断面 図である。図示のように、傾斜した側壁２２に起因して、エツチングされた開口 部の径は、シリコン層１４の頂面側の方か、該シリコン層の底面側（Ｓ１０２層 １２に隣接した而）よりも大きくなっている。

次のステップでは、傾斜側壁２２上に、厚さ３０００オングストロームの二酸化 シリコンからなるトレンチ分離層２４を、熱的に（熱酸化）成長させる。この誘 電体層２４の具体的な厚さは、回路の要求に適合するように選択される。また、 ＬＰＣＶＤまたはＰＥＣＶＤによって成長させた堆積酸化膜を用いてもよい。

次いで、全面に導電性メタライゼーション蒸着を行なう。

例えば、標準のスパッタリングにより、７５００オングストロームのアルミニウ ム／シリコン／銅膜を形成する。しかし、具体的なメタライゼーション系は、具 体的な回路要求に合致するように選択すればよい。次に、標準のフォトリソグラ フィー技術および従来の湿式または乾式の金属エツチングプロセスを用いて、導 電性メタライゼーション層をパターンニングする。これによって、傾斜側壁の２ ２上には、酸化物誘電体層２４．１６に積層された金属コンタクト２６が形成さ れる。

メタライゼーション層の具体的なパターンは、回路要求に依存して決定される。

このステップにおいては、必要な他の導電性配線も同時に、二酸化シリコン層１ ６上にパターンニングにより形成される。

図１ｃは、メタライゼーション層のパターンニングおよびエツチング、並びに頂 面の金属コンタクト２６の形成を行なった後の構造を示す断面図である。

移動間伐プロセス（ｔｒａｎｓｆｅｒ　ｔｈｉｎｎｉｎｇ　ｐｒｏｃｅｓｓ）を 用いて、まず上記構造体の頂面をキャリアウェハー（例えばサファイア）にマウ ントし、次いでＫ　ＯＨエツチングにより接合シリコン構造１からシリコン基板 １０を除去することにより、厚さ１０．０００オングストロームの接合酸化物層 １２を露出させる。

なお、キャリアウェハーは図示されていない。

次に、導電材を充填されたフィードスルーにより定義されたフォトリソグラフィ ー・アラインメント・ターゲットを用いて、接合酸化物層１２をエツチングする が、既に蒸着されたコンタクト２６の金属はエツチングしない標準の「パッドエ ッチ」　（湿式または乾式のプロセス）を用いることにより、露出された１０． ０００オングストロームの接合酸化物層１２をパターンニングし、開孔する。次 いで、標準の加工プロセスを用いることにより裏面金属を蒸着し、パターンニン グして、金属／金属の界面領域３０に沿って頂面コンタクト２６と電気的に結合 された裏面コンタクト２８を形成する。これによって、シリコン層１４の片面か ら他面への接続が完成し、頂面金属コンタクト２６により定義される深いフィー ドスルー４２を有し、且つ傾斜側壁および隣接した裏面金属コンタクト２８を有 する配線層４０が形成される（図１６）。二酸化シリコン誘電体層１２．１６お よび２４は、フィードスルー４２の導電性材料とシリコン層１４との間の電気的 分離を与える。

上記の方法を、１０〜５０μｍの種々の厚さの接合シリコン膜を有する幾つかの ウェハー上で実施した。そのフィードスルー４２を、断面および走査電子顕微鏡 （ＳＥＭ）を用いて評価した。ＳＥＭの結果では、フードスルー４２内にメタラ イゼーションの薄い部分は観察されず、優れたステップカバレッジが確認された 。次いで、既述したようにして、ウェハーの裏面間伐を行なった。フィードスル ーで定義されたアラインメント・ターゲットは、キャノン社のＭＰＡ−６００フ オトリソグラフイー装置を用いて首尾よく確認された。

本発明によるフィードスルー４２の加工は、従来の方法で形成されたフィードス ルーに比較して、下記の利点を含む多くの利点を有している。

第一に、この方法は現在の標準的なウエハ−加エプロセスを用いているので、大 量生産か容易である。

第二に、標準的なメタライゼーションを用いているにもかかかわらず、フィード スルー４２は活性層間における信号または電力のための低抵抗経路を提供する。

第三に、このフィードスルー４２は、絶縁材料として熱的成長（熱酸化）または 滞積（蒸着）による二酸化シリコンを用いることによって、優れた電気的分離を 与える。

第四に、均一に傾斜したプロファイルによって、深い（５０μｍ）フィードスル ー内であっても、高導電性および高信頼性を得るための金属の優れたステップカ バレッジが与えられる。

第五に、本発明の方法によって達成される寸法制御性は、フィードスルーを、裏 面ウェハー・フォトリソグラフィー・アラインメント・ターゲットに用いること を可能とする。

図２は、多チップ・モジュール５０の断面図であり、第一の活性回路層４４と第 二の活性回路層４６との間に配置された配線層４０を示している。実際問題とし ては、適切な数の配線層４０を配置すれば、三以上の活性回路層を用いてもよい 。一つのフィードスルー４２だけが図示されているけれども、活性回路層４４お よび４６の間で縦方向の接続を与えるために、多くのフィードスルーを形成して もよい。モジュール５０は混成技術（ハイブリダイゼーション技術）によって製 造され、また活性回路層をフィードスルー４２に電気的に結合するために、イン ジウム・バンプコンタクト４８を用いてもよい。厚さ５０μｍまでのシリコン層 １４を使用することにより、配線層４０に必要な剛性が与えられ、また配線層は 混成化の際に負荷される力に絶えることができる。

以上、本発明を好ましい実施例に関連して説明したが、当業者は、本発明の範囲 および精神を逸脱することなく、その形態および詳細に変更を加え得ることを理 解するであろう。

ＦＩＧ、　１ｂ。

ＦＩＧ、　ｌｃ。

Claims (9)

【特許請求の範囲】
1. １．半導体層内に導電性フィードスルーを形成する方法であって、 基板と、該基板の表面を覆う第一表面およびこの第一表面とは反対側の第二表面 を有する誘電体層と、該誘電体層の前記第二表面を覆う第一表面および該第一表 面とは反対側の第二表面を有する半導体層とを含む多層構造体を製造する工程と 、 前記半導体層を貫通する少なくとも一つの開口部（その側壁は、該開口部の径が 半導体層の第一表面側よりも第二表面側の方で大きくなるように傾斜している） を形成して、前記誘電体層の第二表面の一部を露出させ、更に前記開口部の側壁 を誘電材料で被覆する工程と、 前記傾斜した側壁および前記誘電体層の露出した第二表面部分に、導電性材料を 蒸着する工程と、前記基板を除去して、前記誘電体層の第一表面を露出させる工 程と、 前記半導体層を貫通する開口部に一致させて、前記誘電体層を貫通する開口部を 形成し、前記誘電体層の第二表面部分に蒸着された前記導電性材料の一部を露出 させる工程と、前記誘電体層を貫通して形成された前記開口部内に導電性材料を 蒸着し、この誘電体層を貫通する開口部内の導電性材料を、前記半導体層を貫通 する開口部内に蒸着された前記導電性材料に電気的に結合させる工程とを具備し た方法。
2. ２．請求の範囲第１項に記載の方法であって、前記半導体層が＜１００＞シリコ ンであり、前記半導体層を貫通する少なくとも一つの開口部を形成する工程が前 記＜１００＞シリコンをＫＯＨでエッチングする工程を含む方法。
3. ３．請求の範囲第１項に記載の方法であって、前記半導体層を貫通する少なくと も一つの開口部を形成する工程には、その初期工程として、 前記半導体層の前記第二表面上に誘電体層を形成する工程と、 該誘電体層を貫通する孔（その面積は、前記半導体層の厚さの関数である）を開 孔する工程とが含まれる方法。
4. ４．請求の範囲第１項に記載の方法であって、前記半導体層が略１０μｍ〜５０ μｍの厚さを有する＜１００＞シリコンからなり、また前記半導体層を貫通する 少なくとも一つの開口部を形成する工程が、 前記＜１００＞シリコン層の前記第二表面上に酸化物層を形成する工程と、 該酸化物層を貫通する孔（その径は、前記＜１００＞シリコン層の厚さの少なく とも略２倍である）を開孔する工程と、該孔を介して、前記＜１００＞シリコン をＫＯＨでエッチングする工程とが含まれる方法。
5. ５．請求の範囲第２項に記載の方法であって、前記傾斜が５４．７度に略等しい 方法。
6. ６．二つの活性回路層の間に配置するための配線層であって、 第一表面および該第一表面とは反対側の第二表面を有するシリコン層と、 前記第一表面上に形成された第一誘電体層と、前記第二表面上に形成された第二 誘電体層と、前記シリコン層を貫通する開孔部内に形成された少なくとも一つの 導電性フィードスルーとを具備し、前記開孔部は誘電体材料でコーティングされ た側壁を有し、また該誘電体コーティングの上には導電性材料が形成されており 、更に、前記側壁は、前記開孔部の面積が前記シリコン層の第二表面でよりも前 記シリコン層の第一表面でより大きくなるような傾斜を有している配線層。
7. ７．請求の範囲第６項に記載の配線層であって、前記シリコン層は略１０μｍ〜 略５０μｍの厚さを有する＜１００＞シリコンからなり、また前記開孔部は前記 ＜１００＞シリコン層をＫＯＨでエッチングして形成されており、更に前記傾斜 は５４．７度に略等しい配線層。
8. ８．請求の範囲第７項に記載の配線層であって、前記導電性材料がアルミニウム ／シリコン／銅からなる配線層。
9. ９．請求の範囲第７項に記載の配線層であって、前記第一誘電体層、第二誘電体 層および前記誘電体コーティング材料が全て二酸化シリコンからなる配線層。