JP2773613B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2773613B2
JP2773613B2 JP5326215A JP32621593A JP2773613B2 JP 2773613 B2 JP2773613 B2 JP 2773613B2 JP 5326215 A JP5326215 A JP 5326215A JP 32621593 A JP32621593 A JP 32621593A JP 2773613 B2 JP2773613 B2 JP 2773613B2
Authority
JP
Japan
Prior art keywords
film
conductor
insulating film
contact hole
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5326215A
Other languages
English (en)
Other versions
JPH07153842A (ja
Inventor
晋也 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5326215A priority Critical patent/JP2773613B2/ja
Publication of JPH07153842A publication Critical patent/JPH07153842A/ja
Application granted granted Critical
Publication of JP2773613B2 publication Critical patent/JP2773613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクトホールを有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】従来、半導体装置の高密度化に伴ない、
フォトリソグラフィー技術の解像度を超えた微細コンタ
クトホールの形成技術が提案されている(例えば、特公
平2−121336号、特公平3−106056号)。
以下に、従来の微細コンタクトホール形成技術を図を用
いて説明する。図8、図9及び図10、図11は従来技
術における製造工程断面図である。図8、図9におい
て、(1)はP型シリコン基板、(2)は素子分離用L
OCOS酸化膜、(3)はゲート電極、(4)はN+
散層領域、(5)は二酸化シリコン膜、(7)はフォト
レジストである。フォトリソグラフィー技術を用いて、
所定のパターンに加工し、コンタクトホール部(8)を
開口する(図8(a))。その後ウェットエッチング法
を用いて、BPSG膜(6)の一部をエッチング除去
し、異方性ドライエッチング法により、BPSG膜及び
二酸化シリコン膜(5)をエッチング除去し、コンタク
トホール(9)を形成する(図8(b))。
【0003】その後、絶縁膜(10)をCVD法を用い
て所望の膜厚を成長し(図9(c))、(この絶縁膜
(10)は、ステップカバレッヂの良好なHTO膜など
を使用することが望ましい。)異方性ドライエッチング
法を用いて全面エッチングを施す。これによりコンタク
トホール(9)内部の側壁部に絶縁物サイドウォール
(11)を形成する(図9(d))。このサイドウォー
ル(11)の厚さは、成長する二酸化シリコン膜等によ
る絶縁物の厚さを変えることにより制御することがで
き、コンタクトホール(12)のサイズを制御すること
が可能となる。これにより後に形成される導体層と、下
層導体層であるゲート電極(3)との絶縁を行ない、フ
ォトリソグラフィー技術の解像度及び位置合わせ精度に
余裕をもたすことが可能となる。
【0004】また、第2の従来例を製造工程断面図、図
10、図11を用いて説明する。図10において(1
3)は多結晶シリコン膜、(14)は二酸化シリコン膜
である。BPSG膜(6)上にCVD法を用いて、多結
晶シリコン膜(13)と二酸化シリコン膜(14)を所
望の膜厚に順次堆積させたのち、フォトリソグラフィー
技術を用いて、コンタクトホール開口部(8)を形成
し、図10(a)を得る。その後、異方性ドライエッチ
ング技術を用いて二酸化シリコン膜(14)および多結
晶シリコン膜(13)を順次エッチング除去し、ホール
(15)を形成する(図10(b))。
【0005】CVD法により、第2の多結晶シリコン膜
を所望の膜厚に成長したのち、異方性ドライエッチング
技術を用いて全面エッチングを施す。これにより、ホー
ル(15)内部側壁部に多結晶シリコンのサイドウォー
ル(16)が形成される(図11(c))。このとき二
酸化シリコン膜(14)は、多結晶シリコン膜の全面エ
ッチング時のストッパーの役割をはたす。次に、多結晶
シリコン膜(13)および多結晶シリコンのサイドウォ
ール(16)をマスクにして、異方性ドライエッチング
法により二酸化シリコン膜(14)、BPSG膜
(6)、二酸化シリコン膜(5)を同時にエッチグ除去
し、図11(d)が得られる。これにより、得られたコ
ンタクトホール(12)のサイズは第2の多結晶シリコ
ン膜の膜厚を変えることにより制御することができる。
【0006】
【発明が解決しようとする課題】以上説明した2つの従
来例のうち、第1の従来例では、絶縁物のサイドウォー
ル(11)を形成する際の異方性ドライエッチング法に
よる全面エッチングにより、BPSG膜(6)の一部が
同時にエッチング除去されるため、層間絶縁膜の膜減り
による、ゲート電極(3)と後に形成される導体層との
シリコン基板に垂直方向での絶縁膜厚の安定確保が困難
であった。また、第2の従来例では、層間絶縁膜を異方
性ドライエッチング法により除去し、コンタクトホール
(12)を形成するとき、マスクとなる多結晶シリコン
膜のサイドウォール(16)の膜減りにより、所望のコ
ンタクトサイズより拡大し、下層導体層と、後に形成す
る導体層とのシリコン基板に水平方向での絶縁膜厚の確
保が困難であったという課題があった。
【0007】
【課題を解決するための手段】本発明は、第1の絶縁膜
上に、第1の導電体膜と、第2の絶縁膜と、第2の導電
体膜を順次堆積させる工程と、該第2の導電体膜を異方
性ドライエッチング法を用いて選択的にエッチング除去
し、前記第2の絶縁膜を露出させる工程と、第3の絶縁
膜をCVD法を用いて、前記第2の導電体膜上部及び側
壁と前記第2の絶縁膜の露出部上に、前記第2の絶縁膜
上より、前記第2の導電体膜上の方が膜厚が厚くなるよ
うに堆積させる工程と、該第3の絶縁膜及び前記第2の
絶縁膜を異方性ドライエッチング法を用いて前記第1の
導電体膜が露出するまでエッチング除去する工程と、露
出した該第1の導電体膜を異方性ドライエッチング法に
より除去する工程と、該第1の導電体膜及び前記第2の
導電体膜をマスクとして、前記第1の絶縁膜、前記第2
の絶縁膜及び前記第3の絶縁膜をエッチング除去する工
程を有することを特徴とする、半導体基板上の第1の絶
縁膜と、該第1の絶縁膜上の第1の導電体膜と、該第1
の導電体膜上の第2の絶縁膜と、該第2の絶縁膜上の第
2の導電体膜と、前記第1の導電体膜と前記第2の導電
体膜とを接続する第1のコンタクトホールと、該第1の
コンタクトホールの内側に前記第1の導電体膜と該第1
の導電体膜より下層の導電体層とを接続する第2のコン
タクトホールを有する半導体装置の製造方法であり、ま
た前記第3の絶縁膜が、オゾンTEOS・NSG膜であ
ることを特徴とするものである。また前記第1の導電体
膜、及び第2の導電体膜が多結晶シリコン膜、金属ある
いはシリサイド化合物であることを特徴とするものであ
る。
【0008】そして、本発明によれば、層間絶縁膜上
に、第1の導電体層と絶縁膜と第2の導電体層を順次積
層する工程と、第2の導電体層をフォトリソグラフィー
技術を用いて、エッチング除去する工程と、オゾンTE
OS・NSG膜の選択性を利用し、第2の導体層の開口
部の絶縁膜上より、第2の導電体層の上部及び側壁部に
厚く、NSG膜を成長する工程と、上部及び側壁部にN
SG膜を残し、第2の導電体層開口部の絶縁膜及びNS
G膜を異方性ドライエッチング法により除去する工程
と、該NSG膜をマスクにして、第1の導電体層を異方
性ドライエッチング法により除去する工程と、第1及び
第2の導電体層をマスクにして、NSG膜及び層間絶縁
膜をエッチング除去する工程を有することにより解決す
るものである。
【0009】
【作用】本発明によれば、微細コンタクトホールを開口
するための異方性ドライエッチングを施す際に、第1の
導電体膜がマスクとなるため、下層導電体層と、後に形
成される導電体層との層間絶縁膜厚が変化することがな
く、シリコン基板垂直方向における絶縁が充分確保され
る。また、従来例の様なサイドウォールを使用しないた
め、微細コンタクトホールを開口するための異方性ドラ
イエッチングにより、所望コンタクトサイズが拡大する
ことがなく、シリコン基板に水平方向の絶縁膜厚も同時
に確保することが可能となるものである。
【0010】
【実施例】以下、本発明による半導体装置及びその製造
方法の実施例を図面により詳細に説明する。 [実施例1]図1は本発明の実施例による半導体装置の
断面図、図2、及び図3はその製造方法を説明する製造
工程断面図である。図1、図2、及び図3において、
(17)は第1の導電体膜、(18)は絶縁膜、(1
9)は第2の導電体膜である。他の符号は上述した図
8、図9と同じである。図2(a)にてBPSG膜
(6)上に、例えば窒化チタン膜をスパッタ法を用い
て、500〜1000Å程度堆積させ、第1の導電体層
(17)を形成したのち、絶縁膜(18)を、例えばC
VD法により二酸化シリコン膜を約200〜500Å程
度成長させる。その後、絶縁膜(18)上に第2の導電
体膜とする窒化チタン膜(19)を、スパッタ法を用い
て約1000Å程度形成する。フォトリソグラフィー技
術を用いて所定のパターンに加工する。
【0011】次に、異方性ドライエッチング法を用い
て、第2の導電体膜(19)の窒化チタン膜をエッチン
グ除去し、図2(b)を得る。次いで、CVD法により
オゾンTEOS・NSG膜を導電体膜と絶縁膜との選択
性を利用し、第1の導電体膜と第2の導電体膜間の絶縁
物上で薄く、第2の導電体膜上で厚く形成する。例えば
図2(b)に示す第2の導電体膜(19)の開口部(2
0)のサイズが0.5μmであるとき、第2の導電体膜
上で、オゾンTEOS・NSG膜を約1500Å程度成
長させ、第2の導電体膜開口部(20)の側壁部にも同
程度の膜厚が成長する。また第2の導電体膜開口部(2
0)の絶縁膜上では約500Å程度成長するため、図3
(c)の形状が得られる。
【0012】このとき、第2の導電体膜開口部(20)
は、オゾンTEOS・NSG膜(21)により、図3
(c)に示す開口部(23)に縮小される。その後、異
方性ドライエッチング法を用いて、開口部(23)のオ
ゾンTEOS・NSG膜(21)と、絶縁膜(18)を
全面エッチングにより同時に除去し、開口部(24)が
形成され、開口部(24)のサイズは約0.3μm程度
となり、図3(d)が得られる。オゾンTEOS・NS
G膜(21)をマスクにして、第1の導電体層(17)
を異方性ドライエッチング法によりエッチング除去し、
図3(e)が得られ、次いで、開口部(20)の第1の
導電体層(17)および第2の導電体層(19)をマス
クにして、全面エッチングを施し、オゾンTEOS・N
SG膜(21)、BPSG膜(6)、二酸化シリコン膜
(5)を同時にエッチング除去する。以上の工程により
微細コンタクトホール(12)が完成し、図1のような
断面のものが得られる。
【0013】以上のように本発明の実施例1によれば、
微細コンタクトホールを開口するための異方性ドライエ
ッチングを施す際に、第1の導電体膜(17)がマスク
となるため、下層導電体層と、後に形成される導電体層
との層間絶縁膜厚が変化することがなく、シリコン基板
垂直方向における絶縁が充分確保される。また、第2の
従来例に記載した、図11(c)の様なサイドウォール
(16)を使用しないため、微細コンタクトホール(1
2)を開口するための異方性ドライエッチングにより、
所望コンタクトサイズが拡大することがなく、シリコン
基板に水平方向の絶縁膜厚も同時に確保することが可能
となる。微細コンタクトホール(12)を開口したの
ち、スパッタ法を用いて金属膜(25)を全面に堆積さ
せ図4(a)を得る。その後、フォトリソグラフィー技
術を用いて所定のパターンに加工し、金属膜(25)、
第2の導電体膜(19)、絶縁膜(18)、第2の導電
体膜(17)を順次エッチング除去し、配線を形成し、
図4(b)が得られる。なお、この実施例において、第
1のコンタクトホールは(20)で、第2のコンタクト
ホールは(12)である。
【0014】[実施例2]また、第1及び第2の導電体
膜がリンがドープされた多結晶シリコン膜を使用した場
合について、以下に実施例を示す。図5(a)に示す第
1の導電体膜(17)、及び第2の導電体膜(19)は
いずれもリンドープされた多結晶シリコン膜である。第
1の導電体膜(17)を、例えば約1000Å程度、第
2の導電体膜を約500Å程度CVD法により成長させ
る。その後、第1の実施例記載の工程をへて、微細コン
タクトホール(12)を開口したのち、リンドープされ
た多結晶シリコン膜(26)で、微細コンタクトホール
(12)が埋設される膜厚を成長させる。例えば、微細
コンタクトホール(12)のサイズが0.3μm程度で
あるとき、多結晶シリコン膜(26)は、0.3μm以
上の膜厚を成長させ、図5(a)が得られる。
【0015】その後、異方性ドライエッチング法によ
り、多結晶シリコン膜(26)及び(19)を同時にエ
ッチング除去する。このとき開口部(20)には多結晶
シリコン膜(26)を残し、図5(b)が得られる。多
結晶シリコン膜(27)及び(17)をマスクとして、
ウェットエッチング法などにより絶縁膜(18)を全面
エッチグ除去し、多結晶シリコン膜のプラグコンタクト
ホールが完成し、図6(c)を得る。その後、金属膜
(28)を、例えばスパッタ法等により全面に堆積させ
たのち、フォトリソグラフィー技術を用いて所定のパタ
ーンに加工し、金属膜及びその下層の多結晶シリコン膜
を同時にエッチング除去し、図6(d)が得られる。
【0016】[実施例3]次に、ダイナミックRAMの
ストレージノードコンタクトホールを、前記実施例によ
り開口し、FIN型容量を形成する実施例について図7
を用いて説明する。第1の導電体膜(17)及び第2の
導電体膜(19)をリンドープを行なった多結晶シリコ
ン膜で形成し、例えば第1の導電体膜を約1500Å、
第2の導電体膜を1000Å程度CVD法により成長さ
せる。第1及び第2の導電体膜間の絶縁膜(18)を二
酸化シリコン膜で500〜1000Å程度CVD法を成
長させておく。第1の導電体膜(17)の下層に、窒化
シリコン膜(29)を約1000Å程度成長させてお
く。微細コンタクトホール(12)を開口したのち、リ
ンドープした多結晶シリコン膜(27)を約1000Å
全面に堆積させ、図7(a)が得られる。フォトリソグ
ラフィー技術を用いて、所定のパターンに加工したの
ち、多結晶シリコン膜(27)、第2の導電体膜(1
9)を異方性ドライエッチング法によりエッチング除去
し、絶縁膜(18)、第1の導電体膜(17)を順次異
方性ドライエッチング法により除去し、図7(b)を得
る。その後、ウェットエッチング法により、二酸化シリ
コン膜で形成した絶縁膜(18)をエッチング除去し、
図7(c)が得られる。このとき、第1の導電体膜下層
に形成した窒化シリコン膜(29)がストッパーにな
り、層間絶縁膜がエッチングされることがない。以上の
工程をへてFIN型のストレージノードが完成する。
【0017】
【発明の効果】以上説明したように本発明は、異方性ド
ライエッチング法により、層間絶縁膜をエッチング除去
するとき、所望の微細コンタクトホールサイズに開口し
た層間絶縁膜上の第1の導電体膜をマスクとしてエッチ
ングを行うので、層間絶縁膜厚が安定確保できる。ま
た、サイドウォールにより、コンタクトホールサイズを
縮小し、かつマスクとして使用する従来技術では、サイ
ドウォールの膜減りによるコンタクトホールサイズの拡
大が生ずるが、本発明ではマスクとなる第1の導電体膜
厚が一定であるため、異方性ドライエッチングによる膜
減りが生じても、所望のコンタクトホールサイズが得ら
れる。これにより、下層導電体層と、上部導電体層の絶
縁性がシリコン基板垂直方向及び水平方向ともに確保で
きる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の断面図。
【図2】本発明の実施例による工程(a)(b)の断面
図。
【図3】本発明の実施例による工程で[図2]に続く工
程(c)(d)(e)の断面図。
【図4】本発明の実施例1の工程を説明する断面図。
【図5】本発明の実施例2の工程(a)(b)の断面
図。
【図6】本発明の実施例2の工程で[図5]に続く工程
(c)(d)の断面図。
【図7】本発明の実施例3の工程(a)〜(c)の断面
図。
【図8】従来例1の工程(a)(b)の断面図。
【図9】従来例1の工程(c)(d)の断面図。
【図10】従来例2の工程(a)(b)の断面図。
【図11】従来例2の工程(c)(d)の断面図。
【符号の説明】
1 P型シリコン基板 2 フィールド酸化膜 3 ゲート電極 4 N+ 拡散層領域 5 二酸化シリコン膜 6 BPSG膜 7 フォトレジスト 11,16 サイドウォール 17 第1の導電体膜 18 絶縁膜 19 第2の導電体膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の絶縁膜上に、第1の導電体膜と、
    第2の絶縁膜と、第2の導電体膜を順次堆積させる工程
    と、該第2の導電体膜を異方性ドライエッチング法を用
    いて選択的にエッチング除去し、前記第2の絶縁膜を露
    出させる工程と、第3の絶縁膜をCVD法を用いて、前
    記第2の導電体膜上部及び側壁と前記第2の絶縁膜の露
    出部上に、前記第2の絶縁膜上より、前記第2の導電体
    膜上の方が膜厚が厚くなるように堆積させる工程と、該
    第3の絶縁膜及び前記第2の絶縁膜を異方性ドライエッ
    チング法を用いて前記第1の導電体膜が露出するまでエ
    ッチング除去する工程と、露出した該第1の導電体膜を
    異方性ドライエッチング法により除去する工程と、該第
    1の導電体膜及び前記第2の導電体膜をマスクとして、
    前記第1の絶縁膜、前記第2の絶縁膜及び前記第3の絶
    縁膜をエッチング除去する工程を有することを特徴とす
    る、半導体基板上の第1の絶縁膜と、該第1の絶縁膜上
    の第1の導電体膜と、該第1の導電体膜上の第2の絶縁
    膜と、該第2の絶縁膜上の第2の導電体膜と、前記第1
    の導電体膜と前記第2の導電体膜とを接続する第1のコ
    ンタクトホールと、該第1のコンタクトホールの内側に
    前記第1の導電体膜と該第1の導電体膜より下層の導電
    体層とを接続する第2のコンタクトホールを有する半導
    体装置の製造方法。
  2. 【請求項2】 前記第3の絶縁膜が、オゾンTEOS・
    NSG膜であることを特徴とする請求項1に記載の半導
    体装置の製造方法。
JP5326215A 1993-11-30 1993-11-30 半導体装置の製造方法 Expired - Fee Related JP2773613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5326215A JP2773613B2 (ja) 1993-11-30 1993-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5326215A JP2773613B2 (ja) 1993-11-30 1993-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07153842A JPH07153842A (ja) 1995-06-16
JP2773613B2 true JP2773613B2 (ja) 1998-07-09

Family

ID=18185281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5326215A Expired - Fee Related JP2773613B2 (ja) 1993-11-30 1993-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2773613B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197696B1 (en) 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
JP2002314047A (ja) * 2001-04-17 2002-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189953A (ja) * 1989-01-18 1990-07-25 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPH07153842A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
US5342800A (en) Method of making memory cell capacitor
JPH0821695B2 (ja) 高集積半導体メモリ装置及びその製造方法
JPH03209868A (ja) Icコンデンサの製造方法及び半導体icデバイス及びdramメモリセル
US5521408A (en) Hole capacitor for DRAM cell
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
US6962863B2 (en) Semiconductor device having interconnection layer with multiply layered sidewall insulation film
JP2741672B2 (ja) スタック形dramセルのキャパシタ製造方法
JPH05218347A (ja) 半導体メモリセル及びその製造方法
JPH1065118A (ja) 半導体装置およびその製造方法
JPH0964179A (ja) 半導体装置およびその製造方法
JPH03256358A (ja) 半導体記憶装置およびその製造方法
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
JP2850833B2 (ja) 半導体装置の製造方法
JP2917912B2 (ja) 半導体記憶装置およびその製造方法
JP2773613B2 (ja) 半導体装置の製造方法
US20010013618A1 (en) Semiconductor device and method of fabricating the same
JP3077454B2 (ja) 半導体装置の製造方法
US5849617A (en) Method for fabricating a nested capacitor
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
JP3185747B2 (ja) 半導体装置及びその製造方法
JP2712926B2 (ja) 半導体記憶装置の製造方法
JPH0254960A (ja) 半導体装置の製造方法
US6235580B1 (en) Process for forming a crown shaped capacitor structure for a DRAM device
JPH06216342A (ja) 高集積半導体接続装置及びその製造方法
US5750431A (en) Method for fabricating a stacked capacitor

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080424

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees