JPH04107968A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ概　要〕 光検知素子と該素子の検知信号を処理する信号処理素子
とを結合したハイブリ・ノド型半導体装置、およびその
製造方法に関し、 熱膨張率がそれぞれ異なる半導体基板に光検知素子、お
よび信号処理素子を形成し、これらの素子を結合した半
導体装置が、動作時の液体窒素温度より非動作時の室温
迄の環境に設置した場合でも温度変動による影響を受け
ない半導体装置を目的とし、 互に熱膨張率の異なる第１および第２の半導体基板の前
記第１の半導体基板に第１の半導体素子を設けるととも
に、 前記第２の半導体素子を設けた第２の半導体基板に前記
第１の半導体素子上に底部が合致し、かつ傾斜面を有す
る貫通孔を設け、 前記第１および第２の半導体基板を貼着し、前記傾斜面
を有する貫通孔上に、前記第１および第２の半導体素子
を接続するための導電性被膜を設けて構成する。

〔産業上の利用分野〕

本発明は光検知素子と信号処理素子とを結合したハイブ
リッド型の半導体装置、および該装置の製造方法に関す
る。

赤外線に高感度を有し、エネルギーバンドギャップの狭
いインジウム・アンチモン（ＩｎＳｂ）の化合物半導体
基板に光検知素子を形成するとともに、シリコン（Ｓｉ
）基板に該検知素子の信号を処理する信号処理素子を形
成し、これらの素子どうしを電気的に接続して一体化し
てハイブリッド型の光検知装置が形成されている。

〔従来の技術〕

従来、このような半導体装置を形成する場合、第６図に
示すように、ＩｎＳｂのような化合物半導体基板１に該
基板と逆導電型の不純物原子を導入してＰＮ接合を形成
して光検知素子２を形成する。

そしてこの光検知素子２上にインジウム（Ｉｎ）の金属
バンプ３を形成する。

一方、Ｓｉのような半導体基板４に電荷転送素子のよう
な信号処理素子を形成し、この信号処理素子の入力ダイ
オード５にＩｎの金属バンプ６を形成する。そしてこれ
らの金属バンプ間を互いに圧着接合して一体化し、ハイ
ブリッド型の半導体装置を形成している。

〔発明が解決しようとする課題〕

然し、上記した従来の半導体装置では、光検知素子を形
成したＩｎＳｂの化合物半導体基板１と信号処理素子を
形成したＳｉの半導体基板４とではそれぞれ熱膨張率が
異なっている。この半導体装置は動作時には液体窒素温
度のような低温で用いており、非動作時には室温に戻る
。このように該半導体装置は温度差の激しい環境下で使
用するために、上記温度差で熱膨張率の異なる両方の基
板が収縮、膨張を繰り返す過程で、両者の基板間を接続
しているＩｎ金属バンプに亀裂を発生したり、或いは甚
だしい場合に両者の基板間を接続するＩｎ金属バンプが
剥離する問題が生じる。

本発明は上記した欠点を除去し、上記半導体装置を動作
時の液体窒素温度の低温より、非動作時の室温の環境ま
での温度差の大きい環境に設置した場合でも、素子を形
成した各々の基板の熱膨張率差によって素子間を結合す
るＩｎ金属バンプに亀裂を生じたり、或いは剥離しない
ような半導体装置の提供を目的とする。

〔課題を解決するための手段〕 上記目的を達成する本発明の半導体装置は、第１図に示
すように、互に熱膨張率の異なる第１および第２の半導
体基板１１．１２の前記第１の半導体基板１１に第１の
半導体素子１６を設けるとともに、第２の半導体素子１
８を設けた第２の半導体基板１２に前記第１の半導体素
子１６上に、底部が合致し、かつ傾斜面１４を有する貫
通孔１５を設け、前記第１および第２の半導体基板１１
．１２を貼着し、前記傾斜面１４を有する貫通孔１５上
に前記第１および第２の半導体素子１６．１８を接続す
るための導電性被膜１９を設けたことを特徴とする。

更に第２図に示すように、前記第１の半導体素子１６を
設けた第１の半導体基板１１が素子毎に分割され、オー
ミンク電極２２が各素子に共通に設けられていることを
特徴とする。

また上記半導体装置の製造方法は、第４図（ａ）より第
４図（ｆｌ迄に示すように、互いに熱膨張率の異なる第
１および第２の半導体基板ＩＬ　１２の第２の半導体基
板１２に第２の半導体素子１８を形成し、前記第２の半
導体素子１８を形成した第２の半導体基板１２を薄層化
した後、該基板に前記第１の半導体基板１工の第１の半
導体素子１６形成予定領域上に底部が合致し、かつ傾斜
面１４を有する貫通孔１５を形成し、 前記第１および第２の半導体基板ｌＬ１２を貼着後、 前記貫通孔１５を介して第１の半導体基板１１に素子形
成用不純物原子を導入して第１の半導体素子１６を形成
し、前記傾斜面１４を有する貫通孔１５上に前記第１、
および第２の半導体素子１６．１８を接続するための導
電性被膜１９を形成することを特徴とする。

また第５図（ａ）および第５図（ｂ）に示すように、前
記傾斜面１４を有する貫通孔１５上に前記第１、および
第２の半導体素子１６．１８を接続するための導電性被
膜１９を形成後、前記第１の半導体基板１１を第１の半
導体素子１６毎に分割して、該分割した素子毎にオーミ
ンク電極２２を形成することを特徴とする。

〔作　用〕

基板表面が（１１０）面であるＳｉ基板（第２の半導体
基板）１２に苛性カリ（ＫＯ）ｌ）を主体とする異方性
エツチング液を用いてエツチングすると（１１１）面を
傾斜面１４とする貫通孔１５が形成される。

そのため、信号処理素子を形成したＳｉ基板を薄層化す
ることで熱変動に対する膨張、収縮の度合いを低減し、
この基板を光検知素子を形成した化合物半導体基板（第
１の半導体基板）１１に貼着した後、このＳｉ基板１２
に前記した貫通孔１５を設け、この貫通孔を介して第１
の半導体基板１１に素子形成用の不純物原子を導入して
光検知素子（第１の半導体素子）　１６を形成する。そ
してこの傾斜面を有する貫通孔上に導電性被膜１９を形
成して光検知素子とＳｉ基板に形成した信号処理素子の
入力ダイオード（第２の半導体素子）１８間を接続する
。

このようにすれば、光検知素子と信号処理素子の入力ダ
イオードとは導電性被膜１９で接続されているため、両
者の素子を形成した基板間に熱膨張率の差が有っても前
記導電性被膜の位置ずれは無いために、Ｉｎ金属バンプ
を用いて基板間を接続したような、素子間の接続不良の
ような事故の発生は無くなる。

［実　施　例］ 以下、図面を用いて本発明の一実施例につき詳細に説明
する。

第１図は本発明の半導体装置の第１実施例を示す断面図
である。図示するようにインジウム・アンチモン（Ｉｎ
Ｓｂ）よりなる第１の半導体基板１１上には、電荷転送
素子のような信号処理素子を形成したＳｉ基板のような
第２の半導体基板１２が、エポキシ樹脂等の接着剤１３
により貼着され、所定の厚さの薄層となるように研磨さ
れている。

上記Ｓｉ基板１２の基板表面は（１１０）面となるよう
にし、ＫＯＨの異方性エツチング液でエツチングするこ
とで、基板表面より（１１１）面の傾斜面１４を有する
ようにして貫通孔１５が形成される。

そしてこの貫通孔１５を介して第１の半導体基板１１に
素子形成用の不純物原子が導入されてＰＮ接合が形成さ
れ第１の半導体素子の光検知素子１６が形成されている
。

そしてこの傾斜面１４に、二酸化シリコン（５ｉＯｚ）
膜よりなる絶縁膜１７が形成され、前記第２０半導体基
板のＳｉ基板１２に形成された信号処理素子の入力ダイ
オード１８（第２の半導体素子）と光検知素子よりなる
第１の半導体素子１６とがＡｆｆｉのような導電性被膜
１９にて接続されて半導体装置が形成される。

このような本発明の半導体装置によれば、第１の半導体
素子の光検知素子と電荷転送装置の入力ダイオード（第
２の半導体素子）間が導電性被膜で接続され、この被膜
はＳｉ基板に設けた貫通孔の傾斜面に沿って薄く密着し
て形成されているので、この導電性被膜は該基板を半導
体装置の動作時の低温より非動作時の室温に戻した場合
でも、温度変動による影響を受けない。

また本発明の半導体装置の第２実施例を第２図に示す。

また第２図を裏面側より見た平面図を第３図に示す。

図示するように、第２実施例では光検知素子を形成した
化合物半導体基板１１に、各検知素子毎に該素子を分離
するための縦および横方向の溝２１を形成し、この溝内
にＩｎを蒸着したオーミック電極２２を形成する。この
ようにすると光検知素子を大面積の化合物半導体基板に
二次元的に形成した場合でも、第１の半導体基板１１が
光検知素子１６毎に上記素子を囲むように縦、および横
方向の溝２１で分離されているので、基板の熱変動によ
る膨張、収縮の影響のより少ない光検知素子が得られる
。

また上記検知素子が一次元のアレイ状の光検知素子の場
合は、前記した溝は各光検知素子を分離するように縦、
或いは横方向に形成すると良い。

このような本発明の半導体装置の第１実施例の製造方法
について述べる。

第４図（ａ）に示すように表面が（１１０）面のＮ型の
Ｓｉ基板１２に電荷転送素子を形成するとともに、該基
板１２にＰ型の不純物原子を導入して該電荷転送素子の
入力ダイオード１８を形成する。

次いで第４図（ｂ）に示すように、該Ｓｉ基板１２を６
０〜１２０　ｕｔａの厚さの薄層に研磨する。このよう
に薄層に研磨するのは、熱変動による基板の膨張、収縮
の度合いを減少するために実施する。

次いでＳｉ基板上に形成したＳｉｎｇ膜１７を選択的に
エンチングして除去してＳｉの表面を露出させ、ＫＯＨ
を主成分とする異方性エツチング液を用い、レジスト膜
をマスクとして用いて基板をエツチングする。すると第
４図（Ｃ）に示すように傾斜面１４が（１１１）面と成
る貫通孔１５が上記Ｓｉ基板１２に形成される。

次いで第４図（ｄ）に示すように、この異方性エツチン
グして貫通孔を設けたＳｉ基板１２を、ＩｎＳｂよりな
る化合物半導体基板１１にエポキシ樹脂のような接着剤
１３を用いて貼着する。

次いで第４図（ｅ）に示すように、上記接着剤を選択的
に除去した後、前記貫通孔１５を介してＧｅイオンをイ
オン注入してＰ゛層２４を形成して光検知素子１６を形
成する。

次いで第４図（ｆ）に示すようにＳｉ基板Ｉ２上にＳｉ
Ｏ□膜よりなる絶縁膜１７を蒸着により形成した後、該
絶縁膜の入力ダイオード１８上、および光検知素子１６
上を選択的に開口して該絶縁膜上にへ！金属を蒸着して
導電性被膜１９を形成して半導体装置を形成する。

また本発明の第２実施例の方法は、前記した第４図の（
ｆ）迄の工程を終了した化合物半導体基板１１に第５図
（ａｌに示すように、該光検知素子を各々分離するよう
な縦および横方向に溝２１をレジスト膜をマスクとして
エツチング液によりエツチングして形成する。

次いで第５図（ｂｌに示すように、上記溝２１上にＩｎ
の導電性被膜を形成してオーミック電極２２を形成する
。

以上述べたように、本発明の半導体装置によれば、Ｓｉ
基板に設けた電荷転送素子の入力ダイオードと、光検知
素子とがＳｉ基板に傾斜面を有する貫通孔に沿って薄く
密着して形成した導電性被膜に依って接続されているの
で、半導体装置の動作時と非動作時の温度変動による基
板の膨張、収縮の影響を受けずに、剥離や亀裂が発生せ
ず、接続不良を発生しない高信軽度の半導体装置が得ら
れる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、半導体
装置の動作時と非動作時の温度差による基板間の熱膨張
、或いは収縮によって半導体素子間を接続する導体層が
剥離したり、亀裂を発生したりすることの無い高信頼度
の半導体装置が得られる効果がある。

体基板（Ｓｉ基板）、１３は接着剤、１４は傾斜面、１
５は貫通孔、１６は光検知素子、１７は絶縁膜（５ｉＯ
ｚ）膜、１８は入力ダイオード、１９は導電性被膜、２
１は溝、２２はオーミック電極、２４はＰ゛層を示す。

【図面の簡単な説明】

第１図は本発明の半導体装置の第１実施例を示す断面図
、 第２図は本発明の半導体装置の第２実施例を示す断面図
、 第３図は第２図を裏面側より見た平面図、第４図（ａ）
より第４図（ｆ）迄は本発明の方法の第１実施例を示す
断面図、 第５図（ａ）より第５図（ｂ）迄は本発明の方法の第２
実施例を示す断面図、 第６図は従来の半導体装置を示す断面図である。 図において、 １１は化合物半導体基板（ＩｎＳｂ基板）、１２は半導
第３区

Claims (1)

1. 【特許請求の範囲】 〔１〕互に熱膨張率の異なる第１および第２の半導体基
   板（１１、１２）の前記第１の半導体基板（１１）に第
   １の半導体素子（１６）を設けるとともに、第２の半導
   体素子（１８）を設けた第２の半導体基板（１２）に前
   記第１の半導体素子（１６）上に底部が合致し、かつ傾
   斜面（１４）を有する貫通孔（１５）を設け、前記第１
   および第２の半導体基板（１１、１２）を貼着し、前記
   傾斜面（１４）を有する貫通孔（１５）上に前記第１お
   よび第２の半導体素子（１６、１８）間を接続するため
   の導電性被膜（１９）を設けたことを特徴とする半導体
   装置。 〔２〕前記第１の半導体素子（１６）を設けた第１の半
   導体基板（１１）が素子毎に分割され、オーミック電極
   （２２）が分割された各素子に共通してに設けられてい
   ることを特徴とする請求項〔１〕記載の半導体装置。 〔３〕互いに熱膨張率の異なる第１および第２の半導体
   基板（１１、１２）の第２の半導体基板（１２）に第２
   の半導体素子（１８）を形成し、 第２の半導体素子（１８）を形成した第２の半導体基板
   （１２）を薄層化した後、該基板に前記第１の半導体基
   板（１１）の第１の半導体素子（１６）形成予定領域上
   に底部が合致し、かつ傾斜面（１４）を有する貫通孔（
   １５）を形成し、 前記第１および第２の半導体基板（１１、１２）を貼着
   後、 前記貫通孔（１５）を介して第１の半導体基板（１１）
   に素子形成用不純物原子を導入して第１の半導体素子（
   １６）を形成し、 前記傾斜面（１４）を有する貫通孔（１５）上に前記第
   １、および第２の半導体素子（１６、１８）を接続する
   ための導電性被膜（１９）を形成することを特徴とする
   半導体装置の製造方法。 〔４〕前記傾斜面（１４）を有する貫通孔（１５）上に
   前記第１、および第２の半導体素子（１６、１８）を接
   続するための導電性被膜（１９）を形成後、前記第１の
   半導体基板（１１）を第１の半導体素子（１６）毎に分
   割し、該分割した素子に共通にオーミック電極（２２）
   を形成することを特徴とする請求項〔３〕記載の半導体
   装置の製造方法。