JPH10209487A - 固体リレーおよびその製造方法 - Google Patents

固体リレーおよびその製造方法

Info

Publication number
JPH10209487A
JPH10209487A JP1065497A JP1065497A JPH10209487A JP H10209487 A JPH10209487 A JP H10209487A JP 1065497 A JP1065497 A JP 1065497A JP 1065497 A JP1065497 A JP 1065497A JP H10209487 A JPH10209487 A JP H10209487A
Authority
JP
Japan
Prior art keywords
state relay
solid state
film
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1065497A
Other languages
English (en)
Inventor
Teruo Kusaka
輝雄 日下
Mitsumasa Ooishi
三真 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1065497A priority Critical patent/JPH10209487A/ja
Priority to KR1019980002102A priority patent/KR19980070786A/ko
Priority to US09/012,208 priority patent/US6025610A/en
Publication of JPH10209487A publication Critical patent/JPH10209487A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】従来の技術が化合物半導体を使用し、構造
上、入力側発光素子と出力側受光素子間を絶縁分離でき
ないこと、特性、安定性、コストいずれの面でも化合
物半導体素子を凌駕し、広範囲に普及しているＳｉ素子
を利用できないこと、特殊な専用型設備・製造ライン
を必要とすることなどの問題点があった。それらを解決
し、実用性に富む固体リレーを実現することである。 【解決手段】ウェーハ状のＳｉ基板にプレーナ形サイリ
スタ、フォトダイオード、あるいは、フォトトランジス
タなど受光素子を先ず形成し、その表面を被覆するＳｉ
Ｏ2 膜、ＰＳＧ膜など透明絶縁膜の上に、ＩＴＯ膜など
透明電極、有機薄膜および金属電極を順次積層して発光
素子を形成する。その後、ダイシングしてチップに切り
出し、チップをリードフレームにボンディングし、引き
出しリードにワイヤボンディングで接続し、エポキシ樹
脂等で樹脂封止して完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体リレーおよび
その製造方法に関し、特に発光素子と受光素子を一体の
ブロック化する構造でかつ製造が容易であるリレーおよ
びその製造方法に関する。
【０００２】
【従来の技術】従来の技術で、本発明が対象とする発光
素子と受光素子を一体化した構造に最も近いものとして
は、特開昭５８−２１３４８１に記載されているものが
ある。特開昭５８−２１３４８１に記載の構造は図１６
に示したように、代表的には、ＧａＡｓ基板５１に液相
エピタキシャル法で、数十ミクロン以下のＡｌＧａＡｓ
三元混晶半導体層を多層に形成し、発光素子の上に受光
素子を積層化し一体化するものである。ここで三元混晶
半導体層の特長は、組成比を変化させることで、Ｎ形層
とＰ形層を連続的に積層化できることである。特開昭５
８−２１３４８１に記載されている実施形態によれば、
ＧａＡｓ結晶基板の主表面に先ずＮ形ＡｌＧａＡｓ層５
２を形成し、その上に、Ｐ形ＡｌＧａＡｓ層５３、Ｎ形
ＡｌＧａＡｓ層５４を交互に積層形成して行き、最終的
には、Ｎ形Ｐ形交互に連続的に形成した４層もしくは５
層のブロックによる構造で発光素子と受光素子を一体化
している。
【０００３】なお、本発明が対象としている固体リレー
分野では、現在、上記の特開昭５８−２１３４８１に記
載の構造が使用されている例は見あたらない。広く普及
しているのは、図１７（ａ），（ｂ）に斜視図と断面図
を示した構造である。その構造では、ＧａＡｓ発光素子
（ＬＥＤ）とＳｉ受光素子（フォトダイオードもしくは
フォトトランジスタ）とは分割されており、パッケージ
にアセンブリ（組立）する工程で両者を光結合する。
【０００４】
【発明が解決しようとする課題】本発明が解決しようと
する課題の一つは、特開昭５８−２１３４８１に記載の
構造が発光素子と受光素子とを一体化できるものの、
構造上、発光素子と受光素子間が絶縁分離がされていな
いこと、特性、安定性、価格いずれの面でも化合物半
導体デバイスを凌駕し、広範囲に使用されているＳｉ素
子を使用できないこと、半導体素子全体の中に位置づ
ければ、結晶材料および製造プロセスが特殊であり、専
用型設備・製造ラインが必要であること等の従来技術の
問題点を克服することである。
【０００５】本発明の目的は、上記の諸課題を解決し、
素子特性と製造プロセスが安定でかつローコストな固体
リレーを実現することである。
【０００６】
【課題を解決するための手段】本発明では、上記の諸課
題を解決するために、先ずＳｉ受光素子もしくはＳｉス
イッチング素子を形成し、表面を被覆するＳｉＯ2 膜等
絶縁膜の上に、蒸着工程などをＳｉ素子製造プロセスに
追加して有機薄膜ＥＬ素子など発光素子を積層して形成
する。発光素子と受光素子を一体化したブロックをチッ
プに切り出し、アセンブリ（組立）して固体リレーにす
る。受光素子としてはプレーナ形サイリスタ、フォトト
ランジスタまたはフォトダイオードを使用する。
【０００７】本発明では、受光素子と発光素子とをＳｉ
Ｏ2 膜等絶縁膜を介して積層形成しているために、特開
昭５８−２１３４８１に記載の発明の問題点構造上発
光素子と受光素子間が絶縁分離がされていないことを解
決することができる。さらに、本発明では、受光側素子
としてＳｉ素子を使用し、その上に、Ｓｉ素子の製造ラ
インと馴染みの良い蒸着工程により発光素子を積層化し
て形成するために、特開昭５８−２１３４８１に記載の
発明の問題点、特性、安定性、価格いずれの面でも化
合物半導体デバイスを凌駕し、広範囲に使用されている
Ｓｉ素子を使用できないこと、および、半導体素子全
体の中に位置づければ、結晶材料および製造プロセスが
特殊であり、専用型設備・製造ラインが必要になること
等問題点を解決することができる。
【０００８】また、本発明では、発光素子と受光素子と
が一体化されており、現在広く普及している２チップ型
のアセンブリ（組立）に比較してより簡単であり、より
汎用性に富むアセンブリ（組立）プロセスを採用でき
る。
【０００９】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１から図５を参照して詳細に説明する。ここ
で、図１は第１の実施の形態の平面図、図２〜図４は第
１の実施の形態の図１のＡ−Ａ′断面における製造工程
を示す断面図、また、図５は第１の実施の形態の固体リ
レーのチップ部全体を示す平面図である。本発明の第１
の実施の形態は、Ｓｉ基板１の主表面にＳｉＯ2 膜２を
被覆し、ＳｉＯ2 膜の穴３を形成し、Ｓｉ基板１と逆導
電形の不純物を拡散し、２個の第１拡散層４を形成す
る。いずれかの第１拡散層４の中に第２拡散層７を形成
し、所定の金属電極１０を形成し、透明の保護膜１１を
被覆してサイリスタ（ＰＮＰＮ構造スイッチング素子）
を完成する。保護膜１１の上に、順次、透明電極１２、
有機薄膜１３、および金属電極１４を積層し形成する。
ここまでは、ウェーハ状態で製造し、その後、チップに
切り出し、半導体ＩＣと同様なアセンブリ（組立）工
程、すなわち、リードフレームのアイランドにチップを
ダイボンディングし、ワイヤーボンディングで引き出し
リードに接続、樹脂封止して固体リレーを完成する。
【００１０】次に、本発明の実施例について図面を参照
して詳細に説明する。図１、図２、図３および図４を参
照して、以下、本発明の構造と製造方法を説明する。先
ず、図２（ａ）に示したように、厚さ０．５〜１ｍｍ、
口径６〜１２インチ、リン等Ｎ形不純物ドープのウェー
ハ状のＳｉ基板１をスタート材料とする。その表面に、
図２（ｂ）に示したように、例えば、９００〜１２００
℃、０．５〜１０時間の熱酸化法により、膜厚０．５〜
１．５μｍのＳｉＯ2 膜２を形成する。ここで、説明の
都合上、ウェーハの主表面側をＳｉＯ2 膜２ａ、裏面側
をＳｉＯ2 膜２ｂと呼ぶことにする。次に図２（ｃ）に
示したように、ＳｉＯ2 膜２ａにフォトリソグラフィー
技術により、複数個のＳｉＯ2 膜の穴３を形成し、そこ
からボロン等Ｐ形不純物を、例えば９００〜１２００
℃、０．５〜３時間熱拡散することで、図２（ｄ）に示
したように、第１拡散層４を形成する。このとき、Ｓｉ
Ｏ2膜２ｂがマスクし、裏面側にはＰ形不純物は熱拡散
されない。図２（ｄ）は第１拡散層４が２個の場合を示
したもので、説明の都合上、図中に示したように、それ
ぞれ、第１拡散層４ａ、第１拡散層４ｂと呼ぶことにす
る。第１拡散層４ａおよび第１拡散層４ｂの表面には、
酸化性雰囲気中で実施する熱拡散中に、新しい成長Ｓｉ
Ｏ2 膜５ａおよび成長ＳｉＯ2 膜５ｂが形成される。次
に、図２（ｅ）に示すように、成長ＳｉＯ2 膜５ｂにフ
ォトリソグラフィー技術によりＳｉＯ2膜の穴６を形成
する。そのとき、裏面側ＳｉＯ2 膜２ｂは除去される。
【００１１】次にリン等Ｎ形不純物をＳｉＯ2 膜の穴６
と裏面から、例えば、８５０〜１１００℃、０．２５〜
１．５時間熱拡散し、図３（ａ）に示したように、第２
拡散層７ａおよび第２拡散層７ｂを形成する。ここで、
第２拡散層７ａと第２拡散層７ｂは、図中に示したよう
に、それぞれ、第１拡散層４ｂおよび裏面に形成した拡
散層を示している。熱拡散中、第１拡散層４形成の場合
と同様に、新らたに成長ＳｉＯ2 膜８ａおよび成長Ｓｉ
Ｏ2 膜８ｂが形成される。電極のコンタクトをとるため
に、フォトリソグラフィー技術により、図３（ｂ）に示
したように、成長ＳｉＯ2 膜５ａ、成長ＳｉＯ2 膜８
ａ、および成長ＳｉＯ2 膜５ｂに、ＳｉＯ2 膜の穴９
ａ、ＳｉＯ2 膜の穴９ｂ、およびＳｉＯ2 膜の穴９ｃを
形成する。そのとき、裏面のＳｉＯ2 膜８ｂは同時に除
去される。
【００１２】図３（ｃ）に示したように、全面にスパッ
タリング法等でＡｌ等金属薄膜を形成する。フォトリソ
グラフィー技術により、図３（ｄ）に示したようにパタ
ーン加工し、電極１０ａ、電極１０ｂおよび電極１０ｃ
を形成する。それぞれ、サイリスタのアノード電極、カ
ソード電極およびゲート電極である。次に図３（ｅ）に
示したように、主表面をケミカルベーパーデポジション
法（ＣＶＤ）により形成したＳｉＯ2 膜もしくはリンシ
リケイトガラス（ＰＳＧ）膜など透明な保護膜１１で被
覆する。図３（ｅ）中には記載していないが、図５中に
記載しているように、保護膜１１には、引き出しリード
に接続するワイヤーがボンディングできるように、保護
膜の穴１５が形成されている。ここで、図５中に記載の
保護膜の穴１５ａ、保護膜の穴１５ｂおよび保護膜の穴
１５ｃはそれぞれサイリスタのアノード（Ａ）、カソー
ド（Ｋ）およびゲート（Ｇ）を引き出すためのものであ
る。これまでの工程で形成したＳｉ素子（サイリスタ）
は完成時、受光側のスイッチング素子となる。上記の説
明から明らかなように、汎用のサイリスタの製造プロセ
スと十分に共用化が可能である。言い換えれば、汎用の
サイリスタの製造中のものを一部抜いて転用することが
可能である。
【００１３】図４（ａ）〜図４（ｃ）に示した工程は、
発光側素子の形成を示したものである。図４（ａ）はＩ
ＴＯ膜など透明電極１２をスパッタ法もしくはイオンプ
レーティング法などで形成した状態を示している。透明
電極１２は、図１に示したように、平面形状としては、
フォトエッチング技術でパターン加工されている。な
お、ここで使用する透明電極１２としては、ＩＴＯ膜に
限られるものではなく、ＳｎＯ2 、Ｉｎ2 Ｏ3 あるいは
ＺｎＯ等が可能である。また、Ａｕ薄膜を例えば数百オ
ングストローム程度に薄くして透明性を持たせたもので
も可能である。
【００１４】図４（ｂ）は、その上に、真空蒸着法など
で、膜厚８００〜３０００オングストロームの有機薄膜
１３を形成する。有機薄膜１３は、図１により明確に示
しているように、パターン加工されている。実施例で
は、その加工をメタルマスクを使用するシャドウマスク
法で行った。ここで形成する有機薄膜１３は、詳細には
正孔注入層、正孔輸送層、発光層、電子輸送層、および
電子注入層の機能を有するように、２〜５層、もしく
は、それ以上の多層型構造を持っている。材料には、真
空蒸着法で成膜できる有機薄膜ＥＬ素子の材料が全般的
に使用できるが、耐熱性に富む組み合わせが望ましい。
例えば代表的な例としては、発光層にオキシンのアルミ
ニウム錯体を、正孔輸送層に４〜５量体のトリフェニル
アミル誘導体もしくはスターバストアミン誘導体を、電
子輸送層に分岐状オキサジアゾール誘導体等を使用した
ものが好適である。なお、さらに耐熱性が要求される応
用用途に対しては、有機薄膜ＥＬ素子に替えて、硫化亜
鉛（ＺｎＳ）等無機材料を使用する薄膜ＥＬ素子を同様
に積層して形成することでも実施できる。
【００１５】図４（ｃ）は、引き続いて、真空蒸着法に
よるシャドウマスク法で、ＬｉをドープしたＡｌあるい
はＭｇＡｇなどの仕事関数の小さな材料により金属電極
１４を形成し、完成したことを示す。このとき、同時に
ワイヤーボンディングのためのボンディングパッド１６
を形成する。ここで、図５中に記載のボンディングパッ
ド１６ａおよびボンディングパッド１６ｂは、それぞ
れ、有機薄膜ＥＬ素子の陽極および陰極を引き出すため
のものである。
【００１６】図１および図５において、平面上の主要デ
ィメンジョンの一例を示すと、第１拡散層４ａが１００
μｍ×４００μｍ、第１拡散層４ｂが１５０μｍ×４０
０μｍ、第１拡散層４ａと第１拡散層４ｂの間隔は７５
μｍ、有機薄膜１３が１７０μｍ×６００μｍ、金属電
極１４の幅が８５μｍである。チップサイズは、０．８
ｍｍ×１．０ｍｍ、ボンディングパッド１６および保護
膜の穴１５のサイズは１２５μｍ×１２５μｍである。
なお、本発明の実施例がこの一例に限られるものではな
いことは明らかである。
【００１７】この工程までは、ウェーハ状態のＳｉ基板
１上に一括して多数個製造される。次に、Ｓｉ基板をダ
イシングして、図５に示したチップ３０に切り出す。チ
ップ３０を図６（ａ），（ｂ）の平面図と断面図に示し
たように、アセンブリ（組立）する。すなわち、Ｆｅ−
Ｎｉ４２アロイ合金もしくはＣｕを材料とするリードフ
レーム１７のアイランド部分（図中、１７ａで表示）に
チップ３０を、例えばＡｇペーストなどの接着剤１８に
よってダイボンディングし、例えば２５μｍφのＡｌ線
を使用したワイヤーボンディング法にてリードフレーム
１７の外部引き出しリード（図中、１７ｂで表示）に接
続する。この後、エポキシ樹脂などを使用した封止樹脂
１９にて密封および固定し、リードフレームを切断した
後、引き出しリードの形状を成型して完成する。このよ
うにして完成した固体リレーは、基本的に４つの電極端
子を持っている。ここでは、説明の都合上、発光素子側
の電極端子を陽極および陰極、受光素子側の電極端子を
アノード（Ａ）およびカソード（Ｋ）と呼ぶことにす
る。図６中には、この他に、ゲート（Ｇ）の電極端子が
記載されているが、この端子は、サイリスタ（受光側素
子）のスイッチング感度を調節するための電極端子であ
る。具体的には、Ｇ−Ｋ間に抵抗を接続してスイッチン
グの感度をコントロールする。
【００１８】図７は上記で説明した固体リレーの動作原
理を説明するための図示的に示した断面図である。電極
端子Ｋを基準電位とすると、電極端子Ａはプラス電位に
バイアスされ、サイリスタの３つのＰＮ接合の中で逆方
向バイアスのＰＮ接合には、図中に示したように空乏層
２０が形成されている。このとき、Ａ−Ｋ間には電流が
流れず、サイリスタは阻止状態（スイッチオフ）になっ
ている。陽極から陰極へ電流が流され、有機薄膜ＥＬ素
子（発光素子）が発光し、透明電極１２およびＳｉＯ2
膜２を通過して、阻止状態のサイリスタに光照射される
と、空乏層２０およびその近傍に発生した電子と正孔の
対はドリフトおよび拡散により移動するが、それにより
スイッチング素子のトリガー電流が供給されることにな
り、サイリスタは導通状態（スイッチオン）にターンオ
フする。
【００１９】上記のような光駆動を実施するには、発光
素子の発光波長とその波長に対する受光素子での電子−
正孔対の発生をチェックする必要がある。実施例の有機
薄膜ＥＬ素子の発光波長は例えば代表的には、５０００
〜６０００オングストロームである。一方、受光側には
Ｓｉ素子が使用されるが、Ｓｉ結晶の量子効率と波長、
および吸収係数と波長の関係は、それぞれ図１４および
図１５に示した通りである。現在、発光素子として広く
使用されているＧａＡｓを材料としたＬＥＤの発光光の
波長は代表的には７０００オングストローム程度であ
り、それに比較して吸収係数が大きくなりＳｉ結晶に深
くは侵入できなくなること、量子効率が低下することな
ど、原理上からは、駆動能力が落ちるが、発光と受光の
光結合が強化されることとサイリスタの感度調節（Ｇ−
Ｋ間抵抗値を大きくする）などで対応でき、実用上は十
分駆動能力を得ることができる。
【００２０】図８は、図６（ａ），（ｂ）の固体リレー
を電気的記号で表示したものである。図中、破線で示し
た箇所が、封止樹脂１９でパッケージされたものであ
る。
【００２１】次に、本発明の第２の実施の形態について
図９および図１０を参照して説明する。第１の実施の形
態では、受光素子のサイリスタはパッケージ当たり１個
使用するものであったが、この実施の形態では、２個使
用する。２個のサイリスタを逆並列接続し、双方向型ス
イッチング素子にして置き、それを有機薄膜ＥＬ素子で
光駆動する。具体的には、サイリスタを２個並べて形成
し、金属電極１０を配線に使用して、逆並列接続する。
このために、図９中に示したように、引き出し電極は、
それぞれ、端子１（Ｔ１）および端子２（Ｔ２）と呼
ぶ。本実施の形態では、第１拡散層４を形成するとき
に、同時に、拡散抵抗を形成し、金属電極１０を形成す
るときにＧ−Ｋ間抵抗として接続する。この内蔵Ｇ−Ｋ
間抵抗については、図中に記載していない。この実施の
形態の固体リレーでは、Ｔ１−Ｔ２間に商用周波数のＡ
Ｃ１００Ｖを接続し、そのメイン回路の電力あるいは通
電電流を陽極−陰極間に流す制御信号で制御できる。図
１０は本実施の形態の固体リレを記号で表示したもので
ある。図８の場合と同様に、破線は封止樹脂でパッケー
ジされた箇所を表示している。
【００２２】次に、本発明の第３の実施の形態について
図１１、図１２および図１３を参照して説明する。第
１、第２の実施の形態では、受光素子としてサイリスタ
を使用したが、この第３の実施の形態ではフォトダイオ
ードを使用する。すなわち、この実施の形態としては、
Ｓｉ素子のフォトダイオードを形成し、その上に有機薄
膜ＥＬ素子を積層して形成する。ここで、フォトダイオ
ードの役割は、スイッチング素子を駆動することで、例
えば代表的には、パワーＭＯＳＦＥＴのゲートに接続し
駆動する。
【００２３】図１１は、フォトダイオードの上に有機薄
膜ＥＬ素子を積層した部分を示す断面図である。次のよ
うにして製造する。ウェーハ状のＮ形のＳｉ基板１をス
タート材料として、先ず両面にＳｉＯ2 膜２を形成す
る。フォトリソグラフィー技術でＳｉＯ2 膜の穴を形成
し、Ｐ形の不純物をそこから拡散し、第１拡散層４を形
成する。裏面全面にＮ形の不純物を拡散し第２拡散層７
を形成する。成長ＳｉＯ2 膜５（図中、記載なし）にフ
ォトリソグラフィー技術でＳｉＯ2 膜の穴６を形成した
後、スパッタリング法等でＡｌ薄膜を形成し、パターン
加工して金属電極１０を形成する。保護膜１１（図中、
記載なし）を被覆し、その上に、透明電極１２、有機薄
膜１３、および金属電極１４を順次に積層して形成す
る。各層のパターン加工法は第１の実施の形態の場合と
同じである。
【００２４】Ｓｉ基板１をダイシングし、チップ３１に
切り出したものをリードフレーム１７のアイランド部分
に接着剤１８でダイボンディングする。この実施の形態
では、接着剤１８には、導電性の材料が選択される。第
２拡散層７は、良好なオーミックコンタクトを形成する
ために設けられている。その後、外部引き出しリードに
ワイヤーボンディングで接続し、封止樹脂１９（図中記
載なし）で密封、固定し、引き出しリードを切断、成形
加工して完成する。
【００２５】図１１中に記載の端子Ｋを基準電位とし
て、端子Ａにはマイナス電位がバイアスされ、フォトダ
イオードのＰＮ接合には、空乏層２０が形成している。
陽極端子から陰極端子へ電流を流し、有機薄膜１３で発
光させる。透明電極１２とＳｉＯ2 膜２を通過して、空
乏層２０およびその近傍に光照射する。それにより、フ
ォトダイオードには、光起電力が発生する。図１２は同
一部分の平面図である。そのおよそのサイズは３５０μ
ｍ×３５０μｍである。図１３は、記号で示したもので
ある。フォトダイオードはパワーＭＯＳＦＥＴのゲート
に接続され、それを駆動する。必要な駆動電圧を確保す
るために、図中に示したように、多段化している。本実
施の形態では、受光素子としてフォトダイオードの例を
説明したが、これに限られるものではなく、同様にポピ
ュラーなフォトトランジスタを受光素子として使用して
実施することができる。
【００２６】
【発明の効果】本発明による第１の効果は、受光素子と
して汎用のＳｉ素子が使用出来ることである。すなわ
ち、量産しているプレーナ形サイリスタを流用して使用
することができる。
【００２７】本発明による第２の効果は、上記の量産の
ウェーハを流用し、Ｓｉ素子製造プロセスと馴染みの良
い真空蒸着プロセスを追加することで、容易に発光素子
の有機薄膜ＥＬ素子をＳｉ素子の保護膜の上に積層形成
できる。
【００２８】本発明の第３の効果は、上記の第２の効果
に関連し、発光素子と受光素子とをＳｉＯ2 膜等絶縁膜
で分離するために、両素子間の絶縁耐圧が高い。このた
めに、受光素子に接続される高電圧大電流なメイン回路
と低電圧小電流な制御回路が良好に絶縁分離できる。
【００２９】本発明の第４の効果は、発光素子と受光素
子が一体化されており、現在、広く普及している２チッ
プ型の固体リレーに比較して、アセンブリ（組立）工程
が簡単化されることである。従来の化合物半導体素子
は、一体形とは言え、電極材料、特性の安定性、製造設
備の洗練度ほかで問題点が多かったが、本発明では、Ｓ
ｉ素子のアセンブリプロセスを利用することができ、そ
の点も解決される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す平面図であ
る。
【図２】（ａ）〜（ｅ）は本発明の第１の実施の形態の
製造工程を示す断面図である。
【図３】（ａ）〜（ｅ）は本発明の第１の実施の形態の
図２に続く製造工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第１の実施の形態の
図３に続く製造工程を示す断面図である。
【図５】本発明の第１の実施の形態の固体リレーのチッ
プ部全体を示す平面図である。
【図６】（ａ），（ｂ）は本発明の固体リレーチップを
パッケージにアセンブリした状態を示す平面図と断面図
である。
【図７】本発明の固体リレーの動作原理を説明するため
の断面図である。
【図８】パッケージ単位の固体リレーの等価回路図であ
る。
【図９】本発明の第２の実施の形態を示す平面図であ
る。
【図１０】本発明の第２の実施の形態の等価回路図であ
る。
【図１１】本発明の第３の実施の形態を示す断面図であ
る。
【図１２】本発明の第３の実施の形態を示す平面図であ
る。
【図１３】本発明の第３の実施の形態を示す等価回路図
である。
【図１４】シリコン結晶の波長と量子効率の関係を示す
図である。
【図１５】シリコン結晶の波長と吸収係数の関係を示す
図である。
【図１６】従来の光結合装置を示す断面図である。
【図１７】（ａ），（ｂ）は従来の他の固体リレーの構
成を示す斜視図と断面図である。
【符号の説明】
１ Ｓｉ基板 ２ ＳｉＯ2 膜 ３，６，９ ＳｉＯ2 膜の穴 ４ 第１拡散層 ５，８ 成長ＳｉＯ2 膜 ７ 第２拡散層 １０，１４ 金属電極 １１ 保護膜 １２ 透明電極 １３ 有機薄膜 １５ 保護膜の穴 １６ ボンディングパッド １７ リードフレーム １８ 接着材 １９ 封止樹脂 ２０ 空乏層 ３０，３１ チップ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 入力側に発光素子を出力側に受光素子を
    設け、両者を光結合し、入力側制御信号で出力側の電力
    あるいは通電電流を制御する固体リレーにおいて、受光
    素子にプレーナ形Ｓｉ素子を使用し、表面を被覆するＳ
    ｉＯ2 膜の上に薄膜ＥＬ素子を積層して形成したことを
    特徴とする固体リレー。
  2. 【請求項２】 請求項１に記載の固体リレーにおいて、
    受光素子としてプレーナ形サイリスタを使用し、発光素
    子として有機薄膜ＥＬ素子を使用したことを特徴とする
    固体リレー。
  3. 【請求項３】 請求項１に記載の固体リレーにおいて、
    受光側を受光素子とパワースイッチング素子とで構成し
    たことを特徴とする固体リレー。
  4. 【請求項４】 請求項３に記載の固体リレーにおいて、
    受光素子としてフォトトランジスタもしくはフォトダイ
    オードを１個もしくは複数個使用し、パワースイッチン
    グ素子としてパワーＭＯＳＦＥＴ（ＭＯＳ電界効果トラ
    ンジスタ）を使用したことを特徴とする固体リレー。
  5. 【請求項５】 請求項１に記載の固体リレーにおいて、
    発光素子として、無機系材料による薄膜ＥＬ素子を使用
    したことを特徴とする固体リレー。
  6. 【請求項６】 請求項２および請求項３に記載の固体リ
    レーの製造方法において、受光素子の上に発光素子を構
    成する有機膜を真空蒸着法で形成したことを特徴とする
    固体リレーの製造方法。
  7. 【請求項７】 請求項１に記載の固体リレーの製造方法
    において、受光素子の上に発光素子を積層化するに際し
    て、ウェーハ状態でバッチ（一括）処理にて製造するこ
    とを特徴とする固体リレーの製造方法。
  8. 【請求項８】 請求項７に記載の固体リレーの製造方法
    において、発光素子と受光素子とを一体化したブロック
    をウェーハからチップ状に切り出し、リードフレームの
    アイランド部分に接着樹脂などでダイマウントし、ワイ
    ヤーボンディングなどで外部引き出しリードに接続し、
    封止樹脂にてパッケージし気密化することを特徴とする
    固体リレーの製造方法。
JP1065497A 1997-01-23 1997-01-23 固体リレーおよびその製造方法 Pending JPH10209487A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1065497A JPH10209487A (ja) 1997-01-23 1997-01-23 固体リレーおよびその製造方法
KR1019980002102A KR19980070786A (ko) 1997-01-23 1998-01-23 고체 릴레이 및 그 제조 방법
US09/012,208 US6025610A (en) 1997-01-23 1998-01-23 Solid relay and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065497A JPH10209487A (ja) 1997-01-23 1997-01-23 固体リレーおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH10209487A true JPH10209487A (ja) 1998-08-07

Family

ID=11756221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065497A Pending JPH10209487A (ja) 1997-01-23 1997-01-23 固体リレーおよびその製造方法

Country Status (3)

Country Link
US (1) US6025610A (ja)
JP (1) JPH10209487A (ja)
KR (1) KR19980070786A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045127A (ja) * 2012-08-28 2014-03-13 Toshiba Corp 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195973A (ja) * 1998-01-07 1999-07-21 Oki Electric Ind Co Ltd 半導体装置及びそれを用いた双方向光ｍｏｓリレー
KR20020036125A (ko) * 2000-11-08 2002-05-16 박호군 ＺｎＯ／Ｓｉ 이종접합 광다이오드 및 그 제조방법
DE10061298A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Signalüberträger auf der Basis von organischem Material, Herstellungsverfahren dazu und Verwendungen
DE10115440A1 (de) * 2001-03-29 2002-10-10 Infineon Technologies Ag Optoelektronische Koppelvorrichtung und Herstellungsverfahren
JP2003124500A (ja) * 2001-10-15 2003-04-25 Sharp Corp 光結合素子
JP2007123314A (ja) * 2005-10-25 2007-05-17 Yazaki Corp リレーモジュール及び電装ユニット
TWI358113B (en) * 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
TWI516028B (zh) 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組
CN104392911B (zh) * 2014-10-31 2017-04-12 宁波芯科电力半导体有限公司 一种高压晶闸管芯片的硼扩散方法
CN110416250B (zh) * 2019-09-02 2024-04-16 电子科技大学 基于异质结薄膜光源的光耦、其放大集成电路及制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3096442A (en) * 1959-01-02 1963-07-02 Texas Instruments Inc Light sensitive solid state relay device
US4458408A (en) * 1981-07-31 1984-07-10 Motorola, Inc. Method for making a light-activated line-operable zero-crossing switch
JPS58213481A (ja) * 1982-06-04 1983-12-12 Omron Tateisi Electronics Co 光結合装置
JPH0669105B2 (ja) * 1985-03-30 1994-08-31 株式会社東芝 固体リレ−装置
JPS62244181A (ja) * 1986-04-17 1987-10-24 Nec Corp フオトカプラ
DE3713067A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement und verfahren zu dessen herstellung
JPS63208322A (ja) * 1987-02-24 1988-08-29 Matsushita Electric Works Ltd 固体リレ−
JPS6415987A (en) * 1987-07-09 1989-01-19 Fujitsu Ltd Photocoupler
JPH01235282A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd 半導体装置
JPH03276770A (ja) * 1990-03-27 1991-12-06 Nec Corp ソリッドステートリレー用素子
JPH04323879A (ja) * 1991-04-23 1992-11-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5589733A (en) * 1994-02-17 1996-12-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Electroluminescent element including a dielectric film of tantalum oxide and an oxide of either indium, tin, or zinc

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045127A (ja) * 2012-08-28 2014-03-13 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US6025610A (en) 2000-02-15
KR19980070786A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JP6204551B2 (ja) 発光素子ユニットおよび発光素子パッケージ
US6486499B1 (en) III-nitride light-emitting device with increased light generating capability
CN108963051B (zh) 发光二极管封装件
US20060057752A1 (en) Light emitting diode and method of making the same
JP2000277804A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
JP2010541224A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
KR101548442B1 (ko) 캐리어 기판 및 반도체칩 제조 방법
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
JPH09321341A (ja) 光半導体装置及びその製造方法
US8835949B2 (en) Three-terminal light emitting device (LED) with built-in electrostatic discharge (ESD) protection device
JPH10209487A (ja) 固体リレーおよびその製造方法
US20020066904A1 (en) Solid-state relay having integrated organic light-emitting diodes
KR20010088929A (ko) AlGaInN계 반도체 LED 소자 및 그 제조 방법
JP2770717B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4393306B2 (ja) 半導体発光素子およびその製造方法並びに半導体装置
US4136351A (en) Photo-coupled semiconductor device
JP4759791B2 (ja) 光半導体素子とその製造方法
JP2023515983A (ja) 多重波長発光素子およびそれを製造する方法
KR20110091429A (ko) 광반도체 장치 및 그 제조방법, 광반도체 모듈
JP2000049376A (ja) 発光素子
JP4810751B2 (ja) 窒化物半導体素子
JP3212686B2 (ja) 半導体発光素子
JP5148337B2 (ja) 発光ダイオードチップおよびその製造方法
JP4284722B2 (ja) 半導体発光素子の製造方法
KR20030073054A (ko) 반도체 엘이디 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000118