KR100877881B1 - 발광다이오드 패키지 및 그 제조방법 - Google Patents

발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100877881B1
KR100877881B1 KR1020070090321A KR20070090321A KR100877881B1 KR 100877881 B1 KR100877881 B1 KR 100877881B1 KR 1020070090321 A KR1020070090321 A KR 1020070090321A KR 20070090321 A KR20070090321 A KR 20070090321A KR 100877881 B1 KR100877881 B1 KR 100877881B1
Authority
KR
South Korea
Prior art keywords
layer
emitting diode
light emitting
package
forming
Prior art date
Application number
KR1020070090321A
Other languages
English (en)
Inventor
조범철
김근호
손성진
박진수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070090321A priority Critical patent/KR100877881B1/ko
Priority to JP2010523954A priority patent/JP5154649B2/ja
Priority to US12/676,850 priority patent/US8203163B2/en
Priority to PCT/KR2008/005264 priority patent/WO2009031856A2/en
Priority to EP08793723.1A priority patent/EP2191518B1/en
Priority to CN200880105925.5A priority patent/CN101796659B/zh
Application granted granted Critical
Publication of KR100877881B1 publication Critical patent/KR100877881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명의 실시 예는 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 발광다이오드 패키지는, 캐비티를 갖는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 씨드층; 상기 캐비티의 내주변을 따라 형성된 전도층; 상기 전도층 위에 형성된 미러층을 포함한다.
LED, 패키지, WLP, 도금층

Description

발광다이오드 패키지 및 그 제조방법{Lighting emitting diode package and fabrication method thereof}
본 발명의 실시 예는 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광다이오드는 패키지화되어 다양한 색을 방출하는 발광 장치로 이용되고 있으며, 상기 발광 장치는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
본 발명의 실시 예는 패키지의 솔더링 특성과 광도를 개선시켜 주는 발광다이오드 패키지 및 그 제조방법을 제공한다.
또한 패키지 몸체의 상부 턱에 의해 수지가 외부로 넘치는 것을 방지함으로써, 패키지의 솔더링시 상기 수지로 인한 작업 수율이 저하되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 발광다이오드 패키지는, 캐비티를 갖는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 씨드층; 상기 캐비티의 내주변을 따라 형성된 전도층; 상기 전도층 위에 형성된 미러층을 포함한다.
본 발명의 실시 예에 따른 발광다이오드 패키지 제조방법은, 캐비티를 갖는 패키지 몸체의 표면에 씨드 층을 형성하는 단계; 상기 패키지 몸체의 외주변에 도금층을 형성하는 단계; 상기 패키지 몸체의 캐비티 내 및 몸체 상면에 전도층을 형성하는 단계; 상기 층들을 부분 식각하여 전기적으로 오픈되는 영역을 형성하는 단계; 상기 전도층 위에 미러층을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 발광다이오드 패키지 및 그 제조방법에 의하면, 패키지의 솔더링 특성을 개선할 수 있다.
또한 패키지 몸체 상부의 턱에 의해 수지가 넘침을 방지하는 한편, 솔더링시 수지로 인한 작업 수율 저하를 방지할 수 있다.
본 발명의 실시 예에 따른 반도체발광소자 패키지 및 그 제조방법에 의하면,패키지의 광도를 개선시켜 줄 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대하여 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 발광다이오드 패키지를 나타낸 단면도이다.
도 1을 참조하면, 패키지(100)는 실리콘(silicon) 기반의 wafer level package(WLP)로서, 다면체(예: 직육면체) 형태의 패키지 몸체(frame)(110)를 이용한다.
상기 패키지 몸체(110)의 상부에는 캐비티(111)가 형성된다. 상기 캐비티(111)는 베이스 튜브 형태, 다각형 또는 원 형태 중 어느 한 형태로 형성될 수 있다.
상기 패키지 몸체(110)의 캐비티(111)의 내측면(114)은 소정의 각도로 또는 소정의 곡률로 경사지게 형성될 수 있다.
상기 패키지 몸체(110)의 상면은 중앙의 캐비티 둘레에 형성되며, 몸체 측면(116)은 구부러져 상부 및 하부 측면으로 경사지게 형성될 수 있다.
상기 패키지 몸체(110)의 캐비티(111)에는 발광다이오드 칩(140)이 적어도 한 개 이상 탑재되며, 상기 발광다이오드 칩(140)은 패키지 몸체(110)의 바닥면(112) 에 배치된 전극 형태의 단자와 연결되며, 상기 단자의 전기적 배선은 패키지 몸체(110)의 측면(116)을 따라 배면(118) 일부까지 연장되어 형성된다. 여기서, 상기 발광다이오드 칩(140)은 각 단자에 와이어(142) 또는 플립 칩 방식으로 연결될 수 있다. 상기 전극 단자의 배치 구조는 다이오드의 칩의 개수, 설계 방식에 따라 다양하게 변경될 수 있으며, 이에 한정하지는 않는다.
또한 패키지 몸체(110)의 적어도 한 측면(116)은 구부러져 상부 및 하부 측면으로 경사지게 형성되며, 또한 패키지 몸체(110)의 다른 측면(미도시)은 수직형태로 형성될 수 있다.
상기 패키지 몸체(110)의 오픈 영역(131,132)을 제외한 전 표면에는 씨드 층(Seed layer)(122)이 형성된다. 상기 씨드 층(122)은 티타늄(Ti)/구리(Cu) 층의 순서 또는 티타늄(Ti)/구리(Cu)/티타늄(Ti) 층의 순서로 형성될 수 있다. 상기 씨드 층(122)은 패키지 몸체(110)와의 접착성 및 금속층 간의 접합성을 위해 형성되며, 1000Å~7000Å의 두께로 형성될 수 있다.
상기 패키지 몸체(110)의 외주변에는 상기 씨드 층(122) 위에 도금층(124)이 형성된다. 상기 도금층(124)은 표면실장기술(SMT) 공정 중 솔더링 특성이 개선되도록 도금 방식(예: 전해 또는 무전해 도금)을 이용하여 두꺼운 박막으로 형성된다. 이러한 도금층(124)은 상기 씨드층(122) 위에 구리(Cu), 니켈(Ni), 금(Au), 티타늄(Ti)을 이용하여 한 층 이상으로 형성될 수 있으며, 예컨대, 도금층(124)은 구리(Cu)/니켈(Ni)/금(Au) 또는 티타늄(Ti)/구리(Cu)/니켈(Ni)/금(Au) 층의 순서로 형성될 수 있으며, 1.5~2.Oum의 두께로 형성된다.
여기서, 상기 도금층(124)의 양단(124a,124b)은 몸체 측면(116)에서 패키지 몸체(110)의 상면(115)의 타측까지 형성된다.
상기 패키지 몸체(110)의 상측에는 전도층(conducting layer)(126)이 형성된다. 상기 전도층(126)은 캐비티(111)의 바닥면(112) 및 내측면(114), 몸체 상면(115)에 형성된다. 상기 전도층(126)은 구리, 니켈, 금, 티타늄을 이용하여 한 층 이상으로 형성될 수 있으며, 구체적으로 상기 씨드 층(122) 위에 구리/니켈/금 또는 티타늄/구리/니켈/금 층의 순서로 형성될 수 있다.
여기서, 상기 몸체 상면(115)에 형성된 전도층(126)의 양단(126a,126b)은 상기 도금층(124)의 양단(124a,124b) 위에 형성되어, 몸체 상면(115) 위에 턱 형태로 돌출시켜 준다. 이는 몸체 상면(115)으로 몰드 부재(미도시)가 넘치는 것을 방지할 수 있으며, 또한 패키지 측면(116)을 통해 이물질이 넘어오는 것을 방지할 수 있다. 또한 수지 넘침을 방지하여 솔더링시 수지(즉, 몰드부재)에 의한 작업 수율 저하를 방지할 수 있다.
이러한 전도층(126)은 1000~7000Å의 두께로 형성된다. 이러한 전도층(226)은 상기 단자의 전기적인 특성을 개선시켜 줄 수 있다.
상기 전도층(126) 위에는 미러층(mirror layer)(128)이 형성된다. 상기 미러층(128)은 상기 전도층(126) 위에, 티타늄(Ti)/은(Ag) 층, 티타늄(Ti)과 알루미늄(Al) 층의 순서, 티타늄과 은의 합금 또는 티타늄과 알루미늄의 합금 중에서 선택적으로 형성될 수 있으며, 1000~4000Å의 두께로 형성된다. 또한 전도층(126)과 그 위에 미러층(128)을 형성해 줌으로써, 금속 물질이 벗겨지는 것을 방지할 수 있 다.
상기 미러층(128)은 발광다이오드 칩(140)에서 발생된 광의 반사 광량을 개선시켜 줌으로써, 패키지(100)의 광도를 개선시켜 줄 수 있다.
상기 패키지 몸체(110)의 씨드층(122), 전도층(126) 및 미러층(128)은 전자빔 증착법 또는 스퍼터링법을 이용하여 증착할 수 있다.
상기 캐비티(111)에는 투광성 수지 재질의 몰드 부재(미도시)가 몰딩되어, 발광다이오드 칩(140)을 보호하게 된다. 이러한 몰드 부재는 투명한 에폭시 또는 실리콘 재질로 이루어진다. 또한 상기 몰드 부재에는 레드, 그린, 블루 형광체 중 적어도 한 종류의 형광체가 첨가될 수 있으며, 이에 한정하지는 않는다.
패키지(100)에서의 오픈 영역(131,132)은 패키지 몸체(110)의 단자를 양측으로 나누게 된다.
도 2내지 도 8은 본 발명의 실시 예에 따른 발광다이오드 패키지의 제조 과정을 나타낸 도면이고, 도 9는 본 발명의 실시 예에 따른 패키지 몸체에 금속층들을 형성하는 과정을 나타낸 플로우 챠트이다.
도 2 및 도 3을 참조하면, 캐비티(111)를 구비한 패키지 몸체(110)의 전체 표면(112,114,116,118)에는 씨드 층(122)이 증착된다(도 9의 S101). 상기 씨드 층(122)은 티타늄(Ti)/구리(Cu) 층의 순서 또는 티타늄(Ti)/구리(Cu)/티타늄(Ti) 층의 순서로 형성될 수 있다. 상기 씨드 층(122)은 패키지 몸체(110)와의 접착성 및 금속층 간의 접합성을 위해 형성되며, 1000Å~7000Å의 두께로 형성될 수 있다.
도 3 및 도 4를 참조하면, 상기 씨드 층(122) 위에는 제 1마스크 패턴(M1)을 형성하게 된다(도 9의 S103). 여기서, 제 1마스크 패턴(M1)은 예컨대, 포토리소그라피(Photo-lithography) 방식을 이용하며, 상기 캐비티(111)의 바닥면(112) 및 내측면(114), 그리고 몸체 상면(115) 일측에 형성된다.
상기 제 1마스크 패턴(M1)을 제외한 영역의 상기 씨드층(122) 위에서 도금층(124)이 증착된다(도 9의 S105). 상기 도금층(124)은 몸체 상면(115)의 타측, 몸체 측면(116) 및 배면(118)에 증착된다.
상기 도금층(124)은 상기 씨드층(122) 위에 구리(Cu)/니켈(Ni)/금(Au) 또는 티타늄(Ti)/구리(Cu)/니켈(Ni)/금(Au) 층의 순서로 형성될 수 있으며, 1.5~2.Oum의 두께로 형성된다. 여기서 상기 씨드층(122)의 최 상층이 티타늄인 경우 이를 식각한 후 도금층(124)의 구리(Cu) 층부터 형성할 수 있다. 이러한 도금층(124)은 도금 방식을 이용하여 두꺼운 박막으로 형성됨으로써, 표면실장기술(SMT) 공정 중 솔더링 특성이 개선될 수 있다.
상기 형성된 제 1마스크 패턴을 제거하고(도 9의 S107), 도 5에 도시된 바와 같이, 제 2마스크 패턴(M2)을 형성하게 된다(도 9의 S109). 상기 제 2마스크 패턴(M2)은 예컨대, 포토리소그라피(Photo-lithography) 방식을 이용하며, 몸체 상면(115)의 타측, 몸체 측면(116) 및 배면(118)에 형성된다.
상기 제 2마스크 패턴(M2) 영역을 제외한 영역의 씨드 층(122) 위에는 전도층(126)이 형성된다(도 9의 S111). 상기 전도층(126)은 캐비티 바닥면(112) 및 내측면(114), 그리고 몸체 상면(115)에 형성된다. 여기서, 상기 몸체 상면(115)에 형성된 전도층(126)의 양단(126a,126b)은 도금층(124)의 양단(124a,124b) 위에 형성 된다.
상기 전도층(126)은 상기 씨드 층(122) 위에 구리(Cu)/니켈(Ni)/금(Au) 또는 티타늄(Ti)/구리(Cu)/니켈(Ni)/금(Au) 층의 순서로 1000~7000Å의 두께로 형성될 수 있다. 여기서, 상기 니켈과 금(Au) 층의 두께는 100~3000Å로 형성될 수 있다. 상기의 금(Au) 층은 충격이나 마찰로 인해 전도층이 손상되는 것을 방지해 준다.
이러한 전도층(126)은 다중 금속 층으로 형성해 줌으로써, 전기적인 특성을 개선시켜 줄 수 있다. 또한 몸체 상면(115)에 형성된 전도층(126)의 양단(126a,126b)은 몸체 상면(115) 위에 턱 형태로 돌출되어, 몰드 부재(미도시)가 넘치는 것을 방지할 수 있다. 이에 따라 몰드부재의 디스펜싱 공정을 용이하게 할 수 있다.
도 5 및 도 6을 참조하면, 상기 제 2마스크 패턴(M2)을 제거하고(도 9의 S113), 상기 캐비티 바닥면(112) 및 몸체 배면(118)을 식각하여 오픈 영역(131,132)을 형성해 준다(도 9의 S115). 상기 오픈 영역(131,132)은 씨드 층(122)까지 식각됨으로써, 캐비티(111)의 양측으로 적어도 두 개의 전극단자가 배치된다.
도 7을 참조하면, 상기 오픈 영역(131,132)이 형성되면, 상기 패키지 몸체(110)의 외측과 캐비티 바닥면(112)의 오픈 영역(131)에 제 3마스크 패턴(M3)을 형성해 준다(도 9의 S117). 상기 제 3마스크 패턴(M3)은 예컨대, 포토리소그라피(Photo-lithography) 방식을 이용하며, 캐비티 바닥면(112)의 오픈 영역(131), 몸체 상면(115)의 타측 및 몸체 측면(116) 및 배면(118)에 형성된다.
상기 제 3마스크 패턴(M3)이 형성되지 않은 영역의 전도층(126) 위에 미러층(128)을 형성해 준다(도 9의 S119). 상기 미러층(128)은 상기 전도층(126) 위에, 티타늄/은의 순서 또는 티타늄과 알루미늄의 순서 또는 티타늄과 알루미늄의 합금으로 형성될 수 있으며, 1000~4000Å의 두께로 형성된다. 또한 전도층(126)과 그 위에 미러층(128)을 형성해 줌으로써, 금속 물질이 벗겨지는 것을 방지할 수 있다.
그리고, 상기 미러층(128)의 양단은 전도층(126)의 양단 위에 형성될 수도 있으며, 이에 한정하지는 않는다. 여기서 상기 미러 층(128)을 형성하는 과정과 오픈 영역(131,132)을 형성을 형성하는 과정은 어느 한 과정을 먼저 수행할 수 있다.
그리고 제 3마스크 패턴(M3)을 제거하고(도 9의 S121), 도 8과 같이, 발광다이오드 칩(140)을 일측 미러층(128)에 전도성 접착제로 부착한 후, 와이어(142)를 이용하여 전기적으로 연결하게 된다.
이러한 캐비티 내부에 투광성의 몰드 부재 또는 적어도 한 종류의 형광체가 첨가된 몰드 부재로 몰딩할 수 있다. 또한 상기 몰드 부재 위에 볼록 형태의 렌즈를 접착할 수도 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 실시 예에 따른 발광다이오드 패키지를 나타낸 단면도.
도 2내지 도 8은 본 발명의 실시 예에 따른 발광다이오드 패키지 제조과정을 나타낸 도면.
도 9는 본 발명의 실시 예에 따른 패키지 몸체 위의 금속층을 형성하는 과정을 나타낸 플로우 챠트.
<도면의 주요 부분에 대한 부호의 설명>
100 : 발광다이오드패키지 110 : 패키지 몸체
111 : 캐비티 112 : 캐비티 바닥면
114 : 캐비티 내측면 115 : 몸체 상면
116 : 몸체 측면 118 : 배면
122 : 씨드층 124 : 도금층
126 : 전도층 128 : 미러층
131,132 :오픈 영역 140 : 발광다이오드 칩

Claims (27)

  1. 캐비티를 갖는 패키지 몸체;
    상기 패키지 몸체의 표면에 형성된 씨드층;
    상기 캐비티의 내주변을 따라 형성된 전도층;
    상기 전도층 위에 형성된 미러층을 포함하는 발광다이오드 패키지.
  2. 제 1항에 있어서, 상기 캐비티는 원 또는 다각형 형상으로 형성되는 발광다이오드 패키지.
  3. 제 1항에 있어서, 상기 패키지 몸체의 상면, 몸체 측면 및 배면 일부에 형성된 도금층을 포함하는 발광다이오드 패키지.
  4. 제 3항에 있어서, 상기 전도층의 양 끝단은 상기 몸체 상면의 도금층 위에까지 형성되는 발광다이오드 패키지.
  5. 제 1항에 있어서, 상기 전도층 양단이 패키지 몸체 상면 위에 턱 형태로 돌출되어 형성되는 발광 다이오드 패키지.
  6. 제 3항에 있어서, 상기 캐비티 바닥면 및 몸체 배면에 형성된 상기 씨드층, 전도층 및 도금층은 전기적으로 오픈되어 있는 발광다이오드 패키지.
  7. 제 1항에 있어서, 상기 씨드 층은 상기 패키지 몸체에 티타늄, 구리 층 중 적어도 하나의 층으로 형성되는 발광다이오드 패키지.
  8. 제 1항에 있어서, 상기 전도층은 상기 씨드층 위에 티타늄, 구리, 니켈, 금 층 중 적어도 하나의 층으로 형성되는 발광다이오드 패키지.
  9. 제 1항에 있어서, 상기 미러층은 상기 전도층 위에 티타늄, 은, 알루미늄 및이들 그룹의 합금 중 어느 하나로 형성되는 발광다이오드 패키지.
  10. 제 1항에 있어서, 상기 씨드층 및 전도층 중 적어도 하나는 1000~7000Å의 두께로 형성되는 발광다이오드 패키지.
  11. 제 1항에 있어서, 상기 미러층은 1000~4000Å의 두께로 형성되는 발광다이오드 패키지.
  12. 제 3항에 있어서, 상기 도금층은 상기 씨드층 위에 티타늄, 구리, 니켈, 금 층 중 적어도 하나로 형성되는 발광다이오드 패키지.
  13. 제 12항에 있어서, 상기 도금층은 1.5~2.0um의 두께로 형성되는 발광다이오드 패키지.
  14. 제 1항에 있어서,
    상기 캐비티에 탑재된 적어도 하나의 발광다이오드 칩을 포함하며,
    상기 발광다이오드 칩은 상기 미러층에 전기적으로 연결되는 발광다이오드 패키지.
  15. 제 1항에 있어서, 상기 캐비티에는 몰드 부재 또는 형광체가 첨가된 몰드 부재가 몰딩되는 발광다이오드 패키지.
  16. 제 1항에 있어서,
    상기 패키지 몸체는 실리콘 웨이퍼로 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  17. 캐비티를 갖는 패키지 몸체의 표면에 씨드 층을 형성하는 단계;
    상기 패키지 몸체의 외주변에 도금층을 형성하는 단계;
    상기 패키지 몸체의 캐비티 내 및 몸체 상면에 전도층을 형성하는 단계;
    상기 층들을 부분 식각하여 전기적으로 오픈되는 영역을 형성하는 단계;
    상기 전도층 위에 미러층을 형성하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  18. 제 17항에 있어서, 상기 도금층 형성 단계는, 상기 씨드 층 위에 캐비티의 바닥면 및 측면, 몸체 상면 일측에 제 1마스크 패턴을 형성하는 단계; 상기 제 1마스크 패턴이 형성되지 않는 패키지 몸체의 상면 타측, 몸체 측면 및 배면에 도금층을 형성하는 단계; 상기 제 1마스크 패턴을 제거하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  19. 제 17항에 있어서, 상기 전도층 형성 단계는 상기 도금층 위에 제 2마스크 패턴을 형성하는 단계; 상기 제 2마스크 패턴이 형성되지 않는 패키지 몸체의 씨드층 위 및 상기 도금층 일부에 전도층을 형성하는 단계; 상기 제 2마스크 패턴을 제거하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  20. 제 17항에 있어서, 상기 미러층을 형성하는 단계는, 상기 오픈된 영역 및 패키지 몸체의 상면 타측, 몸체 측면 및 배면에 제 3마스크 패턴을 형성하는 단계; 상기 도전성 층 위에 미러층을 형성하는 단계; 상기 제 3마스크 패턴을 제거하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  21. 제 17항에 있어서, 상기 캐비티 내의 미러층 위에 적어도 하나의 발광다이오드 칩이 탑재되는 단계를 포함하는 발광다이오드 패키지 제조방법.
  22. 제 21항에 있어서, 상기 캐비티 내에 몰드부재 또는 형광체가 첨가된 몰드부재로 몰딩하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  23. 제 17항에 있어서, 상기 씨드 층은 티타늄 및 구리 층의 순서로 형성되는 발광다이오드 패키지 제조방법.
  24. 제 17항에 있어서,
    상기 전도층은 상기 씨드층 위에 구리/니켈/금 또는 티타늄/구리/니켈/금 층의 순서로 형성되는 발광다이오드 패키지 제조방법.
  25. 제 17항에 있어서, 상기 미러층은 상기 전도층 위에 티타늄/은의 순서, 티타늄/알루미늄의 순서, 이들 그룹의 합금 중 어느 하나로 형성되는 발광다이오드 패키지 제조방법.
  26. 제 17항에 있어서, 상기 도금층은 상기 씨드층 위에 구리/니켈/금 또는 티타늄/구리/니켈/금의 순서로 형성되는 발광다이오드 패키지 제조방법.
  27. 제 17항에 있어서,
    상기 패키지 몸체는 실리콘 웨이퍼로 형성되는 것을 특징으로 하는 발광다이 오드 패키지 제조방법.
KR1020070090321A 2007-09-06 2007-09-06 발광다이오드 패키지 및 그 제조방법 KR100877881B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070090321A KR100877881B1 (ko) 2007-09-06 2007-09-06 발광다이오드 패키지 및 그 제조방법
JP2010523954A JP5154649B2 (ja) 2007-09-06 2008-09-05 発光デバイスパッケージ及びその製造方法
US12/676,850 US8203163B2 (en) 2007-09-06 2008-09-05 Lighting emitting device package and method of fabricating the same including a plating layer at an outer circumference of the package body
PCT/KR2008/005264 WO2009031856A2 (en) 2007-09-06 2008-09-05 Lighting emitting device package and method of fabricating the same
EP08793723.1A EP2191518B1 (en) 2007-09-06 2008-09-05 Lighting emitting device package and method of fabricating the same
CN200880105925.5A CN101796659B (zh) 2007-09-06 2008-09-05 发光器件封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070090321A KR100877881B1 (ko) 2007-09-06 2007-09-06 발광다이오드 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100877881B1 true KR100877881B1 (ko) 2009-01-08

Family

ID=40429558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070090321A KR100877881B1 (ko) 2007-09-06 2007-09-06 발광다이오드 패키지 및 그 제조방법

Country Status (6)

Country Link
US (1) US8203163B2 (ko)
EP (1) EP2191518B1 (ko)
JP (1) JP5154649B2 (ko)
KR (1) KR100877881B1 (ko)
CN (1) CN101796659B (ko)
WO (1) WO2009031856A2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045708B1 (ko) * 2009-03-13 2011-06-30 안복만 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지
KR20110094624A (ko) * 2010-02-17 2011-08-24 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101091304B1 (ko) * 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR20130007592A (ko) * 2010-03-30 2013-01-18 다이니폰 인사츠 가부시키가이샤 Ｌｅｄ용 리드 프레임 또는 기판, 반도체 장치, 및 ｌｅｄ용 리드 프레임 또는 기판의 제조 방법
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
CN102403437A (zh) * 2010-09-16 2012-04-04 日立电线株式会社 半导体发光元件搭载用基板以及使用其的半导体发光装置
JP5857355B2 (ja) * 2010-09-16 2016-02-10 Ｓｈマテリアル株式会社 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置
US8907319B2 (en) * 2011-12-12 2014-12-09 Lg Innotek Co., Ltd. Light emitting device package
JP6482785B2 (ja) * 2014-07-28 2019-03-13 ローム株式会社 半導体装置および半導体装置の製造方法
KR102463880B1 (ko) * 2015-10-13 2022-11-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
CN109873072B (zh) * 2017-12-01 2021-09-21 光宝科技新加坡私人有限公司 发光装置、发光二极管封装结构及其制造方法
TWI647868B (zh) * 2017-12-01 2019-01-11 新加坡商光寶新加坡有限公司 改良的發光裝置及其製造方法、改良的發光二極體封裝結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207258A (ja) 2002-10-28 2004-07-22 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2007012822A (ja) 2005-06-29 2007-01-18 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296064A (ja) 1989-05-11 1990-12-06 Nissan Motor Co Ltd 車両の自動変速制御装置
JPH02298084A (ja) * 1989-05-12 1990-12-10 Matsushita Electric Ind Co Ltd 発光ダイオード素子の封止方法
JP2989703B2 (ja) 1991-10-08 1999-12-13 シャープ株式会社 チップ部品型発光ダイオード
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
JP3736679B2 (ja) 2001-07-18 2006-01-18 日立エーアイシー株式会社 プリント配線板
WO2004049462A1 (en) * 2002-11-26 2004-06-10 Stockeryale, (Irl), Limited An illuminator and production method
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
US7183587B2 (en) * 2003-09-09 2007-02-27 Cree, Inc. Solid metal block mounting substrates for semiconductor light emitting devices
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
EP1587151A3 (en) * 2004-04-17 2011-09-28 LG Electronics, Inc. Semiconductor light emitting device and fabrication method thereof
KR101154801B1 (ko) * 2004-12-03 2012-07-03 엔지케이 스파크 플러그 캄파니 리미티드 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
US7411225B2 (en) * 2005-03-21 2008-08-12 Lg Electronics Inc. Light source apparatus
KR100667504B1 (ko) * 2005-06-29 2007-01-10 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법
JP2007134602A (ja) * 2005-11-11 2007-05-31 Stanley Electric Co Ltd 表面実装型半導体発光装置
KR100746783B1 (ko) 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207258A (ja) 2002-10-28 2004-07-22 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2007012822A (ja) 2005-06-29 2007-01-18 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045708B1 (ko) * 2009-03-13 2011-06-30 안복만 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지
KR101091304B1 (ko) * 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8395170B2 (en) 2010-01-20 2013-03-12 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same
KR20110094624A (ko) * 2010-02-17 2011-08-24 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101628381B1 (ko) * 2010-02-17 2016-06-08 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR20130007592A (ko) * 2010-03-30 2013-01-18 다이니폰 인사츠 가부시키가이샤 Ｌｅｄ용 리드 프레임 또는 기판, 반도체 장치, 및 ｌｅｄ용 리드 프레임 또는 기판의 제조 방법
US9966517B2 (en) 2010-03-30 2018-05-08 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements

Also Published As

Publication number Publication date
EP2191518B1 (en) 2016-06-15
US20110309391A1 (en) 2011-12-22
WO2009031856A3 (en) 2009-05-07
EP2191518A2 (en) 2010-06-02
EP2191518A4 (en) 2013-10-23
CN101796659A (zh) 2010-08-04
JP5154649B2 (ja) 2013-02-27
US8203163B2 (en) 2012-06-19
JP2010538490A (ja) 2010-12-09
CN101796659B (zh) 2012-09-19
WO2009031856A2 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
KR100877881B1 (ko) 발광다이오드 패키지 및 그 제조방법
KR100593943B1 (ko) 발광 다이오드 패키지의 제조 방법
US8759865B2 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
US7928462B2 (en) Light emitting device having vertical structure, package thereof and method for manufacturing the same
US8044423B2 (en) Light emitting device package
US8936970B2 (en) Light emitting structure having electrodes and manufacturing method thereof
US10134961B2 (en) Submount based surface mount device (SMD) light emitter components and methods
US20150062915A1 (en) Light emitting diode devices and methods with reflective material for increased light output
US8309973B2 (en) Silicon-based sub-mount for an opto-electronic device
JP2012089848A (ja) 発光ダイオード（ｌｅｄ）パッケージ及びその製造方法
US20130328070A1 (en) Light emitting devices and substrates with improved plating
KR20130058680A (ko) 발광 디바이스를 위한 캐리어
KR20120127109A (ko) 발광 소자 패키지 및 이를 구비한 자외선 램프
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100999746B1 (ko) 발광 디바이스 패키지 및 그 제조방법
TWI492426B (zh) 發光裝置封裝
KR101616615B1 (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
JP2016058447A (ja) Ｌｅｄパッケージおよびその製造方法、ならびにｌｅｄ素子搭載基板およびその製造方法
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
JP5565668B2 (ja) 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法
JP2011249433A (ja) 発光装置及びその製造方法
KR20180044041A (ko) 반도체 발광소자
KR20170109167A (ko) 반도체 발광소자
KR101677062B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR20110116632A (ko) 마스크를 적용하여 측면 일부를 금속 반사면으로 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 12