KR101091304B1 - 발광 소자 패키지 및 그 제조방법 - Google Patents

발광 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101091304B1
KR101091304B1 KR1020100005199A KR20100005199A KR101091304B1 KR 101091304 B1 KR101091304 B1 KR 101091304B1 KR 1020100005199 A KR1020100005199 A KR 1020100005199A KR 20100005199 A KR20100005199 A KR 20100005199A KR 101091304 B1 KR101091304 B1 KR 101091304B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
cavity
region
Prior art date
Application number
KR1020100005199A
Other languages
English (en)
Other versions
KR20110085421A (ko
Inventor
김혜영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100005199A priority Critical patent/KR101091304B1/ko
Priority to US12/880,683 priority patent/US8395170B2/en
Priority to EP10179455.0A priority patent/EP2348552B1/en
Priority to TW099134878A priority patent/TWI520380B/zh
Priority to CN201010513392.3A priority patent/CN102130272B/zh
Publication of KR20110085421A publication Critical patent/KR20110085421A/ko
Application granted granted Critical
Publication of KR101091304B1 publication Critical patent/KR101091304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
실시 예에 따른 발광소자 패키지는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 절연층 위에 형성된 복수의 전극층; 상기 패키지 몸체 위의 제1영역에 형성된 복수의 철 패턴; 및 상기 복수의 전극층과 연결되는 발광 소자를 포함한다.

Description

발광 소자 패키지 및 그 제조방법{LIGHT EMITTING DEVICE PACKAGE AND FABRICATING METHOD THEREOF}
실시 예는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.
실시 예는 패키지 위에 복수의 철 패턴을 갖는 발광 소자 패키지 및 그 제조방법을 제공한다.
실시 예는 복수의 철 패턴을 갖는 절연층 및 금속층을 포함하는 발광소자 패키지 및 그 제조방법을 제공한다.
실시 예에 따른 발광소자 패키지는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 절연층 위에 형성된 복수의 전극층; 상기 패키지 몸체 위의 제1영역에 형성된 복수의 철 패턴; 및 상기 복수의 전극층과 연결되는 발광 소자를 포함한다.
실시 예에 따른 발광소자 패키지 제조방법은, 패키지 몸체의 표면에 절연층을 형성하는 단계; 상기 절연층의 제1영역에 복수의 철 패턴을 형성하는 단계; 상기 절연층 위에 복수의 금속층을 형성하는 단계; 및 상기 복수의 금속층에 발광소자를 연결하는 단계를 포함한다.
실시 예는 패키지 표면의 요철 패턴에 의해 발광소자로부터 방출된 광의 추출 효율을 개선시켜 줄 수 있다.
실시 예는 실리콘 웨이퍼 패키지의 광 효율을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자 패키지의 평면도이다.
도 2는 도 1의 측 단면도이다.
도 3은 도 2의 전극층의 상세 단면도이다.
도 4는 제2실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 5 및 도 6은 실시 예에 따른 요철 패턴을 변형한 예를 나타낸 도면이다.
실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예에 대하여 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 도면의 일 예이며, 도면의 두께로 한정하지는 않는다.
도 1은 제1실시 예에 따른 발광 소자 패키지를 나타낸 평면도이며, 도 2는 도 1의 A-A 측 단면도이다.
도 1 및 도 2를 참조하면, 발광 소자 패키지(100)는 패키지 몸체(101), 제1 및 제2전극층(110,120), 절연층(130), 요철 패턴(135), 및 발광소자(140)를 포함한다.
상기 패키지 몸체(101)는 실리콘(Si) 재질을 이용한 wafer level package(WLP)로 구현될 수 있다. 상기 패키지 몸체(101)는 실리콘(Si) 이외의 다른 재료 예컨대, 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, PSG(photo sensitive glass), 사파이어(Al2O3), 베릴륨 옥사이드(BeO) 및 PCB(Printed Circuit Board), 각종 수지 등으로 형성될 수 있으며, 실시 예는 패키지의 제조 효율 및 방열 효율이 우수한 실리콘 재질을 그 예로 설명하기로 한다.
상기 패키지 몸체(101)는 에칭 프로세스로서, 벌크 식각 방법을 사용하여 에칭될 수 있으며, 상기 에칭 방법은 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등이 이용될 수 있으며, 또한 상기 방법들 중 2가지 이상 방법들을 함께 이용할 수도 있다. 상기의 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다.
상기 패키지 몸체(101)의 상부에는 에칭 프로세스에 의해 소정 깊이의 캐비티(105)가 형성될 수 있으며, 상기 캐비티(105)는 베이스 튜브 형태의 홈, 다각형 홈 또는 원형 홈 중 어느 한 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캐비티 형성 방법은 마스크로 패터닝한 후, 습식 식각액 예컨대, KOH 용액, TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 형성할 수 있다.
상기 패키지 몸체(101)의 캐비티(105)의 측면(103)은 그 바닥면(101)에 대해 소정의 각도 또는 소정의 곡률로 경사지거나 수직하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 패키지 몸체(101)의 외 측면(107)은 소정 각도로 꺾여진 구조 또는 수직한 구조로 형성될 수 있다.
상기 패키지 몸체(101)의 표면에는 절연층(130)이 형성된다. 상기 절연층(130)은 예를 들어, 실리콘 열 산화막(Si02, SixOy 등), 알루미늄 옥사이드(AlOx), 실리콘 질화막(Si3N4, SixNy, SiOxNy 등), 알루미나(AlN), Al2O3 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(105)에는 상기 절연층(130)이 복수의 철 패턴(135)이 형성되며, 상기 철 패턴(135)은 상기 캐비티(105)의 바닥면(102)으로부터 소정 높이로 돌출될 수 있다.
상기 철 패턴(135)은 렌즈 형상, 반구형 형상, 돔 형상 등으로 형성될 수 있으며, 그 직경은 수 ㎛ 이내이고, 그 높이는 칩 두께보다 낮은 높이 예컨대, 수 ㎛로 형성될 수 있다.
상기 철 패턴(135)은 상기 절연층(130)의 재질로 형성되며, 그 형성 방법은 상기 절연층(130)을 일정 두께로 형성한 후 포토 리소그라피(photo-lithography) 공정을 통해 포토 레지스트를 코팅하고, 노광, 현상하여 선택 영역을 노출하게 패터닝한 후, 철 패턴(135)을 형성하거나, 포토 레지스트를 먼저 배치한 후 상기 철 패턴(135)을 형성시켜 주거나, 습식 에칭 방식을 적용할 수 있다. 상기 철 패턴은 패턴 간의 간격이 규칙적인 간격 또는 불규칙적인 간격으로 형성될 수 있다.
상기 절연층(130)은 스퍼터링 또는 e-beam 증착 방법으로 증착될 수 있으며, 이에 대해 한정하지는 않는다.
상기 패키지 몸체(101)에는 적어도 하나의 웰이 형성될 수 있으며, 상기 웰은 상기 패키지 몸체(101)의 상면 또는/및 배면 등에 불순물의 주입 또는 확산 공정에 의해 형성될 수 있다. 상기의 웰은 복수의 전극층(110,120) 중 적어도 하나에 회로적으로 연결되어, 제너 다이오드와 같은 보호 소자나 정전류 소자로 구현될 수 있다.
상기 제1전극층(110) 및 상기 제2전극층(120)은 분리부(145)에 의해 전기적으로 분리되며, 상기 분리부(145)는 상기 캐비티(105) 및 상기 몸체 외측에서 상기 제1전극층(110) 및 상기 제2전극층(120)을 전기적으로 분리시켜 준다. 상기 분리 부(145)는 홈 또는 절연 물질로 형성될 수 있으며, 그 분리 구조나 형상은 다양하게 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연층(130) 위에는 적어도 하나의 전극층이 형성될 수 있다. 실시 예는 복수의 전극층(110,120)이 형성된 구조를 그 예로 설명하기로 한다. 또한 상기 각 전극층(110,120)은 열 전도성, 전기적 특성, 광 반사 효율 및 제조 프로세스 등을 고려하여 다수의 금속층이 적층될 수 있다.
상기 제1전극층(110) 및 상기 제2전극층(120)은 상기 절연층(130) 위에 형성되며, 상기 패키지 몸체(101)의 일측 및 타측에 배치될 수 있다.
상기 발광 소자(140)는 상기 제1전극층(110) 또는/및 상기 제2전극층(120) 위에 배치될 수 있다. 이하, 설명의 편의를 위해 제1전극층(110)의 전도성 영역 위에 상기 발광소자(140)가 배치된 구조를 그 예로 설명하기로 한다.
상기 제1 및 제2전극층(110,120)은 동일 금속층으로 적층되며, 캐비티 내측 및 외측의 반사 영역은 반사 금속이 더 적층될 수 있으며, 이러한 적층 구조의 차이는 본딩 특성이나 반사 특성을 고려하여 변경될 수 있다.
상기 발광 소자(140)는 상기 제1전극층(110) 위의 전도성 영역 중에서 칩 탑재 영역에 페이스트(미도시)로 접착되거나 다이 어태치 방식으로 본딩될 수 있다. 여기서, 상기 발광 소자(140)는 예컨대, 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 황색 LED 칩 등의 유색 LED 칩이거나, 자외선(UV) LED 칩으로 이루어질 수 있으며, 이러한 발광 소자(140)의 종류나 개수에 대해 한정하지는 않는다.
상기 발광소자(140)는 상기 제1전극층(110) 및 상기 제2전극층(120)에 전기적으로 연결될 수 있으며, 예를 들면 적어도 하나의 와이어(142), 다이 본딩, 플립 본딩 등을 선택적으로 이용할 수 있으며, 실시 예의 기술적 범위 내에서 다양하게 변경될 수 있다.
상기 제1전극층(110)과 상기 제2전극층(120)은 적어도 5층의 금속층으로 형성될 수 있다. 예컨대, 상기 제1전극층(110)의 전도성 영역은 5층 이상의 금속층으로 형성되며, 반사 영역은 상기 전도성 영역 위에 적어도 한 층의 금속층이 더 형성될 수 있다.
상기 제1전극층(110)은 상기 캐비티(105)의 일측, 상기 패키지 몸체(101)의 일 측면 및 그 배면 일부까지 연장된다. 상기 패키지 몸체(101)의 일 측면은 패키지 재료의 결정 특성에 따른 각도로 에칭된 형성을 갖거나, 커팅 공정에 의해 형성될 수 있다.
상기 제2전극층(120)은 상기 캐비티(105)의 타측에 배치되고, 상기 패키지 몸체(101)의 타 측면 및 그 배면 일부까지 연장된다. 상기 패키지 몸체(101)의 적어도 한 측면은 패키지 재료의 결정 특성에 따른 각도로 에칭되거나, 커팅에 의해 형성될 수 있다. 여기서, 상기 패키지 몸체(101)의 외 측면 형상은 실시 예의 기술적 범위 내에서 다양하게 변경될 수 있으며, 도면에 제시된 특징으로 한정하지는 않는다.
도 2를 참조하면, 상기 패키지 몸체(101)의 배면은 제1 및 제2리드 전극(P1,P2)이 형성되며, 상기 제1리드 전극(P1)은 상기 제1전극층(110)의 단부이고, 상기 제2리드 전극(P2)은 상기 제2전극층(120)의 단부이다. 상기 제1 및 제2리드 전극(P1,P2)은 전극 단자로 기능할 수 있다.
상기 캐비티(105)에는 투광성 수지물(150)이 형성되며, 상기 투광성 수지물(150)은 실리콘 또는 에폭시와 같은 수지 재료를 포함한다. 상기 투광성 수지물(150)의 표면은 오목한 형상, 플랫한 형상, 볼록한 형상 중 어느 하나로 형성될 수 있다. 상기 투광성 수지물(150)에는 적어도 한 종류의 형광체가 첨가될 수 있으며, 상기 형광체는 레드 형광체, 그린 형광체, 황색 형광체 등을 선택적으로 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(105) 위에는 렌즈(미도시)가 형성될 수 있으며, 상기 렌즈는 예컨대, 상기 투광성 수지물(150) 위에 볼록 렌즈 형상을 갖고, 상기 투광성 수지물(150)과 별도로 형성되거나 상기 투광성 수지물(150)과 일체로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캐비티(105) 위에는 적어도 한 종류의 형광체를 갖는 형광 필름이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 렌즈는 광 추출 효율을 위해 다양한 형상으로 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 수지물(150) 위에는 스크린 프린팅(screen printing) 방법을 이용하여 원하는 영역 또는 상면에 형광체가 포함된 실리콘 젤 또는 투광성이 우수한 에폭시를 형성할 수 있다.
상기 발광소자(140)를 접합하고, 복수의 전극층(110,120)에 전기적으로 연결한 다음, 상기 투광성 수지물(150) 등을 형성하고, 상기 패키지 몸체(101)를 패키지 단위로 커팅하게 된다. 상기 커팅면은 상기 제1 및 제2전극층(110,120)이 형성되는 측면 이외의 영역을 선택적으로 이용할 수 있다.
상기 제1 및 제2전극층(110,120)은 표면 거칠기(Roughness)가 30nm 이하로 형성될 수 있으며, 이러한 표면 거칠기는 전도성, 방열 특성 및 광 반사 효율을 개선시켜 줄 수 있다.
상기 제1 및 제2전극층(110,120)은 상기 절연층(130)의 철 패턴(135)에 의해 굴곡진 요철 구조로 형성될 수 있다. 상기 요철 구조는 상기 발광 소자(140)가 탑재되는 칩 탑재 영역을 제외한 영역으로, 상기 캐비티의 바닥면에 형성된다.
상기 제1 및 제2전극층(110,120)의 요철 구조는 상기 발광 소자(140)의 둘레에 배치되어, 입사되는 광을 산란시켜 주어, 광 효율을 개선시켜 줄 수 있다.
도 3은 도 2의 제1 및 제2전극층의 적층 구조를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 상기 패키지 몸체(101) 위에 절연층(130)을 형성하고, 상기 절연층(130) 위에는 씨드층(111), 전도층(112), 베리어층(113), 본딩층(114), 접착층(116) 및 반사층(117)을 형성하게 된다.
상기 씨드층(111), 전도층(112), 베리어층(113), 및 본딩층(114)은 전도성 영역(A1)이며, 상기 전도성 영역(A1) 위에 상기 접착층(116) 및 반사층(117)이 적층된 영역은 반사 영역(A2)이 된다. 상기 전도성 영역(A1)은 최상층이 본딩층(114)이 배치되며, 상기 본딩층(114)은 캐비티의 칩 탑재 영역과 외부 전극 영역에 노출된다.
상기 칩 탑재 부분의 본딩층(114)이 배치되므로 발광 소자가 접착되거나 본딩되며, 상기 반사 영역(A2)의 최상층은 반사층(117)이 배치되므로, 상기 캐비티 영역과 그 둘레 영역에 배치될 수 있다.
상기 본딩층(114) 및 상기 반사층(117)은 20nm 이하의 표면 거칠기로 형성될 수 있으며, 바람직하게 상기 본딩층(114)의 표면 거칠기가 상기 반사층(117)의 표면 거칠기보다 낮게 형성될 수 있다.
상기 씨드층(111)은 물리 증착법 예컨대, 스퍼터링 방법 또는 E-beam 증착 방법으로 증착하게 된다. 상기 전도층(112), 베리어층(113), 본딩층(114), 접착층(116) 및 반사층(117)은 도금 방법(전해 또는 무전해 도금)으로 형성하게 된다. 상기 제 1 및 제2전극층(110,120)을 형성함에 있어서, 포토 레지스트를 코팅하고, 노광, 현상하여 선택 영역을 노출하게 패터닝한 후 상기 각 금속층을 형성하거나, 상기 각 금속층을 형성한 다음 상기 패터닝 공정을 수행할 수 있으며, 이러한 포토 레지스트 공정은 실시 예의 기술적 범위 내에서 변경될 수 있다.
씨드층(111)은 상기 절연층과의 접착성, 다른 금속층과의 접합성이 우수한 재질 예컨대, 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 씨드층은 약 900Å ± 200Å의 두께로 형성될 수 있다.
상기 씨드층(111) 위에 중간 씨드층이 형성될 수 있으며, 중간 씨드층은 Au 또는 Cu로 형성될 수 있다. 이에 따라 씨드층의 적층 구조는 Cr/Au, Cr/Cu, Ti/Au, Ta/Cu, Ta/Ti/Cu 등의 구조를 이룰 수 있다. 여기서, 상기 중간 씨드층은 물리 증착법으로, 6000ű 500Å 정도로 형성될 수 있다.
상기 씨드층(111) 위에는 전도층(112)이 형성된다. 상기 전도층(112)은 도금 방식으로 형성되며, 이러한 도금 방식은 상기 물리 증착법으로 증착되는 상기 씨드층(111)과의 스트레스를 완화시켜 줄 수 있으며, 상기의 스트레스 완화는 상기 전도층(112)의 표면 거칠기(roughness)가 증가되는 것을 억제시켜 줄 수 있다. 즉, 상기 전도층(112)은 상기 씨드층(111)과의 형성 방법 차이에 의한 스트레스를 억제시켜 줄 수 있다.
상기 전도층(112)은 소정 두께까지는 도금되는 층의 두께에 비례하여 표면 거칠기가 점차 감소하게 된다. 상기 전도층(112)은 열 전도성 및 방열 특성이 우수한 금속 예컨대, 구리(Cu)로 형성될 수 있다. 상기 전도층(112)은 수십 ㎛ 이하 예컨대, 30㎛ 이하로 형성될 수 있으며, 바람직하게 10㎛ 이하로 할 수 있다. 또한 상기 전도층(112)의 두께가 수 ㎛ 이상일 때, 상기 전도층(112)의 표면 거칠기는 20nm 이하로 형성될 수 있다. 상기 전도층(112)의 두께가 10~30㎛인 경우 방열 특성과 표면 거칠기는 그 표면적을 증가시켜 주어 개선될 수 있다.
또한 상기 전도층(112)의 재료는 구리(Cu) 이외의 다른 물질 Ag, Au, 및 Al 등으로 형성될 수 있으며, 또한 상기 Cu-alloy, Ag-alloy 등을 포함한다.
상기 전도층(112)은 상기 패키지 몸체의 캐비티, 몸체 상면, 몸체 측면 및 몸체 배면에 형성되어, 발광 소자에서 발생된 열을 효과적으로 방열시켜 줄 수 있다.
상기 전도층(112) 위에는 베리어층(113)이 형성될 수 있다. 상기 베리어층(113)은 고온의 환경에서 상기 전도층(112)에 의한 상기 본딩층(114)의 전기적 특성이 감소되는 것을 차단해 준다. 상기 베리어층(113)은 백금(Pt), 니켈(Ni) 등을 이용하여 도금 방식으로 형성할 수 있으며, 그 두께는 3000ű 500Å로 형성될 수 있다.
상기 베리어층(113) 위에는 본딩층(114)이 형성되며, 상기 본딩층(114)은 금(Au)을 이용하여 도금 방식으로 형성될 수 있으며,약 5000± 500Å 정도의 두께로 형성된다.
상기 본딩층(114)은 20nm 이하의 표면 거칠기로 형성될 수 있다. 상기 본딩층(114)의 표면 거칠기는 상기 페이스트와의 접합이 개선될 수 있다. 즉, 표면 거칠기가 크면 클수록 접합 계면에 공기의 유입으로 인해 열 전도율이 저하되므로, 20nm 이하의 표면 거칠기를 통해 접합성 및 열 전도율을 개선시켜 줄 수 있다.
상기 전도성 영역(A1)의 적층 구조는 전도층(112)은 Cu이고, 베리어층(113)은 Ni이며, 상기 본딩층(114)은 Au인 경우, Cr/Au/Cu/Ni/Au, Cr/Cu/Cu/Ni/Au, Ti/Au/Cu/Ni/Au, Ta/Cu/Cu/Ni/Au, Ta/Ti/Cu/Cu/Ni/Au 등의 적층 구조 중에서 선택적으로 사용할 수 있다. 상기 적층 구조에는 상기에 개시된 전도층(112)의 두께를 10㎛ 이하로 형성하여, 표면 거칠기를 20nm 이하로 낮추고, 또한 금속층의 열 저항을 낮추어 줄 수 있다.
상기 본딩층(114) 위에 접착층(116) 및 반사층(117)을 적층하게 된다. 상기 접착층(116)은 인접한 두 금속 사이의 접합을 위해 형성되며, 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등으로 사용할 수 있으며, 900ű100Å로 형성될 수 있다. 이러한 접착층(116)은 형성하지 않을 수 있다.
상기 접착층(116) 위에는 반사층(117)이 형성된다. 상기 반사층(117)은 광의 반사를 위해 반사도가 우수한 금속 또는 합금 예컨대, 알루미늄(Al) 또는 은(Ag), 또는 이들의 선택적으로 포함하는 합금을 사용할 수 있다. 상기 반사층(117)은 도 2의 캐비티(105)의 바닥면 및 측면에 형성되므로, 광 반사 효율을 개선시켜 줄 수 있다. 상기 반사층(117)은 1500±300Å 정도로 형성될 수 있다.
상기 전도층(112)은 상기 씨드층(111)으로부터 전달되는 스트레스를 완화시켜 주어, 상기 전도층(112) 위에 형성되는 상기 본딩층(114) 및 반사층(117)의 표면 거칠기를 20nm 이하로 형성시켜 줄 수 있다.
도 4는 제2실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 도 4를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하고, 중복 설명은 생략하기로 한다.
도 4를 참조하면, 발광 소자 패키지(100A)는 패키지 몸체(101)의 캐비티(105)의 바닥면(102)에 제1철 패턴(135), 및 상기 몸체 상면(104)에 제1철 패턴(135A)이 형성된 구조이다.
상기 제1 및 제2철 패턴(135,135A)의 형성 방법은 제1실시 예를 참조하며, 상기 캐비티 내의 제1철 패턴(135)은 상기 발광 소자(140)로부터 방출된 광을 산란시켜 주어, 광 효율을 개선시켜 줄 수 있다. 또한 상기 몸체 상면(104)으로부터 형성된 제2철 패턴(135A)은 렌즈 등에 의해 반사된 광을 산란시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
도 5 및 도 6은 절연층의 철 패턴을 변형한 예를 나타낸 도면이다.
도 5를 참조하면, 절연층(130)의 철 패턴(135C)는 뿔 대 형상, 또는 다각형 형상으로 형성될 수 있으며, 이러한 철 패턴(135C)은 상기 절연층(130)의 재질로 상기 포토리소그라피 공정에 의해 형성되거나 건식 및/또는 습식 에칭을 통해 형성할 수 있다.
도 6을 참조하면, 절연층(130)의 철 패턴(135D)는 원 뿔, 다각 뿔 형상 등의 형상으로 형성될 수 있으며, 이러한 철 패턴(135D)은 상기 절연층(130)의 재질로 상기 포토리소그라피 공정에 의해 형성되거나 건식 및/또는 습식 에칭을 통해 형성할 수 있다.
실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자 패키지를 채용한 지시 장치, 조명 장치, 표시 장치 등에 적용될 때, 방열 효율에 의한 신뢰성을 개선시켜 줄 수 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광 소자 패키지, 101:패키지 몸체, 105: 캐비티, 110,120: 전극층, 111 : 씨드층, 112 : 전도층, 113 : 베어리층, 114 : 본딩층, 116: 접착층, 117 : 반사층, 130: 절연층, 135 : 요철 패턴, 140: 발광소자, 150 : 수지물

Claims (19)

  1. 플랫한 바닥면을 갖는 캐비티를 포함하는 패키지 몸체;
    상기 패키지 몸체의 표면에 형성되며 상기 캐비티의 바닥면 영역 중 제1영역에 돌출된 복수의 제1돌기를 갖는 절연층;
    상기 절연층 위에 형성된 복수의 전극층; 및
    상기 캐비티 내의 제2영역에 배치되며 상기 복수의 전극층과 연결되는 발광 소자를 포함하며,
    상기 캐비티의 바닥면에 배치된 상기 절연층의 하면은 플랫한 면으로 형성되며,
    상기 복수의 제1돌기는 상기 절연층의 상면으로부터 돌출되며,
    상기 캐비티의 제1영역에 배치된 상기 복수의 전극층은 상기 절연층의 제1돌기들에 의해 형성된 요철 구조를 포함하며,
    상기 복수의 전극층의 표면 거칠기는 30nm 이하인 발광 소자 패키지.
  2. 제1항에 있어서, 상기 캐비티의 둘레 영역인 상기 패키지 몸체의 상면에 배치된 상기 절연층의 상면으로부터 돌출된 복수의 제2돌기를 포함하며,
    상기 복수의 전극층 중 상기 캐비티 둘레에 배치된 영역은 상기 절연층의 제2돌기들에 의해 형성된 요철 구조를 포함하는 발광 소자 패키지.
  3. 제1항에 있어서, 상기 제1돌기 간의 간격은 규칙적인 간격 또는 불규칙적인 간격으로 형성되는 발광 소자 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 전극층은 상기 절연층 위에 형성된 씨드층; 상기 씨드층 위에 형성된 전도층; 상기 전도층 위에 형성된 베리어층; 및 상기 베리어층 위에 형성된 본딩층을 포함하는 발광 소자 패키지.
  5. 제4항에 있어서, 상기 전극층은 상기 본딩층의 제1영역 위에 형성된 접착층; 상기 접착층 위에 형성된 반사층을 포함하며,
    상기 발광 소자는 상기 캐비티의 제2영역에 배치된 본딩층 위에 배치되는 발광 소자 패키지.
  6. 제4항에 있어서, 상기 전도층은 구리(Cu), 알루미늄(Al), 금(Au), 및 은(Ag) 중 어느 하나를 이용하여 30㎛ 이내의 두께로 형성되는 발광 소자 패키지.
  7. 제4항에 있어서, 상기 씨드층은 Cr/Au, Cr/Cu, Ti/Au, Ta/Cu, 및 Ta/Ti/Cu 중 적어도 하나를 포함하는 발광 소자 패키지.
  8. 제1항에 있어서, 상기 전극층은 상기 발광 소자가 탑재된 제2영역을 포함하고 상기 제2영역의 표면은 0.01nm~20nm의 표면 거칠기를 갖는 발광 소자 패키지.
  9. 제1항 또는 제2항에 있어서, 상기 패키지 몸체는 실리콘 계열의 재질을 포함하는 발광 소자 패키지.
  10. 제1항에 있어서, 상기 제1돌기는 렌즈 형상, 뿔 형상, 및 다각형 형상 중 적어도 하나를 포함하는 발광 소자 패키지.
  11. 제9항에 있어서, 상기 캐비티에 형성된 투광성 수지물 또는 형광체가 첨가된 투광성 수지물; 상기 수지물 위에 렌즈를 포함하는 발광 소자 패키지.
  12. 제9항에 있어서, 상기 발광 소자는 유색 LED 칩 또는 UV LED 칩이며,
    상기 제1돌기의 높이는 상기 LED 칩의 높이보다 낮은 높이로 형성되는 발광 소자 패키지.
  13. 제5항에 있어서, 상기 전도층의 두께는 10~30㎛이며, 상기 본딩층의 표면 거칠기는 20nm이하이며,
    상기 본딩층은 상기 반사층의 표면 거칠기보다 낮은 표면 거칠기를 갖는 발광 소자 패키지.
  14. 제1항 또는 제2항에 있어서, 상기 복수의 전극층은 적어도 5층의 금속층으로 적층되며,
    상기 복수의 전극층 중 제1전극층은 상기 캐비티 내의 제1영역과 제2영역에 서로 다른 금속층으로 형성되는 발광 소자 패키지.
  15. 바닥면이 플랫한 캐비티를 갖는 패키지 몸체의 표면에 절연층을 형성하는 단계;
    상기 캐비티 내에 배치된 상기 절연층의 상면 중 제1영역에 복수의 제1돌기를 형성하는 단계;
    상기 절연층 위에 복수의 전극층을 형성하여, 상기 전극층의 제1영역을 상기 제1돌기들에 의해 요철 구조로 형성하는 단계; 및
    상기 복수의 전극층에 발광소자를 연결하는 단계를 포함하며,
    상기 복수의 전극층의 표면 거칠기는 30nm 이하인 발광소자 패키지 제조방법.
  16. 제15항에 있어서, 상기 복수의 전극층은 상기 절연층 위에 씨드층, 전도층, 베리어층, 및 본딩층의 순으로 형성하는 단계; 및 상기 본딩층의 제1영역 위에 접착층 및 상기 접착층 위에 반사층을 형성하는 단계를 포함하는 발광소자 패키지 제조방법.
  17. 제15항 또는 제16항에 있어서, 상기 패키지 몸체의 캐비티 둘레인 상면에 배치된 상기 절연층 상에 복수의 제2돌기를 형성하는 단계를 포함하며,
    상기 절연층의 제2돌기에 의해 상기 패키지 몸체의 상면에 배치된 전극층은 요철 구조로 형성되는 발광 소자 패키지 제조방법.
  18. 제17항에 있어서, 상기 캐비티 위에 투광성 수지물; 상기 투광성 수지물 위에 렌즈를 형성하는 단계를 포함하는 발광소자 패키지 제조방법.
  19. 제16항에 있어서, 상기 전도층은 구리(Cu), 알루미늄(Al), 금(Au), 및 은(Ag) 중 어느 하나를 이용하여 30㎛ 이내의 두께로 형성되며,
    상기 발광 소자는 상기 전극층의 제2영역 위에 탑재되며, 상기 본딩층의 표면 거칠기는 20nm 이하이고 상기 반사층의 표면 거칠기보다 낮은 발광 소자 패키지 제조방법.
KR1020100005199A 2010-01-20 2010-01-20 발광 소자 패키지 및 그 제조방법 KR101091304B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100005199A KR101091304B1 (ko) 2010-01-20 2010-01-20 발광 소자 패키지 및 그 제조방법
US12/880,683 US8395170B2 (en) 2010-01-20 2010-09-13 Light emitting device package and light unit having the same
EP10179455.0A EP2348552B1 (en) 2010-01-20 2010-09-24 Light emitting device package and light unit having the same
TW099134878A TWI520380B (zh) 2010-01-20 2010-10-13 發光裝置封裝及具有發光裝置封裝的光源單元
CN201010513392.3A CN102130272B (zh) 2010-01-20 2010-10-15 发光器件封装和具有发光器件封装的光单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100005199A KR101091304B1 (ko) 2010-01-20 2010-01-20 발광 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110085421A KR20110085421A (ko) 2011-07-27
KR101091304B1 true KR101091304B1 (ko) 2011-12-07

Family

ID=43836864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100005199A KR101091304B1 (ko) 2010-01-20 2010-01-20 발광 소자 패키지 및 그 제조방법

Country Status (5)

Country Link
US (1) US8395170B2 (ko)
EP (1) EP2348552B1 (ko)
KR (1) KR101091304B1 (ko)
CN (1) CN102130272B (ko)
TW (1) TWI520380B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101072212B1 (ko) * 2010-01-05 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR20130022052A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
KR20130035658A (ko) 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
KR101936267B1 (ko) * 2012-06-08 2019-01-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140094752A (ko) 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
US20140209950A1 (en) * 2013-01-31 2014-07-31 Luxo-Led Co., Limited Light emitting diode package module
US10278243B2 (en) 2014-03-06 2019-04-30 Seoul Semiconductor Co., Ltd. Backlight module with MJT LED and backlight unit including the same
KR102364160B1 (ko) 2014-03-06 2022-02-21 서울반도체 주식회사 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
KR20170058489A (ko) * 2015-11-18 2017-05-29 주식회사 세미콘라이트 반도체 발광소자용 프레임
US9842977B2 (en) * 2016-06-08 2017-12-12 Raul A. Klein Circuit board and method of manufacture
US20170084810A1 (en) * 2016-12-05 2017-03-23 Raul A. Klein Thermally Conductive Circuit Board Substrate and Method of Manufacture
CN107045992A (zh) * 2017-04-19 2017-08-15 中国科学院上海微系统与信息技术研究所 图像传感器圆片级封装方法及封装结构
KR102515673B1 (ko) * 2017-11-09 2023-03-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 조명 장치
KR102435409B1 (ko) * 2018-01-04 2022-08-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20190086300A (ko) 2018-01-12 2019-07-22 엘지이노텍 주식회사 조명 모듈 및 이를 구비한 조명 장치
CN112038332B (zh) * 2020-04-27 2022-04-12 江门市品而亮照明有限公司 一种led灯带及其制造方法
CN111968964B (zh) * 2020-04-27 2022-03-29 深圳赛曼智能照明科技有限公司 一种led照明灯及其制造方法
KR20220060007A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678860B1 (ko) 2005-11-10 2007-02-05 전자부품연구원 전극 패턴 형성방법
JP2008258322A (ja) 2007-04-03 2008-10-23 Shinko Electric Ind Co Ltd 基板及びその製造方法
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214463B1 (ko) * 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US20030075724A1 (en) * 2001-10-19 2003-04-24 Bily Wang Wing-shaped surface mount package for light emitting diodes
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
JP4176703B2 (ja) * 2004-11-25 2008-11-05 松下電器産業株式会社 半導体発光装置、照明装置、携帯通信機器、カメラ、及び製造方法
KR100862515B1 (ko) 2005-09-23 2008-10-08 삼성전기주식회사 발광소자 패키지
JP5091421B2 (ja) * 2006-04-07 2012-12-05 株式会社東芝 半導体発光装置
KR100854328B1 (ko) 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
CN101123286A (zh) 2006-08-09 2008-02-13 刘胜 发光二极管封装结构和方法
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR101283282B1 (ko) 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US7923746B2 (en) * 2008-03-12 2011-04-12 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same
KR100992778B1 (ko) * 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
CN201307605Y (zh) 2008-12-05 2009-09-09 弘凯光电(深圳)有限公司 Led封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678860B1 (ko) 2005-11-10 2007-02-05 전자부품연구원 전극 패턴 형성방법
JP2008258322A (ja) 2007-04-03 2008-10-23 Shinko Electric Ind Co Ltd 基板及びその製造方法
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법

Also Published As

Publication number Publication date
TW201126767A (en) 2011-08-01
US8395170B2 (en) 2013-03-12
EP2348552A2 (en) 2011-07-27
EP2348552B1 (en) 2016-06-01
CN102130272B (zh) 2014-04-30
CN102130272A (zh) 2011-07-20
KR20110085421A (ko) 2011-07-27
TWI520380B (zh) 2016-02-01
US20110175122A1 (en) 2011-07-21
EP2348552A3 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101091304B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101028329B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101637581B1 (ko) 발광 소자 패키지 및 그 제조방법
JP5869080B2 (ja) 発光素子
TWI418054B (zh) 發光裝置封裝與製造此封裝之方法
KR101072212B1 (ko) 발광 소자 및 그 제조방법
TWI495164B (zh) 發光裝置
CA2496937A1 (en) Power surface mount light emitting die package
JP2008235827A (ja) 発光装置
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
TWI769337B (zh) 發光裝置
KR20140026163A (ko) 반도체 소자 구조물을 제조하는 방법
KR100643471B1 (ko) 발광소자 패키지 및 그 제조방법
KR100866879B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101121151B1 (ko) Ｌｅｄ 모듈 및 그 제조 방법
JP6248604B2 (ja) 半導体発光素子及びその電極形成方法
CN108269908B (zh) 发光二极管装置
CN101814570B (zh) 发光器件封装和包括其的照明系统
KR20110138756A (ko) 발광 소자
KR101403636B1 (ko) 반도체 발광소자
TW201705538A (zh) 具有高效率反射結構之發光元件
KR101628381B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
KR20140147162A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR100702430B1 (ko) 발광다이오드 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8