KR101121151B1 - Ｌｅｄ 모듈 및 그 제조 방법 - Google Patents
Ｌｅｄ 모듈 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101121151B1 KR101121151B1 KR1020100024862A KR20100024862A KR101121151B1 KR 101121151 B1 KR101121151 B1 KR 101121151B1 KR 1020100024862 A KR1020100024862 A KR 1020100024862A KR 20100024862 A KR20100024862 A KR 20100024862A KR 101121151 B1 KR101121151 B1 KR 101121151B1
- Authority
- KR
- South Korea
- Prior art keywords
- ground pad
- layer
- mirror
- forming
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000007747 plating Methods 0.000 claims abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005192 partition Methods 0.000 claims description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000002996 emotional effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
LED 모듈 제조 방법은 기판에 절연막을 형성하는 단계, 절연막 상에 서로 분리된 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계, 접지 패드 간의 간격을 메꾸는 제 1 분리막, 제 1 접지 패드의 일면상에 적층되는 제 2 분리막, 제 2 접지 패드의 일면상에 적층되는 제 3 분리막을 형성하는 단계, 각 분리막의 상부에 소정 높이의 제 1 격벽층을 형성하는 단계, 제 1 격벽층이 형성된 기판에 시드 금속을 스퍼터링하는 단계, 제 1 격벽층의 상부에 소정 높이의 제 2 격벽층을 형성하는 단계, 제 2 격벽층이 형성된 기판에 금속 도금 공정을 수행하여, 제 1 접지 패드와 접속되는 제 1 미러 및 제 2 접지 패드와 접속되는 제 2 미러를 형성하는 단계, 제 1 격벽층 및 제 2 격벽층을 제거하는 단계, 제 1 미러상에 제너 다이오드를 접속하고, 제 2 미러상에 LED를 접속하는 단계 및 제 1 미러 및 제 2 미러에 의하여 형성된 공간이 채워지도록 형광체 물질을 적층하는 단계를 포함한다.
Description
본 발명은 LED 모듈 및 그 제조 방법에 관한 것으로서, 보다 상세하게는, LED 모듈을 제조하는 LED 모듈 및 그 제조 방법에 관한 것이다.
종래의 일반적인 LED 모듈 제조 방법은, 리드 피레임 형태의 패키지 안에 LED 소자를 조립하고 형광체를 도포시켜 개별 LED 소자를 제작하여 이 조립된 소자를 PCB 기판위에 표면 실장하여 조명용 모듈을 제작하고 있다.
그러나, 이 방법은 LED 소자의 발열 특성이 저하되어 발광효율이 낮고, 크기의 제약에 의해 기존 조명용 전구의 밝기를 만들기에는 한계가 있고 가격 또한 낮출 수 없는 단점이 있다.
또한, 이러한 단점을 극복하고자 MCPCB(Metal Core PCB) 기판을 이용하여 패키지를 없애고 MCPCB 기판에 직접 LED를 조립하는 COB(Chip on Board)형태의 기술이 알려져 있다.
그러나, 이러한 MCPCB는 열 전도도가 우수하나 소재 자체의 가격이 높고, 대량 생산을 위해 특별히 고안된 양산 시설을 설치하는 등의 시설투자가 뒤따라야 하며, MCPCB의 제작시 50um 이하의 미세 공정이 어려운 문제점이 있다. 따라서, 이러한 기술은 조명용 LED 모듈을 제작하는데 있어서 효율성이 떨어진다는 평가가 있으며, 가격 또한 높아 조명용 모듈로는 적절치 못하다는 지적이 나오고 있다.
또한, 소자 자체의 발광 능력을 높이는 고효율 LED 단일칩의 연구가 진행되고 있으나 가격이 높고, 열 방출 특성을 향상시키기 위한 특별히 고안된 패키지를 사용하여야 하는 등의 문제점으로 크기도 줄일 수 없으며, 조립 가격 또한 매우 높은 단점이 지적되고 있다.
따라서, 보다 효율적인 LED 모듈 제조 방법이 필요한 실정이다.
본 발명의 일부 실시예는 고휘도 LED 모듈을 제조함에 있어 LED 소자의 열 방출 특성을 향상시켜 소자의 발광효율을 높일 수 있으며, 저휘도의 LED를 모듈 형태로 제작하여 저렴한 가격과 소형으로 고휘도 LED 모듈을 제작할 수 있는 LED 모듈 및 그 제조 방법을 제공하는 데에 그 목적이 있다.
또한, 본 발명의 일부 실시예는 개개의 LED 소자에 반사판을 제작하여 빛의 방출 특성을 향상시킬 수 있으며, 다양한 형태의 모듈 제작이 가능하여 여러 기능을 갖는 조명용 고휘도 LED 제작을 가능하게 하는 LED 모듈 및 그 제조 방법을 제공하는 데에 그 목적이 있다.
그리고, 본 발명의 일부 실시예는 반도체 공정을 이용하기 때문에 대량생산이 용이하여 모듈의 불량률을 현저하게 줄일 수 있으며, 생산단가 또한 획기적으로 줄일 수 있는 LED 모듈 및 그 제조 방법을 제공하는 데에 그 목적이 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 LED 모듈 제조 방법은 기판에 절연막을 형성하는 단계, 절연막 상에 서로 분리된 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계, 접지 패드 간의 간격을 메꾸는 제 1 분리막, 제 1 접지 패드의 일면상에 적층되는 제 2 분리막, 제 2 접지 패드의 일면상에 적층되는 제 3 분리막을 형성하는 단계, 각 분리막의 상부에 소정 높이의 제 1 격벽층을 형성하는 단계, 제 1 격벽층이 형성된 기판에 시드 금속을 스퍼터링하는 단계, 제 1 격벽층의 상부에 소정 높이의 제 2 격벽층을 형성하는 단계, 제 2 격벽층이 형성된 기판에 금속 도금 공정을 수행하여, 제 1 접지 패드와 접속되는 제 1 미러 및 제 2 접지 패드와 접속되는 제 2 미러를 형성하는 단계, 제 1 격벽층 및 제 2 격벽층을 제거하는 단계, 제 1 미러상에 제너 다이오드를 접속하고, 제 2 미러상에 LED를 접속하는 단계 및 제 1 미러 및 제 2 미러에 의하여 형성된 공간이 채워지도록 형광체 물질을 적층하는 단계를 포함한다.
또한, 본 발명의 제 2 측면에 따른 LED 모듈 제조 방법은 기판에 제너 다이오드를 삽입하는 단계, 기판에 절연막을 형성하는 단계, 절연막 상에 서로 분리된 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계, 접지 패드 간의 간격을 메꾸는 제 1 분리막, 제 1 접지 패드의 일면상에 적층되는 제 2 분리막, 제 2 접지 패드의 일면상에 적층되는 제 3 분리막을 형성하는 단계, 각 분리막의 상부에 소정 높이의 제 1 격벽층을 형성하는 단계, 제 1 격벽층이 형성된 기판에 시드 금속을 스퍼터링하는 단계, 제 1 격벽층의 상부에 소정 높이의 제 2 격벽층을 형성하는 단계, 제 2 격벽층이 형성된 기판에 금속 도금 공정을 수행하여, 제 1 접지 패드와 접속되는 제 1 미러 및 제 2 접지 패드와 접속되는 제 2 미러를 형성하는 단계, 제 1 격벽층 및 제 2 격벽층을 제거하는 단계, 제 2 미러상에 LED를 접속하는 단계 및 제 1 미러 및 제 2 미러에 의하여 형성된 공간이 채워지도록 형광체 물질을 적층하는 단계를 포함한다.
또한, 본 발명의 제 3 측면에 따른 LED 모듈은 절연막이 형성된 기판 상에 서로 분리되어 형성된 제 1 접지 패드 및 제 2 접지 패드, 제 1 접지패드와 일면이 접속된 제 1 미러, 제 2 접지패드와 일면이 접속된 제 2 미러, 제 1 미러에 접속된 제너 다이오드, 제 2 미러의 일부면상에 배치된 LED와, 제너 다이오드 및 LED 상에 형성된 형광체를 포함하되, 제 1 미러의 타면 및 제 2 미러의 타면은 서로 마주 보도록 형성된다.
전술한 본 발명의 과제 해결 수단에 의하면 고휘도 LED 모듈을 제조함에 있어 LED 소자의 열 방출 특성을 향상시켜 소자의 발광효율을 높일 수 있으며, 저휘도의 LED를 모듈 형태로 제작하여 저렴한 가격과 소형으로 고휘도 LED 모듈을 제작할 수 있다.
또한, 전술한 본 발명의 과제 해결 수단에 의하면, 개개의 LED 소자에 반사판을 제작하여 빛의 방출 특성을 향상시킬 수 있으며, 다양한 형태의 모듈 제작이 가능하여 여러 기능을 갖는 조명용 고휘도 LED 제작을 가능하게 한다.
또한, 전술한 본 발명의 과제 해결 수단에 의하면, 반도체 공정을 이용하기 때문에 대량생산이 용이하여 모듈의 불량률을 현저하게 줄일 수 있으며, 생산단가 또한 획기적으로 줄일 수 있다.
도 1a 내지 도 1h은 본 발명의 일 실시예에 따른 LED 모듈 제조 방법을 도시한다.
도 2는 본 발명의 일 실시예에 따른 LED 모듈의 단면도를 도시한다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 모듈 제조 방법을 도시한다.
도 4는 본 발명의 일 실시예에 따른 LED 모듈 제조 방법의 순서도이다.
도 2는 본 발명의 일 실시예에 따른 LED 모듈의 단면도를 도시한다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 모듈 제조 방법을 도시한다.
도 4는 본 발명의 일 실시예에 따른 LED 모듈 제조 방법의 순서도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1a 내지 도 1h은 본 발명의 일 실시예에 따른 LED 모듈 제조 방법을 도시한다.
본 발명의 실시예에 따른 LED 모듈은 절연막(120)이 형성된 기판(110) 상에 서로 분리되어 형성된 제 1 접지 패드(142) 및 제 2 접지 패드(144), 제 1 접지패드(142)와 일면이 접속된 제 1 미러(182), 제 2 접지패드(144)와 일면이 접속된 제 2 미러(184), 제 1 미러(182)에 접속된 제너 다이오드(191), 제 2 미러(184)의 일부면상에 배치된 LED(192)와, 제너 다이오드(191) 및 LED(192) 상에 형성된 형광체(194)를 포함하되, 제 1 미러(182)의 타면 및 제 2 미러(184)의 타면은 서로 마주 보도록 형성될 수 있다. 이하, LED 모듈 제조 방법에 대해서 보다 구체적으로 설명하기로 한다.
먼저, 도 1a에 도시된 바와 같이, 기판(110)에 절연막(120)을 형성한다. 구체적으로, Si 기판(110) 위에 Al 금속을 증착하고 양극산화 방식에 의해 5 nm 이하의 작은 나노 포어(pore)가 형성된 산화알루미늄층(AAO, Anodic Aluminum Oxide)을 형성하고, 산화 실리콘(SiO2) 층을 플라즈마 화학 기상 장치를 이용하여 증착하여 LED 모듈을 위한 절연막(120)을 제작할 수 있다. 이러한 절연막(120)을 제작하는 구체적인 내용은 본 출원인의 선행기술(특허등록번호 10-0899894)을 참조하기 바란다.
다음으로, 도 1b에 도시된 바와 같이 절연막(120) 상에 접지 패드(140)를 형성하되, 서로 분리된 제 1 접지 패드(142) 및 제 2 접지 패드(144)를 형성한다. 여기서, 절연막(120) 상에 시드 금속을 스퍼터링(sputtering)하고, 제 1 접지 패드(142) 및 제 2 접지 패드(144)의 제작을 위한 포토레지스트 층(130)을 이용한 포토 공정 및 금속 도금 공정을 진행하는 과정을 통해 제 1 접지 패드(142) 및 제 2 접지 패드(144)가 형성될 수 있다.
보다 구체적으로, 전기 도금을 위한 시드 금속인 Ti 또는 Au를 스퍼터링하고 감광막을 도포한 후, 포토 공정을 통해 접지 패드 제작을 위한 패턴을 형성한다. 그리고, 전기 도금으로 접지 패드를 Cu 또는 Au를 이용하여 제작한다.
다음으로, 도 1c에 도시된 바와 같이 분리막(150)을 형성하되, 접지 패드(142, 144) 간의 간격을 메우는 제 1 분리막(151), 제 1 접지 패드(142)의 일면상에 적층되는 제 2 분리막(152), 제 2 접지 패드(144)의 일면상에 적층되는 제 3 분리막(153)을 형성한다.
여기서, 제 1 분리막(151) 내지 제 3 분리막(153)은 상기 제 1 접지 패드(142) 및 제 2 접지 패드(144) 상에 폴리머를 도포하여 형성될 수 있다.
다음으로, 도 1d에 도시된 바와 같이, 분리막(150)의 상부에 소정 높이의 제 1 격벽층(160)을 형성한다. 여기서, 제 1 격벽층(160)은 분리막(150)이 형성된 기판(110)에 제 1 포토레지스트 층을 적층하고, 제 1 접지 패드(142) 및 제 2 접지 패드(144)의 일부가 노출되도록 제 1 포토레지스트 층을 식각하는 과정을 통해 형성될 수 있다.
그리고, 도 1e에 도시된 바와 같이, 제 1 격벽층(160)이 형성된 기판(110)에 시드 금속(162)을 스퍼터링한다.
또한, 도 1f에 도시된 바와 같이, 제 1 격벽층(160)의 상부에 소정 높이의 제 2 격벽층(170)을 형성한다. 구체적으로, 스퍼터링이 수행된 기판(110)에 제 2 포토레지스트 층을 적층하고, 제 1 접지 패드(142) 및 제 2 접지 패드(144)의 일부가 노출되고, 제 1 분리막(151) 상에 형성된 제 1 격벽층(160)의 상면(164)이 제 2 포토레지스트 층에 의해 모두 커버되도록 제 2 포토레지스트 층을 식각한다.
여기서, 제 1 분리막(151) 상에 형성된 제 1 격벽층(160)의 상면(164)이 제 2 격벽층(170)에 의해 모두 커버되도록 제 2 격벽층(170)을 형성할 수 있다. 또한, 제 2 및 제 3 분리막(153) 상에 형성된 제 1 격벽층(160)의 상면(166, 168)이 제 2 격벽층(170)에 의해 일부 노출되도록 제 2 격벽층(170)을 형성할 수 있다. 이와 같은 구성을 통해, 제 1 분리막(151) 상에 형성된 제 1 격벽층(160)의 주변에 미러(180)가 형성되는 것을 방지할 수 있다.
다음으로, 도 1g에 도시된 바와 같이, 제 2 격벽층(170)이 형성된 기판(110)에 금속 도금 공정을 수행하여, 제 1 접지 패드(142)와 접속되는 제 1 미러(182) 및 제 2 접지 패드(144)와 접속되는 제 2 미러(184)를 형성한다. 여기서, 제 1 미러(182) 및 제 2 미러(184)는 제 2 격벽층(170)이 형성된 기판(110)에 Ni, Su, Cu, Au, Ag를 전기 도금하여 형성될 수 있다.
이를 통해, 제 1 격벽층(160), 제 1 격벽층(160)에 스퍼터링된 시드 금속, 스퍼터링된 시드 금속을 일부 커버하는 제 2 격벽층(170)의 구성에 의하여 도시된 바와 같은 미러(180) 구조를 형성시킬 수 있게 된다.
다음으로, 도 1h에 도시된 바와 같이, 제 1 격벽층(160) 및 제 2 격벽층(170)을 제거한다.
그리고, 제 1 미러(182)상에 제너 다이오드(191)를 접속하고, 제 2 미러(184)상에 LED(192)를 접속한다. 그리고, 전기 배선을 위한 Au 와이어 본딩(wire bonding)(193)을 진행하고, 제 1 미러(182) 및 제 2 미러(184)에 의하여 형성된 공간이 채워지도록 형광체(194) 물질을 적층한다.
도 2는 본 발명의 일 실시예에 따른 상술된 도 1a 내지 도 1h의 과정을 통해 제조된 LED 모듈의 단면도를 나타낸다.
도 2에 도시된 바와 같이 상술된 과정을 통해 제조된 LED 모듈에 있어서, 개개의 LED 소자에 반사판을 제작하여 빛의 방출 특성을 향상시킬 수 있으며, 다양한 형태의 모듈 제작이 가능하여 여러 기능을 갖는 조명용 고휘도 LED 제작을 가능하게 한다.
그리고, 반도체 공정을 이용하기 때문에 대량생산이 용이하여 모듈의 불량률을 현저하게 줄일 수 있으며 생산단가 또한 획기적으로 줄일 수 있다.
또한, 다양한 종류의 컬러 랭크(color rank)가 다른 LED를 하나의 모듈안에 조합할 수 있어 LED를 이용한 감성조명 장치가 제작 가능하게 된다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 모듈 제조 방법을 도시한다.
도 3a에 도시된 바와 같이, 기판(110)에 절연막(120)을 형성하기에 앞서서 기판(110)에 제너 다이오드(191)를 삽입할 수 있다. 여기서, 삽입된 제너 다이오드(191)는 제 1 미러(182)의 하단 방향에 위치될 수 있다. 이와 같이, 제너 다이오드(191)를 먼저 삽입하면 공정을 보다 간단하게 할 수 있으며, 소형화된 LED 모듈 제작이 가능하다.
그리고, 도 3b에 도시된 바와 같이, LED 모듈의 절연막(120) 상에 드라이버 IC(Integrated Circuit)(200)를 부착할 수 있다. 즉, 제작이 완료된 LED 모듈 위에 LED 의 드라이버 IC(200)를 베어(bare) 형태로 부착하고 와이어 본딩(wire bonding)을 진행하면 모듈의 집적도를 높일 수 있다.
그리고, 도 3c에 도시된 바와 같이, 절연막(120) 상에 집적 수동소자(210)를 함께 집적할 수도 있다.
이와 같이, 고휘도 LED 모듈을 제조함에 있어 LED 소자의 열 방출 특성을 향상시켜 소자의 발광효율을 높일 수 있을 뿐 아니라, 저휘도의 LED를 모듈 형태로 제작하여 저렴한 가격과 소형으로 고휘도 LED 모듈을 제작할 수 있다.
도 4는 본 발명의 일 실시예에 따른 LED 모듈 제조 방법의 순서도이다.
먼저, 기판(110)에 절연막(120)을 형성한다(S101). 여기서, 기판(110) 상에 산화알루미늄층을 형성하고, 산화알루미늄층 상단에 산화 실리콘(SiO2) 층을 증착하는 과정을 거쳐 절연막(120)을 형성할 수 있다. 또한, 다른 실시예에서는 본 단계(S101)에 앞서서 제너 다이오드(191)가 삽입될 수 있다.
다음으로, 절연막(120) 상에 서로 분리된 제 1 접지 패드(142) 및 제 2 접지 패드(144)를 형성한다(S111). 여기서, 절연막(120) 상에 시드 금속을 스퍼터링하고, 제 1 접지 패드(142) 및 제 2 접지 패드(144)의 제작을 위한 포토 공정 및 금속 도금 공정을 진행할 수 있다. 그리고, 시드 금속으로 Ti 또는 Au를 사용하고, 금속 도금 공정에 Cu 또는 Au 금속 도금를 이용할 수 있다.
다음으로, 접지 패드 간의 간격을 메우는 제 1 분리막(151), 제 1 접지 패드(142)의 일면상에 적층되는 제 2 분리막(152), 제 2 접지 패드(144)의 일면상에 적층되는 제 3 분리막(153)을 형성한다(S121). 여기서 제 1 분리막(151) 내지 제 3 분리막(153)은 제 1 접지 패드(142) 및 제 2 접지 패드(144) 상에 폴리머를 도포하여 형성될 수 있다.
다음으로, 각 분리막의 상부에 소정 높이의 제 1 격벽층(160)을 형성한다(S131). 여기서, 제 1 격벽층(160)은 분리막이 형성된 기판(110)에 제 1 포토레지스트 층을 적층하고, 제 1 접지 패드(142) 및 제 2 접지 패드(144)의 일부가 노출되도록 제 1 포토레지스트 층을 식각하는 과정을 통해 형성될 수 있다.
다음으로, 제 1 격벽층(160)이 형성된 기판(110)에 시드 금속을 스퍼터링한다(S141).
다음으로, 제 1 격벽층(160)의 상부에 소정 높이의 제 2 격벽층(170)을 형성한다(S151). 여기서, 제 1 분리막(151) 상에 형성된 제 1 격벽층(160)의 상면(164)이 제 2 격벽층(170)에 의해 모두 커버되도록 제 2 격벽층(170)을 형성할 수 있다. 또한, 제 2 및 제 3 분리막(153) 상에 형성된 제 1 격벽층(160)의 상면(166, 168)이 제 2 격벽층(170)에 의해 일부 노출되도록 제 2 격벽층(170)을 형성할 수 있다.
다음으로, 제 2 격벽층(170)이 형성된 기판(110)에 금속 도금 공정을 수행하여, 제 1 접지 패드(142)와 접속되는 제 1 미러(182) 및 제 2 접지 패드(144)와 접속되는 제 2 미러(184)를 형성한다(S161). 제 1 미러(182) 및 제 2 미러(184)는 제 2 격벽층(170)이 형성된 기판(110)에 Ni, Su, Cu, Au 또는 Ag를 전기 도금하여 형성될 수 있다.
다음으로, 제 1 격벽층(160) 및 제 2 격벽층(170)을 제거한다(S171).
다음으로, 제 1 미러(182)상에 제너 다이오드(191)를 접속하고, 제 2 미러(184)상에 LED(192)를 접속한다(S181).
다음으로, 제 1 미러(182) 및 제 2 미러(184)에 의하여 형성된 공간이 채워지도록 형광체(194) 물질을 적층한다(S191).
한편, 다른 실시예에서 LED 모듈의 절연막(120) 상에 드라이버 IC(200) 및 집적 수동소자(210)가 함께 집적될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 기판 120: 절연막
142: 제 1 접지 패드 144: 제 2 접지 패드
150: 분리막 160: 제 1 격벽층
170: 제 2 격벽층 182: 제 1 미러
184: 제 2 미러 191: 제너 다이오드
192: LED 194: 형광체
200: 드라이버 IC 210: 집적 수동소자
142: 제 1 접지 패드 144: 제 2 접지 패드
150: 분리막 160: 제 1 격벽층
170: 제 2 격벽층 182: 제 1 미러
184: 제 2 미러 191: 제너 다이오드
192: LED 194: 형광체
200: 드라이버 IC 210: 집적 수동소자
Claims (19)
- LED 모듈 제조 방법에 있어서,
기판에 절연막을 형성하는 단계,
상기 절연막 상에 서로 분리된 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계,
상기 접지 패드 간의 간격을 메꾸는 제 1 분리막, 상기 제 1 접지 패드의 일면상에 적층되는 제 2 분리막, 상기 제 2 접지 패드의 일면상에 적층되는 제 3 분리막을 형성하는 단계,
상기 각 분리막의 상부에 소정 높이의 제 1 격벽층을 형성하는 단계,
상기 제 1 격벽층이 형성된 기판에 시드 금속을 스퍼터링하는 단계,
상기 제 1 격벽층의 상부에 소정 높이의 제 2 격벽층을 형성하는 단계,
상기 제 2 격벽층이 형성된 기판에 금속 도금 공정을 수행하여, 상기 제 1 접지 패드와 접속되는 제 1 미러 및 상기 제 2 접지 패드와 접속되는 제 2 미러를 형성하는 단계,
상기 제 1 격벽층 및 제 2 격벽층을 제거하는 단계,
상기 제 1 미러상에 제너 다이오드를 접속하고, 상기 제 2 미러상에 LED를 접속하는 단계 및
상기 제 1 미러 및 제 2 미러에 의하여 형성된 공간이 채워지도록 형광체 물질을 적층하는 단계
를 포함하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 1 격벽층을 형성하는 단계는
상기 분리막이 형성된 기판에 제 1 포토레지스트 층을 적층하는 단계 및
상기 제 1 접지 패드 및 제 2 접지 패드의 일부가 노출되도록 상기 제 1 포토레지스트 층을 식각하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 2 격벽층을 형성하는 단계는
상기 제 1 분리막 상에 형성된 제 1 격벽층의 상면이 상기 제 2 격벽층에 의해 모두 커버되도록 하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 2 격벽층을 형성하는 단계는
상기 제 2 및 제 3 분리막 상에 형성된 제 1 격벽층의 상면이 상기 제 2 격벽층에 의해 일부 노출되도록 하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 2 격벽층을 형성하는 단계는
상기 스퍼터링이 수행된 기판에 제 2 포토레지스트 층을 적층하는 단계 및
상기 제 1 접지 패드 및 제 2 접지 패드의 일부가 노출되고, 상기 제 1 분리막 상에 형성된 제 1 격벽층의 상면이 상기 제 2 포토레지스트 층에 의해 모두 커버되도록 상기 제 2 포토레지스트 층을 식각하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 절연막을 형성하는 단계는
상기 기판 상에 산화알루미늄층(AAO, Anodic Aluminum Oxide)을 형성하고, 상기 산화알루미늄층 상단에 산화 실리콘(SiO2) 층을 증착하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계는
상기 절연막 상에 시드 금속을 스퍼터링하고, 상기 제 1 접지 패드 및 제 2 접지 패드의 제작을 위한 포토 공정 및 금속 도금 공정을 진행하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 7 항에 있어서,
상기 시드 금속으로 Ti 또는 Au를 사용하고, 상기 금속 도금 공정에 Cu 또는 Au 금속 도금를 이용하는 것인 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 1 분리막 내지 제 3 분리막은
상기 제 1 접지 패드 및 제 2 접지 패드 상에 폴리머를 도포하여 형성되는 것인 LED 모듈 제조 방법.
- 제 1 항에 있어서,
상기 제 1 미러 및 제 2 미러는
상기 제 2 격벽층이 형성된 기판에 Ni, Su, Cu, Au 및 Ag 중 하나 이상을 전기 도금하여 형성되는 것인 LED 모듈 제조 방법.
- LED 모듈 제조 방법에 있어서,
기판에 제너 다이오드를 삽입하는 단계,
상기 기판에 절연막을 형성하는 단계,
상기 절연막 상에 서로 분리된 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계,
상기 접지 패드 간의 간격을 메꾸는 제 1 분리막, 상기 제 1 접지 패드의 일면상에 적층되는 제 2 분리막, 상기 제 2 접지 패드의 일면상에 적층되는 제 3 분리막을 형성하는 단계,
상기 각 분리막의 상부에 소정 높이의 제 1 격벽층을 형성하는 단계,
상기 제 1 격벽층이 형성된 기판에 시드 금속을 스퍼터링하는 단계,
상기 제 1 격벽층의 상부에 소정 높이의 제 2 격벽층을 형성하는 단계,
상기 제 2 격벽층이 형성된 기판에 금속 도금 공정을 수행하여, 상기 제 1 접지 패드와 접속되는 제 1 미러 및 상기 제 2 접지 패드와 접속되는 제 2 미러를 형성하는 단계,
상기 제 1 격벽층 및 제 2 격벽층을 제거하는 단계,
상기 제 2 미러상에 LED를 접속하는 단계 및
상기 제 1 미러 및 제 2 미러에 의하여 형성된 공간이 채워지도록 형광체 물질을 적층하는 단계를 포함하는
LED 모듈 제조 방법.
- 제 11 항에 있어서,
상기 삽입된 제너 다이오드는 상기 제 1 미러의 하단 방향에 위치되는 것인 LED 모듈 제조 방법.
- 제 11 항에 있어서,
상기 제 1 격벽층을 형성하는 단계는
상기 분리막이 형성된 기판에 제 1 포토레지스트 층을 적층하는 단계와, 상기 제 1 접지 패드 및 제 2 접지 패드의 일부가 노출되도록 상기 제 1 포토레지스트 층을 식각하는 단계를 포함하고,
상기 제 2 격벽층을 형성하는 단계는
상기 스퍼터링이 수행된 기판에 제 2 포토레지스트 층을 적층하는 단계와, 상기 제 1 접지 패드 및 제 2 접지 패드의 일부가 노출되고, 상기 제 1 분리막 상에 형성된 제 1 격벽층의 상면이 상기 제 2 포토레지스트 층에 의해 모두 커버되도록 하고, 상기 제 2 및 제 3 분리막 상에 형성된 제 1 격벽층의 상면이 상기 제 2 격벽층에 의해 일부 노출되도록 상기 제 2 포토레지스트 층을 식각하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 11 항에 있어서,
상기 절연막을 형성하는 단계는
상기 기판 상에 산화알루미늄층(AAO, Anodic Aluminum Oxide)을 형성하고, 상기 산화알루미늄층 상단에 산화 실리콘(SiO2) 층을 증착하는 단계를 포함하고,
상기 제 1 접지 패드 및 제 2 접지 패드를 형성하는 단계는
상기 절연막 상에 Ti 또는 Au 시드 금속을 스퍼터링하고, 상기 제 1 접지 패드 및 제 2 접지 패드의 제작을 위한 포토 공정 및 Cu 또는 Au를 이용한 금속 도금 공정을 진행하는 단계를 포함하는 LED 모듈 제조 방법.
- 제 11 항에 있어서,
상기 제 1 분리막 내지 제 3 분리막은
상기 제 1 접지 패드 및 제 2 접지 패드 상에 폴리머를 도포하여 형성되고,
상기 제 1 미러 및 제 2 미러는
상기 제 2 격벽층이 형성된 기판에 Ni, Su, Cu, Au 및 Ag 중 하나 이상을 전기 도금하여 형성되는 것인 LED 모듈 제조 방법.
- 제 1 항 또는 제 11 항에 있어서,
상기 절연막 상에 드라이버 IC(Integrated Circuit)를 접속시키는 단계를 더 포함하는 LED 모듈 제조 방법.
- 제 1 항 또는 제 11 항에 있어서,
상기 절연막 상에 집적 수동소자를 접속시키는 단계를 더 포함하는 LED 모듈 제조 방법.
- LED 모듈에 있어서,
절연막이 형성된 기판 상에 서로 분리되어 형성된 제 1 접지 패드 및 제 2 접지 패드,
상기 제 1 접지패드와 일면이 접속된 제 1 미러,
상기 제 2 접지패드와 일면이 접속된 제 2 미러,
상기 제 1 미러에 접속된 제너 다이오드,
상기 제 2 미러의 일부면상에 배치된 LED와,
상기 제너 다이오드 및 LED 상에 형성된 형광체를 포함하되,
상기 제 1 미러의 타면 및 제 2 미러의 타면은 서로 마주 보도록 형성된 LED 모듈.
- 제 18 항에 있어서,
상기 접속된 제너 다이오드는 상기 제 1 미러의 하단 방향에 위치되는 LED 모듈.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100024862A KR101121151B1 (ko) | 2010-03-19 | 2010-03-19 | Ｌｅｄ 모듈 및 그 제조 방법 |
| CN201180014535.9A CN102834940B (zh) | 2010-03-19 | 2011-03-18 | Led模块及其制造方法 |
| EP11756588.7A EP2549553B1 (en) | 2010-03-19 | 2011-03-18 | Led module and manufacturing method thereof |
| PCT/KR2011/001901 WO2011115457A2 (ko) | 2010-03-19 | 2011-03-18 | Ｌｅｄ 모듈 및 그 제조 방법 |
| JP2013500003A JP5658350B2 (ja) | 2010-03-19 | 2011-03-18 | Ｌｅｄモジュール及びその製造方法 |
| CA2791037A CA2791037A1 (en) | 2010-03-19 | 2011-03-18 | Led module and method of manufacturing the same |
| US13/583,198 US8697461B2 (en) | 2010-03-19 | 2011-03-18 | LED module and manufacturing method thereof |
| RU2012144411/28A RU2510102C1 (ru) | 2010-03-19 | 2011-03-18 | Светодиодный модуль и способ его изготовления |
| TW100109642A TWI473308B (zh) | 2010-03-19 | 2011-03-21 | Ｌｅｄ模組及製造其之方法 |
| US14/215,286 US9000471B2 (en) | 2010-03-19 | 2014-03-17 | LED module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100024862A KR101121151B1 (ko) | 2010-03-19 | 2010-03-19 | Ｌｅｄ 모듈 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110105624A KR20110105624A (ko) | 2011-09-27 |
| KR101121151B1 true KR101121151B1 (ko) | 2012-03-20 |
Family
ID=44649742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100024862A KR101121151B1 (ko) | 2010-03-19 | 2010-03-19 | Ｌｅｄ 모듈 및 그 제조 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US8697461B2 (ko) |
| EP (1) | EP2549553B1 (ko) |
| JP (1) | JP5658350B2 (ko) |
| KR (1) | KR101121151B1 (ko) |
| CN (1) | CN102834940B (ko) |
| CA (1) | CA2791037A1 (ko) |
| RU (1) | RU2510102C1 (ko) |
| TW (1) | TWI473308B (ko) |
| WO (1) | WO2011115457A2 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101253247B1 (ko) * | 2011-07-14 | 2013-04-16 | (주)포인트엔지니어링 | 광 디바이스용 기판 |
| CN107208874B (zh) * | 2015-02-05 | 2020-02-18 | 飞利浦灯具控股公司 | Led模块及密封方法 |
| DE102019112030B4 (de) | 2019-05-08 | 2023-11-02 | LSR Engineering & Consulting Limited | Verfahren zum Strukturieren eines Substrats |
| TWI757181B (zh) * | 2021-05-19 | 2022-03-01 | 友達光電股份有限公司 | 顯示面板及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632002B1 (ko) | 2005-08-02 | 2006-10-09 | 삼성전기주식회사 | 보호 소자를 포함하는 측면형 발광 다이오드 |
| KR100643471B1 (ko) | 2005-11-24 | 2006-11-10 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR100760075B1 (ko) | 2006-01-26 | 2007-09-18 | 엘지전자 주식회사 | 발광 소자 패키지 및 그의 제조 방법 |
| JP2010135488A (ja) | 2008-12-03 | 2010-06-17 | Toshiba Corp | 発光装置及びその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573537B1 (en) | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
| JP3696020B2 (ja) | 2000-01-20 | 2005-09-14 | 三洋電機株式会社 | 混成集積回路装置 |
| US6673717B1 (en) * | 2002-06-26 | 2004-01-06 | Quantum Logic Devices, Inc. | Methods for fabricating nanopores for single-electron devices |
| KR20050038048A (ko) * | 2003-10-21 | 2005-04-27 | 서울반도체 주식회사 | 정전기에 강한 발광 다이오드 모듈 및 그 패키징 |
| KR20050113086A (ko) | 2004-05-28 | 2005-12-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US7655997B2 (en) * | 2005-01-26 | 2010-02-02 | Harvatek Corporation | Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same |
| US20100084683A1 (en) | 2006-02-23 | 2010-04-08 | Novalite Optronics Corp. | Light emitting diode package and fabricating method thereof |
| TWI284433B (en) | 2006-02-23 | 2007-07-21 | Novalite Optronics Corp | Light emitting diode package and fabricating method thereof |
| KR101210090B1 (ko) * | 2006-03-03 | 2012-12-07 | 엘지이노텍 주식회사 | 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법 |
| KR100854328B1 (ko) * | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| JP5205724B2 (ja) * | 2006-08-04 | 2013-06-05 | 日亜化学工業株式会社 | 発光装置 |
| KR100845855B1 (ko) * | 2006-12-07 | 2008-07-14 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| TWM318795U (en) | 2006-12-18 | 2007-09-11 | Lighthouse Technology Co Ltd | Package structure |
| JP5116359B2 (ja) * | 2007-05-17 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2009021426A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| KR100899894B1 (ko) | 2007-09-05 | 2009-05-29 | 고려대학교 산학협력단 | 집적 수동 디바이스 및 그 제조 방법 |
| KR200444632Y1 (ko) * | 2007-11-19 | 2009-05-27 | 한국 고덴시 주식회사 | 일체형 발광 다이오드 모듈 |
| US20090226139A1 (en) * | 2008-01-31 | 2009-09-10 | Coretek Opto Corp. | Optoelectronic component and optical subassembly for optical communication |
| KR101557362B1 (ko) * | 2008-12-31 | 2015-10-08 | 서울바이오시스 주식회사 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
| KR101077264B1 (ko) * | 2009-02-17 | 2011-10-27 | (주)포인트엔지니어링 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
-
2010
- 2010-03-19 KR KR1020100024862A patent/KR101121151B1/ko not_active IP Right Cessation
-
2011
- 2011-03-18 EP EP11756588.7A patent/EP2549553B1/en not_active Not-in-force
- 2011-03-18 US US13/583,198 patent/US8697461B2/en not_active Expired - Fee Related
- 2011-03-18 RU RU2012144411/28A patent/RU2510102C1/ru not_active IP Right Cessation
- 2011-03-18 JP JP2013500003A patent/JP5658350B2/ja not_active Expired - Fee Related
- 2011-03-18 WO PCT/KR2011/001901 patent/WO2011115457A2/ko active Application Filing
- 2011-03-18 CA CA2791037A patent/CA2791037A1/en not_active Abandoned
- 2011-03-18 CN CN201180014535.9A patent/CN102834940B/zh not_active Expired - Fee Related
- 2011-03-21 TW TW100109642A patent/TWI473308B/zh not_active IP Right Cessation
-
2014
- 2014-03-17 US US14/215,286 patent/US9000471B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632002B1 (ko) | 2005-08-02 | 2006-10-09 | 삼성전기주식회사 | 보호 소자를 포함하는 측면형 발광 다이오드 |
| KR100643471B1 (ko) | 2005-11-24 | 2006-11-10 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR100760075B1 (ko) | 2006-01-26 | 2007-09-18 | 엘지전자 주식회사 | 발광 소자 패키지 및 그의 제조 방법 |
| JP2010135488A (ja) | 2008-12-03 | 2010-06-17 | Toshiba Corp | 発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120326195A1 (en) | 2012-12-27 |
| EP2549553A2 (en) | 2013-01-23 |
| TWI473308B (zh) | 2015-02-11 |
| TW201201425A (en) | 2012-01-01 |
| RU2510102C1 (ru) | 2014-03-20 |
| WO2011115457A2 (ko) | 2011-09-22 |
| KR20110105624A (ko) | 2011-09-27 |
| JP5658350B2 (ja) | 2015-01-21 |
| CN102834940A (zh) | 2012-12-19 |
| US8697461B2 (en) | 2014-04-15 |
| US9000471B2 (en) | 2015-04-07 |
| EP2549553B1 (en) | 2015-11-11 |
| JP2013522902A (ja) | 2013-06-13 |
| WO2011115457A3 (ko) | 2011-12-29 |
| EP2549553A4 (en) | 2014-03-05 |
| CN102834940B (zh) | 2015-08-05 |
| CA2791037A1 (en) | 2011-09-22 |
| US20140197439A1 (en) | 2014-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719099B2 (en) | Package structure for solid-state lighting devices and method of fabricating the same | |
| TWI569478B (zh) | 具有波長轉換層之發光二極體元件 | |
| KR100735310B1 (ko) | 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법 | |
| TWI378579B (en) | Light-emitting diode device and method for fabricating the same | |
| KR101091304B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| US7732233B2 (en) | Method for making light emitting diode chip package | |
| US7755099B2 (en) | Light emitting device package | |
| US20090273004A1 (en) | Chip package structure and method of making the same | |
| US8624280B2 (en) | Light emitting device package and method for fabricating the same | |
| US20100001305A1 (en) | Semiconductor devices and fabrication methods thereof | |
| US20130105978A1 (en) | Silicon submount for light emitting diode and method of forming the same | |
| TW201015755A (en) | Light-emitting diode device and method for fabricating the same | |
| CN102693972A (zh) | 发光二极管封装及其导线架的制作方法 | |
| KR101265642B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR101121151B1 (ko) | Ｌｅｄ 모듈 및 그 제조 방법 | |
| US20100213810A1 (en) | Light emitting device package | |
| TWI472067B (zh) | 光學封裝及其製造方法 | |
| JP5936885B2 (ja) | 半導体発光装置 | |
| JP2011228687A (ja) | Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法 | |
| KR101846356B1 (ko) | 광소자 패키지 및 그 제조 방법 | |
| TWI601313B (zh) | 半導體發光裝置及其製造方法 | |
| KR101158497B1 (ko) | 테이프 타입 광 패키지 및 그 제조 방법 | |
| KR101197779B1 (ko) | 필름 타입의 광소자 패키지 및 그 제조 방법 | |
| WO2011123985A1 (zh) | 制作多层发光二极管阵列的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160114 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170209 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |